TWI395222B - A storage device having a flash memory, and a storage method of a flash memory - Google Patents
A storage device having a flash memory, and a storage method of a flash memory Download PDFInfo
- Publication number
- TWI395222B TWI395222B TW97147462A TW97147462A TWI395222B TW I395222 B TWI395222 B TW I395222B TW 97147462 A TW97147462 A TW 97147462A TW 97147462 A TW97147462 A TW 97147462A TW I395222 B TWI395222 B TW I395222B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- transistors
- written
- transistor
- upper limit
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明是有關於一種儲存裝置，特別是指一種具有快閃記憶體的儲存裝置。
快閃記憶體(Flash ROM)可分為單級單元(Single Level Cell，簡稱SLC)與多級單元(Multi Level Cell，簡稱MLC)。在使用記憶體單元的方式上，SLC快閃記憶體裝置與EEPROM相同，但在浮置閘極(Floating gate)與源極(Source)之中的氧化薄膜更薄。資料的寫入是透過對浮置閘極的電荷加電壓，然後可透過源極將所儲存的電荷消除，藉由此儲存一個個資訊位元，可提供快速的程式編程與讀取。但是SLC受限於低矽效率(Silicon efficiency)的問題，唯有透過先進的流程強化技術(Process enhancements)，才能提升SLC裝置的應用範圍。
MLC則在浮置閘極中使用不同程度的電荷，因此能在單一電晶體(transistor)中儲存二位元以上的資料，並透過記憶體細胞的寫入與感應的控制，在單一電晶體中產生4層單元。此種方式的資料讀寫速度中等，且需要最佳化的感應電路(sensing circuitry)。
另外，由於半導體的物理特性，採用MLC的快閃記憶體每一記憶區塊(block)使用壽命約為一萬次刪除/寫入，而SLC的快閃記憶體每一記憶區塊其使用壽命則為十萬次刪除/寫入。
為了延長快閃記憶體的壽命，目前已發展出靜態平均讀寫演算法(Static Wear Leveling)與動態平均讀寫演算法(Dynamic Wear Leveling)，此二類演算法都是為了避免過度使用特定的記憶區塊，而導致大部分記憶區塊仍有很長的使用壽命時，記憶體已出現被過度刪除/寫入的壞區，因此不論是靜態平均讀寫演算法或動態平均讀寫演算法，都能有助於平均使用每一記憶區塊，以延長快閃記憶體整體的壽命。
為了兼顧SLC快速及壽命長的優點，以及MLC低價及大容量的優點，各廠紛紛提出方案，其中，SLC與MLC混用設計的複合式儲存裝置受各廠重視。然而現有快閃記憶體管理方法，例如中華民國發明第I293729號專利「快閃記憶體的管理演算法」，及第94125951號申請案「可調式快閃記憶體管理系統及方法」所揭露的管理技術，並未考慮儲存裝置中是否有不同種類的快閃記憶體。但實際上SLC與MCL特性不同，混用兩種以上快閃記憶體的儲存裝置時，如何有效管理讀取及寫入工作，以讓使用者確實享受到讀寫速度快、壽命長、低價及大容量的好處，則為一重要課題。
因此，本發明之目的，即在提供一種可以針對不同的快閃記憶體有不同的管理手段以延長快閃記憶體壽命的具有快閃記憶體的儲存裝置。
於是，本發明具有快閃記憶體的儲存裝置，包含一快閃記憶體及一與該快閃記憶體電連接的控制單元；該快閃記憶體包括複數個第一電晶體及複數個第二電晶體；該控制單元是用以判斷將一筆資料儲存於該等第一電晶體中或該等第二電晶體中，若儲存於該等第一電晶體中，則依一第一動態平均讀寫演算法將該筆資料儲存於該等第一電晶體中，若儲存於該等第二電晶體中，則依一第二動態平均讀寫演算法將該筆資料儲存於該等第二電晶體中；該控制單元還依一第一靜態平均讀寫演算法管理該等第一電晶體中的資料，並依一第二靜態平均讀寫演算法管理該等第二電晶體中的資料。
較佳地，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元則是依據該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，以管理該等第一電晶體中的資料，該控制單元並依據該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，以管理該等第二電晶體中的資料。
本發明的控制單元是當各該第一電晶體被寫入資料的次數的全距大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；而當各該第二電晶體被寫入資料的次數的全距大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
較佳地，本發明的快閃記憶體的該等第一電晶體與該等第二電晶體，個別是可用以儲存一位元的資料的單級單元，及可用以儲存複數位元的資料的多級單元。本發明之另一目的，即在於提供一種針對不同的快閃記憶體有不同的管理手段以延長快閃記憶體壽命的快閃記憶體的儲存方法。
本發明快閃記憶體的儲存方法包含：判斷將一筆資料儲存於複數個第一電晶體中或複數個第二電晶體中，若儲存於該等第一電晶體中，則依一第一動態平均讀寫演算法儲存該筆資料於該等第一電晶體中，若儲存於該等第二電晶體中，則依一第二動態平均讀寫演算法儲存該筆資料於該等第二電晶體中，另外，還分別依一第一靜態平均讀寫演算法與一第二靜態平均讀寫演算法管理儲存於該等第一電晶體中與該等第二電晶體中的資料。
較佳地，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數；依據該第一上限次數可決定該第一靜態平均讀寫演算法的一第一設定參數，以管理該等第一電晶體中的資料，而依據該第二上限次數可決定該第二靜態平均讀寫演算法的一第二設定參數，以管理該等第二電晶體中的資料。
更佳地，當各該第一電晶體被寫入資料的次數的全距大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料，而當各該第二電晶體被寫入資料的次數的全距大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。本發明之功效在於，因應第一電晶體與第二電晶體之物理特性的不同，採用不同的第一靜態平均讀寫演算法與第二靜態平均讀寫演算法來分別管理儲存於第一電晶體與第二電晶體中的資料，以更加延長快閃記憶體的壽命。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。
在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明具有快閃記憶體的儲存裝置10之較佳實施例包含一快閃記憶體1(Flash memory)及一與該快閃記憶體1電連接的控制單元2。
快閃記憶體1包括多個具有複數個第一電晶體111的第一記憶區塊11(block)，以及多個具有複數個第二電晶體121的第二記憶區塊12。本實施例中，該等第一電晶體111是個別可用以儲存一位元的資料的單級單元(Single Level Cell，簡稱SLC)；而該等第二電晶體121是個別可用以儲存複數位元的資料的多級單元(Multi Level Cell，簡稱MLC)，本實施例的快閃記憶體1則是一種混合SLC與MLC的混合式(hybrid)的固態磁碟(Solid State Disk)。
值得一提的是，每一第一記憶區塊11只能被寫入資料達一第一上限次數，而每一第二記憶區塊12亦只能被寫入資料達一第二上限次數，由於第一記憶區塊11中的該等第一電晶體111是SLC，因此第一上限次數在本實施例中約為10萬次，而由於第二記憶區塊12中的該等第二電晶體121是MLC，因此第二上限次數在本實施例中為約1萬次。
配合參閱圖2，圖2是儲存裝置10儲存一筆資料的流程圖。當該控制單元2要將一筆資料儲存於快閃記憶體1中，控制單元2首先會進行步驟84，接收到一資料寫入指令，此資料寫入指令其內容包含了一檔案配置表(File Allocation Table，簡稱FAT)所紀錄的這筆資料的資料名稱、位置、大小等資訊，接著進行步驟81，控制單元2解讀該指令內容，判斷需將該筆資料儲存於第一記憶區塊11中或是儲存於第二記憶區塊12中。若該指令內容為將該筆資料儲存於該等第一記憶區塊11中，控制單元2則執行步驟82，依一第一動態平均讀寫演算法儲存該筆資料於該等第一記憶區塊11中，在本實施例中，第一動態平均讀寫演算法意即，透過統計每一第一記憶區塊11被寫入資料的次數，並於要儲存資料時，利用此演算法來選擇被寫入資料次數最少的一個或數個第一記憶區塊11來儲存該筆資料。若該指令內容為將該筆資料儲存於該等第二記憶區塊11中，控制單元2則執行步驟83，依一第二動態平均讀寫演算法儲存該筆資料於該等第二記憶區塊12中，第二動態平均讀寫演算法在本實施例中，意同第一動態平均讀寫演算法，透過統計每一第二記憶區塊12被寫入資料的次數，並於要儲存資料時，利用第二動態平均讀寫演算法選擇被寫入資料次數最少的一個或數個第二記憶區塊12來儲存該筆資料。本發明一實施例中，第二動態平均讀寫演算法與第一動態平均讀寫演算法為獨立相異演算法。
參閱圖1及圖3，圖3為儲存裝置10管理儲存在第一記憶區塊11與第二記憶區塊12中的資料的流程圖。由於某些資料，諸如PDF文件與作業系統的設定資料是不常被編寫的資料，因此儲存這些資料的記憶區塊11、12被寫入的次數也不多，相較於其他記憶區塊11、12則擁有較長的使用壽命，為了避免這類情況發生，控制單元2會於適宜時機，移動這些相對不常被編寫的資料到其他記憶區塊11、12，此即靜態平均讀寫演算法。本實施例中，該控制單元2於步驟91中取得該等第一記憶區塊11與該等第二記憶區塊12個別的第一上限次數與第二上限次數，並搭配步驟92中，監控並統計該等第一記憶區塊11與該等第二記憶區塊12個別的寫入次數，並於步驟93中取得初始的一第一設定參數與一第二設定參數。
一般在快閃記憶體1整體使用壽命仍然正常時，控制單元2會進行步驟98，選擇維持步驟93中所獲得的第一、第二設定參數，並接著進入步驟94或是步驟95；步驟94中，控制單元2藉由步驟92中統計的各個第一記憶區塊11的使用次數，取得該等使用次數的樣本集，再加以判斷此樣本集的全距是否大於等於步驟98中的第一設定參數，若判斷為是，則控制單元2執行步驟96，移動儲存於寫入次數最少的數個第一記憶區塊11的資料，至寫入次數最多的數個第一記憶區塊11中，而原來儲存於寫入次數最多的第一記憶區塊11的資料則被搬動到寫入次數最少的數個第一記憶區塊11中，若步驟94的判斷結果為否，則回到步驟92，控制單元2繼續監控並統計該等第一、第二記憶區塊11、12的使用次數；步驟95則類似於步驟94，控制單元2藉由統計得來的各個第二記憶區塊12的使用次數樣本集，再加以判斷此樣本集的全距是否大於等於第二設定參數，若判斷為是，則控制單元2執行步驟97，將儲存於寫入次數最少的數個第二記憶區塊12的資料，與儲存於寫入次數最多的第二記憶區塊12的資料互換，若步驟95的判斷結果為否，則回到步驟92。
快閃記憶體1已經使用了很長一段時間，此時可能有部分記憶區塊11、12的使用壽命已經快見底，因此必須適度地調整第一、第二設定參數，避免讓記憶壞區提早出現，控制單元2會進行判斷步驟99，分別判斷第一記憶區塊11與第二記憶區塊12中，寫入次數最多的記憶區塊11、12是否已低於1000次，若為否，則執行步驟98維持第一、二設定參數，若判斷為是，則執行步驟910，將第一、第二設定參數下修，接著控制單元2再執行與步驟94類似的步驟94’或與步驟95類似的步驟95’，步驟94’、95’與步驟94、95不同的地方在於，其第一、第二設定參數是已經經過步驟910下修過。如此一來，控制單元2在快閃記憶體1的使用壽命快耗盡時，會更頻繁地將不常被編寫的資料置換所儲存的記憶區塊11、12，讓快閃記憶體1的整體使用壽命更平均，避免部分記憶區塊11、12已經形成壞區，但其他記憶區塊11、12仍還有許多次的使用壽命。
值得一提的是，本實施例是利用記憶區塊11、12的使用次數的樣本全距，來判斷是否要移動資料，但亦可以採用樣本標準差、平均絕對離差或四分位差等等可以感應到樣本數值的變異的運算，來判斷是否要移動資料，並不限於本實施例；另外，本實施例控制單元2所執行的步驟99，所述的1000次僅是舉例而已，可依不同需求變動，並不以本實施例為限。
本實施例的快閃記憶體1的第一電晶體111與第二電晶體112，分別為SLC與MLC，實際上，混合式的快閃記憶體1也可能是混合了可儲存2位元資料的電晶體與可儲存3位元資料的電晶體，或甚至是其他以現有技術可預期或不可預期的快閃記憶體混合種類，並不僅以本實施例為限。
綜上所述，本發明之功效在於，因應第一電晶體與第二電晶體之物理特性的不同，採用不同的第一動態平均讀寫演算法與第二動態平均讀寫演算法來分別管理儲存於第一電晶體與第二電晶體中的資料，亦採用不同的第一靜態平均讀寫演算法與第二靜態平均讀寫演算法來分別管理儲存於第一電晶體與第二電晶體中的資料，以更加延長快閃記憶體的壽命，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
10．．．儲存裝置
1．．．快閃記憶體
11．．．第一記憶區塊
111．．．第一電晶體
12．．．第二記憶區塊
121．．．第二電晶體
2．．．控制單元
81~84．．．步驟
91~99．．．步驟
910．．．步驟
94’、95’．．．步驟
圖1是本發明具有快閃記憶體的儲存裝置之較佳實施例的方塊示意圖；
圖2是本實施例儲存一筆資料的流程圖；及
圖3是本實施例管理儲存在第一記憶區塊11與第二記憶區塊12中的資料的流程圖。
91~99．．．步驟
910．．．步驟
94’、95’．．．步驟
Claims (40)
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，並可接收一資料寫入指令，若該指令內容為將一筆資料儲存於該等第一電晶體中，則依一第一動態平均讀寫演算法將該筆資料儲存於該等第一電晶體中，若該指令內容為將該筆資料儲存於該等第二電晶體中，則依一第二動態平均讀寫演算法將該筆資料儲存於該等第二電晶體中；其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元還依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的樣本標準差大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的樣本標準差大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第1項所述之具有快閃記憶體的儲存 裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，並可接收一資料寫入指令，若該指令內容為將一筆資料儲存於該等第一電晶體中，則依一第一動態平均讀寫演算法將該筆資料儲存於該等第一電晶體中，若該指令內容為將該筆資料儲存於該等第二電晶體中，則依一第二動態平均讀寫演算法將該筆資料儲存於該等第二電晶體中；其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元還依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的平均絕對離差大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的平均絕對離差大於等於該第二設定參數，該控制單元則 移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第3項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，並可接收一資料寫入指令，若該指令內容為將一筆資料儲存於該等第一電晶體中，則依一第一動態平均讀寫演算法將該筆資料儲存於該等第一電晶體中，若該指令內容為將該筆資料儲存於該等第二電晶體中，則依一第二動態平均讀寫演算法將該筆資料儲存於該等第二電晶體中；其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元還依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的四分位差大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資 料，其中，當各該第二電晶體被寫入資料的次數的四分位差大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第5項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，並可接收一資料寫入指令，若該指令內容為將一筆資料儲存於該等第一電晶體中，則依一第一動態平均讀寫演算法將該筆資料儲存於該等第一電晶體中，若該指令內容為將該筆資料儲存於該等第二電晶體中，則依一第二動態平均讀寫演算法將該筆資料儲存於該等第二電晶體中；其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元還依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的全距大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一 第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的全距大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第7項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，並可接收一資料寫入指令，若該指令內容為將一筆資料儲存於該等第一電晶體中，則依一第一動態平均讀寫演算法將該筆資料儲存於該等第一電晶體中，若該指令內容為將該筆資料儲存於該等第二電晶體中，則依一第二動態平均讀寫演算法將該筆資料儲存於該等第二電晶體中；其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元還依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分 位差或全距大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分位差或全距大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料，其中，該第一電晶體被寫入資料的次數之運算方式與該第二電晶體被寫入資料的次數之運算方式互不相同。
- 依據申請專利範圍第9項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)接收一資料寫入指令；(B)若該指令內容為為儲存於複數個第一電晶體中，則依一第一動態平均讀寫演算法儲存該筆資料於該等第一電晶體中；(C)若該指令內容為為儲存於複數個第二電晶體中，則依一第二動態平均讀寫演算法儲存該筆資料於該等第二電晶體中；及(D)依一第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，該等第一電晶體個別可被寫入 資料達一第一上限次數，其中該(D)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的樣本標準差大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(E)依一第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(E)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的樣本標準差大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第11項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)接收一資料寫入指令；(B)若該指令內容為為儲存於複數個第一電晶體中，則依一第一動態平均讀寫演算法儲存該筆資料於該等第一電晶體中；(C)若該指令內容為為儲存於複數個第二電晶體中，則依一第二動態平均讀寫演算法儲存該筆資料於該等第二電晶體中；及(D)依一第一靜態平均讀寫演算法管理該等第一 電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(D)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的平均絕對離差大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(E)依一第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(E)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的平均絕對離差大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第13項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)接收一資料寫入指令；(B)若該指令內容為為儲存於複數個第一電晶體中，則依一第一動態平均讀寫演算法儲存該筆資料於該等第一電晶體中；(C)若該指令內容為為儲存於複數個第二電晶體中，則依一第二動態平均讀寫演算法儲存該筆資料於該等第二電晶體中；及 (D)依一第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(D)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的四分位差大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(E)依一第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(E)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的四分位差大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第15項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)接收一資料寫入指令；(B)若該指令內容為為儲存於複數個第一電晶體中，則依一第一動態平均讀寫演算法儲存該筆資料於該等第一電晶體中；(C)若該指令內容為為儲存於複數個第二電晶體中，則依一第二動態平均讀寫演算法儲存該筆資料於該 等第二電晶體中；及(D)依一第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(D)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的全距大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(E)依一第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(E)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的全距大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第17項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)接收一資料寫入指令；(B)若該指令內容為為儲存於複數個第一電晶體中，則依一第一動態平均讀寫演算法儲存該筆資料於該等第一電晶體中；(C)若該指令內容為為儲存於複數個第二電晶體 中，則依一第二動態平均讀寫演算法儲存該筆資料於該等第二電晶體中；及(D)依一第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(D)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分位差或全距大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(E)依一第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(E)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分位差或全距大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料，其中，該第一電晶體被寫入資料的次數之運算方式與該第二電晶體被寫入資料的次數之運算方式互不相同。
- 依據申請專利範圍第19項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含： 一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的樣本標準差大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的樣本標準差大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第21項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，其中，該等 第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的平均絕對離差大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的平均絕對離差大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第23項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元依該第一上限次數決定一第一靜態平均讀寫演算 法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的四分位差大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的四分位差大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第25項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的全距大於等於該第一設定參數， 該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的全距大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第27項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種具有快閃記憶體的儲存裝置，包含：一快閃記憶體，包括複數個第一電晶體及複數個第二電晶體；及一控制單元，與該快閃記憶體電連接，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，該等第二電晶體個別可被寫入資料達一第二上限次數，該控制單元依該第一上限次數決定一第一靜態平均讀寫演算法的一第一設定參數，並依該第一靜態平均讀寫演算法管理該等第一電晶體中的資料，其中，當各該第一電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分位差或全距大於等於該第一設定參數，該控制單元則移動儲存於寫入次數最少的該第一電晶體的資料，且該控制單元依該第二上限次數決定一第二靜態平均讀寫演 算法的一第二設定參數，並依該第二靜態平均讀寫演算法管理該等第二電晶體中的資料，其中，當各該第二電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分位差或全距大於等於該第二設定參數，該控制單元則移動儲存於寫入次數最少的該第二電晶體的資料，其中，該第一電晶體被寫入資料的次數之運算方式與該第二電晶體被寫入資料的次數之運算方式互不相同。
- 依據申請專利範圍第29項所述之具有快閃記憶體的儲存裝置，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)依一第一靜態平均讀寫演算法管理複數個第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(A)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的樣本標準差大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(B)依一第二靜態平均讀寫演算法管理複數個第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(B)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的樣 本標準差大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第31項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)依一第一靜態平均讀寫演算法管理複數個第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(A)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的平均絕對離差大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(B)依一第二靜態平均讀寫演算法管理複數個第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(B)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的平均絕對離差大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第33項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含： (A)依一第一靜態平均讀寫演算法管理複數個第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(A)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的四分位差大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(B)依一第二靜態平均讀寫演算法管理複數個第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(B)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的四分位差大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第35項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)依一第一靜態平均讀寫演算法管理複數個第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(A)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的全距大於等於該第一設定參數，則移動儲存於寫入次數最 少的該第一電晶體的資料；(B)依一第二靜態平均讀寫演算法管理複數個第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(B)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第二設定參數，當各該第二電晶體被寫入資料的次數的全距大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料。
- 依據申請專利範圍第37項中所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
- 一種快閃記憶體的儲存方法，包含：(A)依一第一靜態平均讀寫演算法管理複數個第一電晶體中的資料，其中，該等第一電晶體個別可被寫入資料達一第一上限次數，其中該(A)步驟包括，依該第一上限次數決定該第一靜態平均讀寫演算法的一第一設定參數，當各該第一電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分位差或全距大於等於該第一設定參數，則移動儲存於寫入次數最少的該第一電晶體的資料；(B)依一第二靜態平均讀寫演算法管理複數個第二電晶體中的資料，其中，該等第二電晶體個別可被寫入資料達一第二上限次數，其中該(B)步驟包括，依該第二上限次數決定該第二靜態平均讀寫演算法的一第 二設定參數，當各該第二電晶體被寫入資料的次數的樣本標準差或平均絕對離差或四分位差或全距大於等於該第二設定參數，則移動儲存於寫入次數最少的該第二電晶體的資料，其中，該第一電晶體被寫入資料的次數之運算方式與該第二電晶體被寫入資料的次數之運算方式互不相同。
- 依據申請專利範圍第39項所述之快閃記憶體的儲存方法，其中，該等第一電晶體個別可用以儲存一位元的資料，該等第二電晶體個別可用以儲存複數位元的資料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97147462A TWI395222B (zh) | 2008-12-05 | 2008-12-05 | A storage device having a flash memory, and a storage method of a flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97147462A TWI395222B (zh) | 2008-12-05 | 2008-12-05 | A storage device having a flash memory, and a storage method of a flash memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201023190A TW201023190A (en) | 2010-06-16 |
| TWI395222B true TWI395222B (zh) | 2013-05-01 |
Family
ID=44833295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97147462A TWI395222B (zh) | 2008-12-05 | 2008-12-05 | A storage device having a flash memory, and a storage method of a flash memory |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI395222B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103780642B (zh) * | 2012-10-19 | 2017-08-01 | 宇瞻科技股份有限公司 | 网络存储系统的文件分享方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1351151A2 (en) * | 2002-02-27 | 2003-10-08 | Microsoft Corporation | System and method for achieving uniform wear levels in a flash memory device |
| US20050005060A1 (en) * | 2001-03-12 | 2005-01-06 | Pietro Piersimoni | Write state machine architecture for flash memory internal instructions |
| US20060203546A1 (en) * | 2005-03-14 | 2006-09-14 | M-Systems Flash Disk Pioneers, Ltd. | Method of achieving wear leveling in flash memory using relative grades |
| TW200735124A (en) * | 2006-03-03 | 2007-09-16 | Sunplus Technology Co Ltd | Wear leveling method and apparatus for nonvolatile memory |
| TW200814075A (en) * | 2006-05-17 | 2008-03-16 | Sandisk Corp | Method of error correction coding for multiple-sector pages in flash memory devices |
| TW200839773A (en) * | 2007-03-19 | 2008-10-01 | A Data Technology Co Ltd | Wear-leveling management and file distribution management of hybrid density memory |
-
2008
- 2008-12-05 TW TW97147462A patent/TWI395222B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050005060A1 (en) * | 2001-03-12 | 2005-01-06 | Pietro Piersimoni | Write state machine architecture for flash memory internal instructions |
| EP1351151A2 (en) * | 2002-02-27 | 2003-10-08 | Microsoft Corporation | System and method for achieving uniform wear levels in a flash memory device |
| US20060203546A1 (en) * | 2005-03-14 | 2006-09-14 | M-Systems Flash Disk Pioneers, Ltd. | Method of achieving wear leveling in flash memory using relative grades |
| TW200735124A (en) * | 2006-03-03 | 2007-09-16 | Sunplus Technology Co Ltd | Wear leveling method and apparatus for nonvolatile memory |
| TW200814075A (en) * | 2006-05-17 | 2008-03-16 | Sandisk Corp | Method of error correction coding for multiple-sector pages in flash memory devices |
| TW200839773A (en) * | 2007-03-19 | 2008-10-01 | A Data Technology Co Ltd | Wear-leveling management and file distribution management of hybrid density memory |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201023190A (en) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8103820B2 (en) | Wear leveling method and controller using the same | |
| US9952766B2 (en) | Memory system, including memory device capable of overwrite operation, and method of operating the memory system | |
| KR101989018B1 (ko) | 데이터 저장 장치의 동작 방법 | |
| US8015346B2 (en) | Memory system having hybrid density memory and methods for wear-leveling management and file distribution management thereof | |
| US20170160942A1 (en) | Data storage device and flash memory control method | |
| KR101311116B1 (ko) | 비-휘발성 메모리를 구비한 시스템에 대한 전력 예산의 동적 할당 | |
| US9239785B2 (en) | Stochastic block allocation for improved wear leveling | |
| KR102295208B1 (ko) | 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법 | |
| US20110208896A1 (en) | Dynamically allocating number of bits per cell for memory locations of a non-volatile memory | |
| KR20170120741A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US8751735B2 (en) | Protection against data corruption for multi-level memory cell (MLC) flash memory | |
| US11348636B2 (en) | On-demand high performance mode for memory write commands | |
| TW201310454A (zh) | 快閃記憶體控制器 | |
| US20220414021A1 (en) | Performing a media management operation based on a sequence identifier for a block | |
| US11775188B2 (en) | Communications to reclaim storage space occupied by proof of space plots in solid state drives | |
| US20220004491A1 (en) | Performing a media management operation based on changing a write mode of a data block in a cache | |
| KR20190006677A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| TWI395222B (zh) | A storage device having a flash memory, and a storage method of a flash memory | |
| US11646077B2 (en) | Memory sub-system grading and allocation | |
| TWI518690B (zh) | A storage device having a flash memory, and a flash memory storage method | |
| KR20150049772A (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
| WO2024026659A1 (en) | Balancing pec in memory systems | |
| US11941276B2 (en) | Incomplete superblock management for memory systems | |
| US11829623B2 (en) | Using incomplete super blocks for increased write performance | |
| US11288007B2 (en) | Virtual physical erase of a memory of a data storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |