TWI388989B - 耦接多個非光纖通道器件至一光纖通道仲裁迴路之橋接器件及方法 - Google Patents

耦接多個非光纖通道器件至一光纖通道仲裁迴路之橋接器件及方法 Download PDF

Info

Publication number
TWI388989B
TWI388989B TW098142596A TW98142596A TWI388989B TW I388989 B TWI388989 B TW I388989B TW 098142596 A TW098142596 A TW 098142596A TW 98142596 A TW98142596 A TW 98142596A TW I388989 B TWI388989 B TW I388989B
Authority
TW
Taiwan
Prior art keywords
bypass
bit
storage devices
valid
bit vector
Prior art date
Application number
TW098142596A
Other languages
English (en)
Other versions
TW201044178A (en
Inventor
James W Keeley
Douglas E Sanders
Andrew Hyonil Chong
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201044178A publication Critical patent/TW201044178A/zh
Application granted granted Critical
Publication of TWI388989B publication Critical patent/TWI388989B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Optical Communication System (AREA)

Description

耦接多個非光纖通道器件至一光纖通道伸裁迴路之橋接器件及方法
儲存系統已從利用與主機系統之匯流排並列匯流排連接至高速串列通訊結構及協定而演化。與高成本並列匯流排結構接線對比串列通訊結構及協定有利地與較低成本接線及較長距離接線約束組合而提供高速，同時進一步提供改良的抗擾性。特定而言，利用光纖光學通訊媒體之光纖通道媒體及協定已盛行多時。與任意電耦接(並列或串列)相比，該光纖光學通訊媒體提供高速及實質抗擾性。光纖通道標準對於熟習此項技術者係熟知的且該光纖通道架構之多種態樣的文檔標準容易地從網站(諸如www.t11.org)上獲得。
串列附接SCSI(SAS)及串列進階附接技術(SATA)通訊協定已代替光纖通道作為較佳媒體及協定，用於耦接計算系統至高效能儲存區域網路中的儲存器件。SAS及SATA對於較老舊光纖通道技術提供實質上較低成本的替代品，同時維持類似效能等級。因此SAS及SATA儲存器件相比於光纖通道儲存器件，在當前更為普遍且具成本效率。
在老舊、舊型儲存網路利用光纖通道作為對於高效能儲存網路之較佳耦接的一些儲存應用中，使用者可在用於耦接主機系統至該光纖通道儲存網路之該等主機匯流排配接器及其他相關儲存網路設備中具有實質投資。儘管SAS及SATA儲存器件相對不昂貴，很難在此等舊型環境中僅為節省較低成本儲存器件而調整替換整個光纖通道通訊基礎設施(即主機匯流排配接器、光纖光學接線、光纖通道網路設備等)的費用。因此一些先前的發展已提供用於耦接SAS及SATA儲存器件至一光纖通道網路的橋接器件。
在光纖通道之連通性中，一盛行結構/拓撲稱為一光纖通道仲裁迴路(FC-AL)。在此一拓撲中，所有器件以一環或迴路組態耦接使得資訊從器件至器件傳遞，直到特定地由一異動定址之器件接收該等異動且處理該等異動為止。通常在此一拓撲中一光纖通道(FC)主機在該仲裁迴路上被指派一靜態保留位址(通常為一零位址)。此一FC主機充作一系統代理以利用迴路埠啟用(LPE)及迴路埠旁路(LPB)FC原始序列而啟用或略過個別器件。一器件已在該迴路拓撲中略過，且不參予在該迴路拓撲上交換之異動。相反，此一旁路器件儘管實體地常駐該迴路拓撲中，該器件在邏輯上是被動的，且其忽略大多數光纖通道異動。
在一典型FC-AL拓撲中，該迴路上之每個器件代表一單一目標仲裁迴路實體位址(T-ALPA)。使用LPE或LPB FC原始序列之一迴路埠之啟用(設定一器件至一非旁路狀態)或略過對對應於該原始序列中之T-ALPA位址之單一器件啟用或略過。為成本效率及簡易性，當今橋接器件允許利用該迴路拓撲中之一單一T-ALPA而耦接SAS或SATA儲存器件至一存在之FC-AL拓撲而不管與該橋接器件耦接之實體SAS或SATA儲存器件的數目。利用其他更高層定址機制經過該橋接器件但以最低層之LPE/LPB FC原始序列選擇一特定SAS或SATA器件，所有與該橋接器件耦接之具有一單 一T-ALPA的器件將被啟用或略過。
為允許每個個別儲存器件與一橋接器件耦接，得以個別地啟用或略過，一些先前之解決方案已提供軟體/韌體能力，該等能力經程式化以在該橋接器件中之一處理器上執行，以接收該等迴路埠啟用及迴路埠旁路之原始序列，且經過更複雜之軟體分析嘗試對個別器件之與該橋接器件耦接之儲存器件啟用及略過。然而，在此最低層級交換之該等FC原始序列(亦已知為「有序集」)根據該等FC規範(例如該等FC-AL規範需要至少三個連續LPB/LPE原始序列有關在該接收之原始序列之一接收動作之前傳輸)而快速連接地重複。此等軟體/韌體解決方案一般無法具有需要用以充分處理及回應根據FC-AL規範而如此快速連接地接收之該等旁路原始序列之效能。因此，先前軟體解決方案無法完全遵守該等FC-AL規範。施加於本橋接器件之多種測試及實際應用場景可能未能遵守該等FC-AL規範，其中(例如)一橋接器件嘗試使用軟體/韌體處理該等迴路埠旁路/啟用序列但未能以適當效能作此嘗試。
經由實例，在一例示性先前技術之軟體/韌體實行橋接器件解決方案中，該橋接器件之一FC電路偵測一LPB原始序列的接收，且引起該橋接器件之一般用途處理器之一中斷，以分析及處理該接收之LPB原始序列。當該處理器在分析且處理該接收之原始序列時，該橋接器件之該FC電路在該FC-AL媒體上強制一「填充」字指示一閒置週期，同時該橋接器件處理一接收之原始序列。在一例示性測試中，一LPB原始序列在立即由一原始序列跟隨之測試之下發送至一FC-AL器件，該原始序列定址與剛略過相同的器件。例如一OPEN原始序列可立即跟隨該LPB原始序列而被傳輸。根據FC-AL標準，該器件應處理該LPB及該OPEN兩者，以致使該FC主機將從該FC-AL拓撲接收回來之該OPEN原始序列，由於其不被該定址之器件處理(因為其已成功略過)。若一當前橋接器件之該軟體/韌體中斷處理不能在及時足夠之時間內處理該LPB以及時更新其迴路埠狀態機(LPSM)，以接收且轉送該OPEN原始序列(好像該器件將適當地略過)，該橋接器件可能不適當地處理該OPEN原始序列，且因此可能建立一明顯的錯誤條件。儘管此一測試場景在實際中可能極端且少見，但其在該FC-AL架構之規範以內。因此，在當前FC至SAS/SATA橋接器件中沒有可用之能力以容許與該橋接器件耦接之個別SAS/SATA器件的啟用或略過。
因此增強啟用或略過每個多重非FC儲存器件之之彈性係一持續的挑戰，該等非FC儲存器件經過一橋接器件與一FC-AL通訊媒體耦接。
本發明藉由提供用於一橋接器件的裝置及方法而解決上述及其他問題，該橋接器件用於與一FC-AL迴路耦接多個儲存器件，不管經過該橋接器件與該FC-AL迴路耦接之其他儲存器件之狀態，其以讓該多個儲存器件之個別者處於一旁路的或非旁路的狀態之此一方式，藉此推進有用之先進技術。
本文之一態樣中提供一光纖通道橋接器件。該橋接器件包含用於與一光纖通道仲裁迴路(FC-AL)耦接的一光纖通道介面電路。該介面經調適以回應於多個目標仲裁迴路實體位址(T-ALPA)。該橋接器件亦包含一後端介面電路，該後端介面電路經調適以與複數個儲存器件耦接。該複數個儲存器件非FC-AL儲存器件。該橋接器件進一步包含一旁路控制邏輯電路，該旁路控制邏輯電路與該光纖通道介面電路耦接且與該後端介面電路耦接。該旁路控制邏輯電路經調適以映射該多個T-ALPA之一者至該複數個儲存器件之各者。該旁路控制邏輯電路進一步經調適以處理對於該多個T-ALPA之各者的迴路埠啟用(LPE)及迴路埠旁路(LPB)光纖通道原始序列，以便不管該複數個儲存器件之其他儲存器件之狀態而略過及啟用該複數個儲存器件之個別者。
本文之另一態樣提供一種可操作於經調適以耦接多個非FC-AL儲存器件至一FC-AL通信媒體的一FC-AL橋接器件之一光纖通道仲裁迴路(FC-AL)介面電路中的方法。該方法包含回應於藉由該橋接器件接收識別一特定儲存器件之自該FC-AL通訊媒體處接收之一迴路埠啟用(LPE)原始序列而使與該橋接器件耦接之該特定儲存器件處於一非旁路狀態。該特定儲存器件進入至一非旁路狀態中而不管與該橋接器件耦接之其他儲存器件之旁路/非旁路狀態。該方法亦包含回應於藉由該橋接器件接收識別一特定儲存器件之自該FC-AL通訊媒體處接收之一迴路埠旁路(LPB)原始序列而使與該橋接器件耦接之該特定儲存器件處於一旁路狀態。該特定儲存器件進入至一旁路狀態中而不管與該橋接器件耦接之其他儲存器件之旁路/非旁路狀態。
本文之又一態樣提供用於耦接複數個串列附接SCSI(SAS)儲存器件及/或串列進階附接技術(SATA)儲存器件至一光纖通道仲裁迴路(FC-AL)通訊媒體的一橋接器件。該橋接器件包含一後端介面電路，該後端介面電路經調適以與複數個SAS/SATA儲存器件耦接。該橋接器件亦包含一光纖通道介面電路，其與該後端介面耦接且經調適以用於與該FC-AL通訊媒體耦接。該光纖通道介面電路包含邏輯電路，其等經調適以用於實行該等光纖通道協定之FC0、FC1、FC2、SCSI-FCP，及FC-AL層。該等FC-AL層邏輯電路包含一旁路控制邏輯電路，該電路經調適以映射多個目標仲裁迴路實體位址(T-ALPA)至該複數個儲存器件的對應儲存器件。該旁路控制邏輯電路進一步經調適以處理對於該多個T-ALPA之各者的迴路埠啟用(LPE)及迴路埠旁路(LPB)光纖通道原始序列，以便不管該複數個儲存器件之其他儲存器件之狀態而略過及啟用該複數個儲存器件之個別者。
圖1係根據本文用以包含旁路控制邏輯電路104之特徵及態樣而增強之一橋接器件電路100的一方塊圖。如上所述，當耦接複數個儲存器件至一FC-AL迴路時，先前技術 既不允許與該橋接器件耦接之個別器件獨立地略過，或單純依賴於在該橋接器件內實行之軟體處置該迴路埠狀態機(LPSM)旁路邏輯。相反地，旁路控制邏輯電路104提供客製邏輯電路以處理藉由橋接器件電路100與FC-AL迴路150橋接之該等儲存器件110.1至110.n之各者之迴路埠旁路特徵及原始序列。
旁路控制邏輯電路104與FC-AL介面電路102耦接以容許與大多數市售之FC-AL介面電路102內之該LPSM電路標準整合旁路控制邏輯電路104之處理。在一例示性實施例中，如在此下文進一步之討論，旁路控制邏輯電路104可在該FC-AL介面電路102內整合。在其他實施例中，該旁路控制邏輯電路104可作為與該FC-AL介面電路102分離之一組件而實行，但可需求其等之間介面信號的緊密耦接，以容許在該增強型橋接器件電路100之該LPSM處理之功能內該旁路控制邏輯電路功能的邏輯整合。
儘管本文之該等旁路控制特徵作為客製邏輯電路(104)而實行，增強型橋接器件100仍可包含處理器及記憶體108，用於控制該橋接器件電路100之整體組態及管理。後端介面電路106提供所欲之介面至該等非光纖通道儲存器件110.1至110.n。在一例示性實施例中該後端介面電路106可提供串列附接SCSI(SAS)及/或串列進階附接技術(SATA)介面邏輯，用於耦接SAS/SATA儲存器件至該增強型橋接器件電路100。
如下文在此之進一步討論，旁路控制邏輯104(與FC-AL介面邏輯102結合)容許個別儲存器件在該FC-AL迴路150上略過，不管其他與該橋接器件100耦接之儲存器件的狀態。換句話說，增強型橋接器件100回應於由含有在該FC-AL迴路150上之一T-ALPA之原始序列定址的多個T-ALPA且允許每個T-ALPA個別地略過，不管由該橋接器件100管理之所有其他T-ALPA之旁路/非旁路狀態。
圖2係提供由圖1之該旁路控制邏輯電路104執行之功能的例示性額外細節的一方塊圖。旁路控制邏輯電路104包含FC原始序列旁路/啟用處理功能204，以從該FC-AL通訊媒體接收迴路埠旁路(LPB)及迴路埠啟用(LPE)原始序列(與LPSM 200並行接收，該LPSM 200接收且處理FC-AL原始序列)。換句話說，LPSM 200根據標準光纖通道仲裁迴路處理技術而處理光纖通道原始序列，但藉由併入元件204之功能而併入對於迴路埠旁路及迴路埠啟用之增強處理。
如上所述，LPSM 200(通常在一光纖通道介面電路內實行)可與該旁路控制邏輯電路104緊密耦接。如下文在此之進一步討論，該FC-AL介面電路及該旁路控制邏輯電路可根據熟知之設計選擇而整合為一單一應用特定積體電路或客製設計電路。旁路控制邏輯電路104包含歷史位元202(例如BYPASS歷史位元及PARTICIPATE歷史位元，其等通常整合在該LPSM 200內且由該LPSM 200根據光纖通道標準規範而利用)。由LPSM 200利用之BYPASS歷史位元及PARTICIPATE歷史位元可根據由該等FC-AL規範提供但藉由旁路控制邏輯電路104之有效位元向量208及旁路位元向量210之利用而增強之LPSM標準處理特徵而設定及重設。在一例示性實施例中，該有效位元向量208及旁路位元向量210各者包括一位元陣列，其中每個位元對應於多個目標仲裁迴路實體位址(T-ALPA)之一者。
映射元件206提供映射一特定T-ALPA至該有效位元向量208中之一對應位元且映射至該旁路位元向量210中之一對應位元的功能，以在與該LPSM 200結合而處理迴路埠旁路及迴路埠啟用原始序列時識別適當位元。在一例示性實施例中一T-ALPA至該有效位元向量208或者該旁路位元向量210中之一對應位元的映射提供該T-ALPA值的簡單利用，而作為至每個位元向量之一索引。熟習此項技術者將容易地意識到用於映射多個T-ALPA之各者至對應資訊之許多其他資料結構及映射技術，該對應資訊指示該T-ALPA是否當前有效(即，與一對應儲存器件關聯)及該對應之T-ALPA是否當前在一旁路狀態。
有效位元向量208及旁路位元向量210可利用在該旁路控制邏輯電路104內之任意適宜記憶體結構而實行。例如，可利用簡單暫存器構造以代表由該旁路控制邏輯電路104處理之對應於127個可能之T-ALPA之各者的一儲存位元。其他適宜記憶體結構可包含多種類型之隨機存取記憶體(RAM)，包含(例如)DRAM、靜態RAM、視訊RAM、非揮發性RAM、SDRAM等。FC原始序列旁路/啟用處理元件204及由T-ALPA映射元件206提供之任意所需映射處理可作為提供該所欲之邏輯功能之客製化應用特定積體電路而實行，如下文在此進一步描述。
圖3係提供一增強型橋接器件電路300之另一例示性實施例的一方塊圖，該增強型橋接器件電路用於耦接多個非光纖通道儲存器件110.1至110.n至一FC-AL迴路通訊媒體150。如上文關於圖1，圖3之增強型橋接器件電路300可併入處理器及記憶體108及後端介面電路106(例如一SAS/SATA介面電路)。增強型橋接器件電路300亦可包含光纖通道介面電路302，該電路根據本文之特徵及態樣而增強，以併入旁路控制邏輯電路104。特定言之，光纖通道介面電路302可包含邏輯電路，該等邏輯電路用於實行光纖通道層，包含FC2/SCSI-FCP(204)、FC1(308)、及FC0(310)以及可併入該旁路控制邏輯電路104之FC-AL邏輯電路(306)。
圖4係提供如上所述關於圖3之一FC-AL層邏輯電路306之例示性額外細節的一方塊圖。FC-AL層邏輯電路306可併入旁路控制邏輯，如上文討論。FC-AL層邏輯電路306分別與較低層級的FC1層電路308及FC0層電路310耦接，且與FC2層電路304耦接。如圖4中所提，FC2層電路304可包含SCSI-FCP層協定。儘管該等層可實際上作為單獨且獨特的邏輯組件而實行，為此討論之簡易性，其等層描繪為一單一更高層邏輯元件。因此如在此之使用，「FC2」(元件304)代表FC2層邏輯、SCSI-FCP層邏輯及任意其他更高層光纖通道協定及應用電路及處理。從較低層級FC1層電路308及FC0層電路310接收之光纖通道資料施加至路徑420，該路徑420經過該等FC-AL層邏輯電路306而前往FC2層電路304。在該處理中，有序集解碼邏輯408監測或窺探該光纖通道接收之資料，該等資料施加至路徑420，而尋找待由該等FC-AL層邏輯電路306處理之相關有序集(光纖通道仲裁迴路原始序列)。如熟習此項技術者所熟知，僅某些有序集(原始序列)相關於在此之該迴路埠狀態機中(圖4之LPSM處理電路400)之增強的特徵及態樣。特定言之，例如，迴路埠旁路(LPB)、迴路埠啟用(LPE)及迴路初始化協定(LIP)原始序列及該開放(OPN)原始對於在該FC-AL電路400中之該LPSM處理關於在此之增強的特徵及態樣係所關注的。熟習此項技術者將認識到根據FC-AL標準由該LPSM處理之多種其他原始序列。
當有序集解碼408偵測此等相關之原始序列時，T-ALPA解碼邏輯電路406解碼在該接收之有序集內之該T-ALPA位址以決定該T-ALPA值，其在該狀態處理中作為一索引而使用，該狀態處理與該多個T-ALPA關聯，該等T-ALPA由該增強型橋接電路管理。該解碼之T-ALPA可接著施加至該FC-AL LPSM電路400與該等器件狀態及歷史位元參數402作為至多種狀態表或映射(例如位元向量)之一索引而使用，該等狀態表或映射用於儲存關於由該增強型橋接器件管理之該多個T-ALPA之各者的資訊。器件狀態及歷史位元參數402代表從有效及旁路映射404擷取適當有效及旁路資訊(例如位元向量)之電路。例如，該解碼之T-ALPA索引值可用以選擇一適當位元之資訊，指示該T-ALPA是否當前已知為有效(即，當前與該等非FC儲存器件之一者關聯)且若該特定T-ALPA有效，其當前是否處於一旁路狀態。代表該解碼之T-ALPA位址索引之當前狀態之該等有效及旁路位元接著施加至FC-AL LPSM 400做進一步處理。此外，在歷史位元參數402中之器件狀態可使用從映射404擷取的有效及旁路資訊以調節(例如，視需要設定或清除)在該FC-AL LPSM 400之LPSM 410內維護之多種歷史位元。對於該等LPSM歷史位元之儲存的實際實體位置是設計選擇的一個問題，其中其可在該FC-AL LPSM 400之電路內實行或可儲存於該LPSM電路之外部，諸如在歷史位元參數402中之器件狀態內且對於該LPSM 400電路是可用的。此等設計選擇基於所欲等級之該旁路控制邏輯與該標準LPSM電路之整合而對於熟習此項技術者將容易變得顯而易見。
使用該等LPSM歷史位元410，FC-AL LPSM 400決定該REPEAT歷史位元之當前狀態且施加其至多工器412(如標籤「A」)以從兩個來源之一者選擇待施加至該光纖通道傳輸資料路徑430之資料。多工器412從該光纖通道接收之資料路徑420接收一第一輸入且從該更高層級FC2層電路304經由路徑432接收一第二輸入。選擇邏輯(「A」)代表該REPEAT歷史位元之計算，該REPEAT歷史位元指示在該接收資料信號路徑420上接收之一光纖通道傳輸待重複且施加至該光纖通道傳輸路徑430。若該REPEAT歷史位元當前未設定，則來自該等FC2層電路304被施加至路徑432作為對於多工器412之一輸入的一傳輸接著施加至該光纖通道傳輸路徑430，作為對該等較低層級FC1(308)層及FC0(310)層之應用。因此由元件402決定之該等器件狀態及歷史位元用於控制該FC-AL LPSM。然而，藉由與先前LPSM僅處理一單一T-ALPA之技術或其他依賴軟體以控制該旁路邏輯之橋接器件之先前技術相比，具有旁路控制之該等增強型FC-AL電路306在一單一橋接器件控制下利用邏輯電路400至412實行用於多個T-ALPA之該必需旁路邏輯。
特定言之，由該增強型FC-AL層電路(306)處理之該多個T-ALPA之各者可在四個狀態之一，其係基於如下之對應於每個T-ALPA之該有效位元及旁路位元：
除對於每個T-ALPA由該等有效及旁路位元代表之狀態外，根據本文之特徵及態樣之增強控制由該LPSM使用之多種歷史位元，以控制該等FC-AL層電路之旁路邏輯。明確言之，在一例示性實施例中，由該等FC-AL LPSM標準說明之LPSM之BYPASS、PARTICIPATE、REPEAT及REPLICATE歷史位元可決定如下：
進一步，關於該橋接器件之LPSM之旁路狀態的個別原始序列可如下處理：
圖5係描述根據本文之特徵及態樣之一例示性方法的一流程圖，其用以提供在用於耦接多個儲存器件至該FC-AL通訊媒體之一FC-AL橋接器件內之增強型旁路控制電路。圖5之方法為可可操作(例如)於如上文所討論之與該等FC-AL層電路之該LPSM處理整合之客製化電路。
步驟500等待來自該FC-AL接收資料路徑的下一原始序列的接收。在接收此一原始序列時，步驟502決定所接收之原始序列是否為一迴路埠旁路(LPB)原始序列。若如此，不管與該橋接器件耦接之其他儲存器件的狀態，步驟504使對應於由該LPB識別之一個或多個T-ALPA之一個或多個儲存器件處於該旁路狀態。更明確言之，該接收之LPB中根據該有效位元向量而待識別為有效之任意一個或多個指定T-ALPA藉由設定在該旁路位元向量中之該對應位元而使其處於該旁路狀態。接著在步驟500繼續處理，等待一下一FC-AL原始序列之接收。
若步驟502決定所接收之原始序列不是一LPB，則步驟506決定所接收之原始序列是否作為一迴路埠啟用(LPE)原始序列。若如此，不管與該橋接器件耦接之其他儲存器件及對應T-ALPA之狀態，步驟508使對應於所接收之LPE中識別之一個或多個T-ALPA之一個或多個儲存器件處於非旁路狀態。更明確言之，對於根據該有效位元向量而當前在有效狀態的每個識別於所接收之LPE中之T-ALPA，該旁路位元向量中之對應旁路位元被清除，以指示該器件不在該旁路狀態。接著在步驟500繼續處理，等待一下一FC-AL原始序列之接收。
若步驟506決定所接收之原始序列不是一LPE，則緊接著步驟510決定所接收之原始序列是否作為一迴路初始化協定(LIP)原始序列。若如此，步驟512有條件地清除該有效位元向量中之所有位元，以指示一無效狀態(即，T-ALPA不再與任意儲存器件關聯，直到再初始化)。如上述表中所提，該LIP之處理是有條件的，其意義為：若該BYPASS歷史位元當前設定，則該LIP原始序列只是被該LPSM忽略(如該FC-AL規範中之標準)。
若步驟510決定所接收之原始序列不是一LIP原始序列，則緊接著步驟514決定所接收之原始是否為一開放(OPN)原始。若如此，步驟516有條件地處理該OPN原始。特定言之，若該等識別之T-ALPA有效(如由該有效位元向量中之對應位元所指示)且當前不是旁路(如由該旁路位元向量中之對應位元所指示)，則處理該OPN。否則該OPN原始被忽略。接著在步驟500繼續處理，等待一下一FC-AL原始序列之接收。
若步驟514決定所接收之原始序列不是一OPN原始，則在步驟518根據如該FC-AL標準中所指定而處理之標準LPSM來處理所有其他原始序列。接著在步驟500繼續處理，等待一下一FC-AL原始序列之接收。
因此，圖5之例示性方法基於由該增強型橋接器件處理的多個T-ALPA之該有效位元向量及該旁路位元向量中之資訊來處理FC-AL原始序列(尤其是LPB及LPE原始序列)。此外，圖5之例示性方法維護/更新有效映射及旁路映射(例如有效位元向量及旁路位元向量)中之資訊，以控制該LPSM之處理且以更新對應於由該增強型橋接器件管理之T-ALPA之該多個儲存器件之各者的狀態。此外，圖5之方法基於對於多個由該增強型橋接器件管理的T-ALPA之各者之該有效及旁路資訊而維護該等LPSM歷史位元。如上所述，該等LPSM歷史位元可包含BYPASS、PARTICIPATE、REPEAT及REPLICATE歷史位元。
圖6係提供圖5之步驟504之處理的例示性額外細節之一流程圖。步驟504代表一LPB原始序列之處理，以使在該LPB原始序列中識別之T-ALPA一個或多個處於該旁路狀態。步驟600首先決定由該接收之LPB識別的該等T-ALPA之任意者是否有效。若如由該有效位元向量指示，沒有一個識別之T-ALPA為有效的，則步驟504之處理完成。若在該LPB中識別之一個或多個T-ALPA有效，則步驟602設定該旁路位元向量中所對應之位元，以指示該等對應有效之T-ALPA現在為旁路。
步驟604接著決定是否由該橋接器件處理之所有有效T-ALPA當前處於旁路狀態。該步驟檢驗該等有效及旁路位元向量以作出該決定。若至少一個有效T-ALPA不在該旁路狀態，則步驟504之處理完成。若所有有效T-ALPA當前處於該旁路狀態，則步驟606設定該BYPASS歷史位元以強制該等FC-AL LPSM邏輯電路將任意接收之FC資料之處理略過，且簡單地將所接收之資料轉送至該傳輸資料路徑上。步驟504之處理接著步驟606後而完成。
圖7係提供圖5之步驟508之處理的例示性額外細節之一流程圖。步驟508代表一LPE原始序列之處理，以使在該LPE原始序列中識別之一個或多個T-ALPA處於該非旁路狀態。步驟700首先決定由該接收之LPE識別的任意該等T-ALPA是否有效。若如由該有效位元向量指示，沒有一個識別之T-ALPA為有效的，則步驟508之處理完成。若在該LPE中識別之一個或多個T-ALPA有效，則步驟702清除該旁路位元向量中所對應之位元，以指示該等對應有效之T-ALPA現在不處於旁路狀態。步驟704接著清除該BYPASS歷史位元，因為至少一個由該橋接器件處理之有效T-ALPA現在不處於該旁路狀態。該BYPASS歷史位元之清除允許該等FC-AL LPSM電路分析來自該FC-AL迴路之接收路徑之每個接收之資料，以決定在每個所接收之原始序列中之特定、識別之T-ALPA當前是否處於旁路狀態，且因此在該FC-AL迴路傳輸路徑上重複該資料或處理所接收之原始序列。
圖8描述根據本文之特徵及態樣之一增強型橋接器件中可操作之另一例示性方法。當該橋接器件根據標準FC-AL協定而初始化(或再初始化)時，所有T-ALPA考慮為無效(即，該等向量中之有效及旁路位元被清除)。步驟800代表根據該等FC-AL協定之標準處理，其中該FC-AL迴路上之一代理結合一T-ALPA與該迴路已知之每個器件。該增強型橋接器件將藉由例如一發現處理而瞭解經由其後端介面耦接之所有儲存器件，該發現處理諸如在該等SAS/SATA介面標準中為吾人所熟知。隨著每個該橋接器件(且因此該FC-AL迴路結構)已知之儲存器件與一對應T-ALPA關聯，步驟800亦設定該有效位元向量中之對應有效位元以指示該T-ALPA(且因此其對應儲存器件)現在有效(即，參與)。
一般技術者將瞭解在一完全功能性增強型橋接器件中許多額外及等效電路及步驟，及其關聯之操作方法。此等額外及等效元件為此討論的簡易性及簡短而在本文忽略。此外，一般技術者將容易地瞭解對於每個由該橋接器件處理之T-ALPA可使用之多種記憶體結構，用以儲存該有效及旁路資訊。由於當前FC-AL標準在任意FC-AL迴路上提供127之一最大值之此等T-ALPA，所選擇之記憶體結構當前需要儲存有效及旁路資訊最多至127個T-ALPA。因此，簡單暫存器記憶體結構足夠提供所欲之功能，但任意適宜記憶體結構可作為設計選擇的一問題而使用。
雖然本發明已在圖式及先前描述中繪示且描述，但此等繪示及描述係在特徵上作為例示性且非限制性而考慮。已呈現及描述本發明之一實施例及其輕微變動。期望對於本發明之精神之內之所有變更及修正進行保護。熟習此項技術者將瞭解上述在本發明之範圍內實施例的變動。因此，本發明不限於上述討論之該等特定實例及繪示，但僅限於下述申請專利範圍及其等之等價物。
100．．．橋接器件電路/橋接器件
102．．．光纖通道仲裁迴路(FC-AL)介面電路
104．．．旁路控制邏輯電路
106．．．後端介面電路(例如串列附接SCSI(SAS)/串列進階附接技術(SATA))
108．．．處理器及記憶體
110.1．．．非FC儲存器件
110.n．．．非FC儲存器件
150．．．FC-AL迴路
200．．．迴路埠狀態機(LPSM)
202．．．PARTICIPATE歷史位元BYPASS歷史位元及PARTICIPATE歷史位元
204．．．FC原始旁路/啟用處理
206．．．目標仲裁迴路實體位址(T-ALPA)映射
208．．．有效位元向量
210．．．旁路位元向量
300．．．橋接器件電路/橋接器件
302．．．FC介面電路
304．．．FC2/SCSI-FCP邏輯電路
306．．．FC-AL邏輯電路
308．．．FC1邏輯電路
310．．．FC0邏輯電路
400．．．FC-AL LPSM(以旁路控制邏輯介面增強)
402．．．器件狀態及歷史位元參數
404．．．有效映射及旁路映射
406．．．T-ALPA解碼
408．．．有序集解碼
410．．．LPSM歷史位元
412．．．多工器
420．．．路徑
430．．．路徑
432．．．路徑
500．．．是否接收到FC-AL原始
502．．．是否接收到LPB
504．．．使對應於識別之T-ALPA的識別之非FC-AL儲存器件處於旁路狀態，不管其他耦接至橋接器件之非FC-AL儲存器件的狀態
506．．．是否接收到LPE
508．．．使對應於識別之T-ALPA的識別之非FC-AL儲存器件處於非旁路狀態，不管其他耦接至橋接器件之非FC-AL儲存器件的狀態
510‧‧‧是否接收到LIP
512‧‧‧有條件地清除有效位元向量中之所有位元至無效狀態
514‧‧‧是否接收到OPN
516‧‧‧若識別之T-ALPA不處於旁路狀態，處理OPN原始，否則忽略
518‧‧‧處理其他原始
600‧‧‧是否有任意識別之T-ALPA有效
602‧‧‧對於每個有效識別之T-ALPA在旁路位元向量中設定旁路位元
604‧‧‧對於所有有效T-ALPA之旁路位元是否設定至旁路模式
606‧‧‧在LPSM中設定BYPASS歷史位元
700‧‧‧是否有任意識別之T-ALPA有效
702‧‧‧對於每個有效識別之T-ALPA在旁路位元向量中清除旁路位元
704‧‧‧在LPSM中清除BYPASS歷史位元
800‧‧‧由FC-AL代理初始化非FC-AL儲存器件-設定在有效位元向量中對應於指派之T-ALPA之有效位元
圖1係一系統之一方塊圖，該系統包含根據本文用於耦接複數個儲存器件至一FC-AL迴路的特徵及態樣的一增強型橋接器件的一例示性實施例。
圖2係提供根據本文之特徵及態樣之圖1之一旁路控制邏輯電路之例示性功能細節的一方塊圖。
圖3係另一系統之一方塊圖，該系統包含根據本文用於耦接複數個儲存器件至一FC-AL迴路的特徵及態樣的一增強型橋接器件的一例示性實施例。
圖4係根據本文之特徵及態樣的與FC-AL層邏輯電路整合之例示性旁路控制邏輯電路的一方塊圖。
圖5至圖8係描繪用於操作根據本文用以耦接多個儲存器件至一FC-AL迴路之特徵及態樣之一增強型橋接器件的例示性方法的流程圖。
100．．．橋接器件電路/橋接器件
102．．．光纖通道仲裁迴路(FC-AL)介面電路
104．．．旁路控制邏輯電路
106．．．後端介面電路(例如串列附接SCSI(SAS)/串列進階附接技術(SATA))
108．．．處理器及記憶體
110.1．．．非FC儲存器件
110.n．．．非FC儲存器件
150．．．FC-AL迴路

Claims (17)

  1. 一種光纖通道橋接器件，其包括：一光纖通道介面電路，該光纖通道介面電路用於與一光纖通道仲裁迴路(FC-AL)耦接，其中該介面回應多個目標仲裁迴路實體位址(T-ALPA)；一後端介面電路，該後端介面電路與複數個儲存器件耦接，其中該複數個儲存器件不是FC-AL儲存器件；及一旁路控制邏輯電路，該旁路控制邏輯電路與該光纖通道介面電路耦接且與該後端介面電路耦接，其中該旁路控制邏輯電路映射該多個T-ALPA之一者至該複數個儲存器件之各者，且其中該旁路控制邏輯電路處理該多個T-ALPA之各者之迴路埠啟用(LPE)及迴路埠旁路(LPB)光纖通道原始序列，以便略過及啟用該複數個儲存器件之個別者而不管該複數個儲存器件之其他者的一狀態。
  2. 如請求項1之橋接器件，其中該後端介面電路係一用於耦接至複數個小型電腦系統介面(SAS)儲存器件之串列附接SAS介面電路。
  3. 如請求項1之橋接器件，其中該後端介面電路係用於耦接至複數個SATA儲存器件之一串列進階附接技術(SATA)介面電路。
  4. 如請求項1之橋接器件，其中該旁路控制邏輯電路進一步包括：一旁路位元向量，該旁路位元向量包括複數個旁路位元，其中每個旁路位元對應於該多個T-ALPA之一者，且 其中該每個旁路位元之該值指示當前與一對應T-ALPA關聯之一儲存器件當前是否處於一旁路狀態；及一有效位元向量，該有效位元向量包括複數個有效位元，其中每個有效位元對應於該多個T-ALPA之一者，且其中該每個有效位元之該值指示當前與一對應T-ALPA關聯之一儲存器件當前是否處於一參與狀態。
  5. 如請求項4之橋接器件，其中該旁路控制邏輯電路回應於獲得該對應儲存器件之一有效T-ALPA而在該有效位元向量中設定一有效位元。
  6. 如請求項4之橋接器件，其中該旁路控制邏輯電路進一步包括：一迴路埠狀態機(LPSM)電路，該迴路埠狀態機(LPSM)電路基於該旁路位元向量及該有效位元向量而處理該多個T-ALPA之各者之LPB及LPE原始序列。
  7. 如請求項6之橋接器件，其中該LPSM基於該旁路位元向量及該有效位元向量來維護歷史位元，該等歷史位元包含一BYPASS歷史位元及一PARTICIPATE歷史位元。
  8. 如請求項7之橋接器件，其中對於在所有其他儲存器件由該旁路位元向量及該有效位元向量決定為旁路時根據該有效位元向量而決定為有效的一儲存器件，當處理該儲存器件之一LPB原始序列時該LPSM設定該BYPASS歷史位元。
  9. 如請求項7之橋接器件，其中當與該橋接器件耦接之任意儲存器件由該有效位元向量決定為當前處於該參與狀 態時該LPSM設定該PARTICIPATE歷史位元。
  10. 一種可操作以耦接多個非FC-AL儲存器件至一FC-AL通信媒體的一FC-AL橋接器件之一光纖通道仲裁迴路(FC-AL)介面電路中的方法，該方法包括：回應於藉由該橋接器件接收識別一特定儲存器件之自該FC-AL通訊媒體處接收之一迴路埠啟用(LPE)原始序列而使與該橋接器件耦接之該特定儲存器件處於一非旁路狀態，其中該特定儲存器件進入至一非旁路狀態中而不管與該橋接器件耦接之其他儲存器件之一旁路/非旁路狀態；及回應於藉由該橋接器件接收識別一特定儲存器件之自該FC-AL通訊媒體處接收之一迴路埠旁路(LPB)原始序列而使與該橋接器件耦接之該特定儲存器件處於一旁路狀態，其中該特定儲存器件進入至一旁路狀態中而不管與該橋接器件耦接之其他儲存器件之一旁路/非旁路狀態。
  11. 如請求項10之方法，該方法進一步包括：維護一有效位元向量，其中該有效位元向量之每個有效位元指示一對應目標仲裁迴路實體位址(T-ALPA)是否已與耦接於該橋接器件之一儲存器件關聯；及維護一旁路位元向量，其中該旁路位元向量之每個旁路位元指示與該對應T-ALPA關聯之該儲存器件是否處於一旁路狀態或處於一非旁路狀態。
  12. 如請求項11之方法，該方法進一步包括：基於該旁路位元向量及該有效位元向量維護歷史位 元，該等歷史位元包含一BYPASS歷史位元及一PARTICIPATE歷史位元。
  13. 如請求項12之方法，其中維護歷史位元之該步驟進一步包括：對於在所有其他儲存器件由該旁路位元向量及該有效位元向量決定為旁路時根據該有效位元向量而決定為有效的一儲存器件，當處理該儲存器件之一LPB原始序列時設定該BYPASS歷史位元。
  14. 如請求項12之方法，其中維護歷史位元之該步驟進一步包括：當與該橋接器件耦接之任意儲存器件由該有效位元向量中之一有效位元決定為當前處於該參與狀態時設定該PARTICIPATE歷史位元，該有效位元指示一對應T-ALPA已與一儲存器件關聯。
  15. 一種橋接器件，其用於耦接複數個串列附接小型電腦系統介面(SAS)儲存器件及/或串列進階附接技術(SATA)儲存器件至一光纖通道仲裁迴路(FC-AL)通訊媒體，該橋接器件包括：一後端介面電路，該後端介面電路與複數個SAS/SATA儲存器件耦接；及與該後端介面電路耦接之一光纖通道介面電路，該光纖通道介面電路用於與該FC-AL通訊媒體耦接，該光纖通道介面電路包括邏輯電路，該邏輯電路用於實施光纖通道協定之FC0、FC1、FC2、小型電腦系統介面光纖通 道協定(SCSI FCP)及FC-AL層，該FC-AL層邏輯電路包括：一旁路控制邏輯電路，該旁路控制邏輯電路映射多個目標仲裁迴路實體位址(T-ALPA)至該複數個儲存器件之對應儲存器件，且其中該旁路控制邏輯電路處理該多個T-ALPA之各者之迴路埠啟用(LPE)及迴路埠旁路(LPB)光纖通道原始序列，以便略過及啟用該複數個儲存器件之個別者而不管該複數個儲存器件之其他者的一狀態。
  16. 如請求項15之橋接器件，其中該旁路控制邏輯電路進一步包括：一旁路位元向量，該旁路位元向量包括複數個旁路位元，其中每個旁路位元對應於該多個T-ALPA之一者，且其中該每個旁路位元之該值指示當前與一對應T-ALPA關聯之一儲存器件當前是否處於一旁路狀態；及一有效位元向量，該有效位元向量包括複數個有效位元，其中每個有效位元對應於該多個T-ALPA之一者，且其中該每個有效位元之該值指示當前與一對應T-ALPA關聯之一儲存器件當前是否處於一參與狀態。
  17. 如請求項16之橋接器件，其中該旁路控制邏輯電路進一步包括：一迴路埠狀態機(LPSM)，該迴路埠狀態機(LPSM)可根據光纖通道標準而操作；一BYPASS歷史位元，該BYPASS歷史位元由該LPSM所使用以控制該FC-AL通訊媒體；及 一PARTICIPATE歷史位元，該PARTICIPATE歷史位元由該LPSM所使用以控制該FC-AL通訊媒體；其中對於在所有其他儲存器件由該旁路位元向量及該有效位元向量決定為旁路時根據該有效位元向量而決定為有效的一儲存器件，當處理該儲存器件之一LPB原始序列時該旁路控制邏輯電路設定該BYPASS歷史位元；及其中當與該橋接器件耦接之任意儲存器件由該有效位元向量中之一有效位元決定為當前處於該參與狀態時該旁路控制邏輯電路設定該PARTICIPATE歷史位元，該有效位元指示一對應T-ALPA已與一儲存器件關聯。
TW098142596A 2009-06-01 2009-12-11 耦接多個非光纖通道器件至一光纖通道仲裁迴路之橋接器件及方法 TWI388989B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/475,838 US8116330B2 (en) 2009-06-01 2009-06-01 Bridge apparatus and methods for coupling multiple non-fibre channel devices to a fibre channel arbitrated loop

Publications (2)

Publication Number Publication Date
TW201044178A TW201044178A (en) 2010-12-16
TWI388989B true TWI388989B (zh) 2013-03-11

Family

ID=42111875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142596A TWI388989B (zh) 2009-06-01 2009-12-11 耦接多個非光纖通道器件至一光纖通道仲裁迴路之橋接器件及方法

Country Status (6)

Country Link
US (1) US8116330B2 (zh)
EP (1) EP2207102B1 (zh)
JP (1) JP4970563B2 (zh)
KR (1) KR101169513B1 (zh)
CN (1) CN101902454B (zh)
TW (1) TWI388989B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8972614B2 (en) 2011-12-26 2015-03-03 Apple Inc. Half-duplex SATA link with controlled idle gap insertion
US9626318B2 (en) * 2012-01-26 2017-04-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for storage protocol compliance testing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6430645B1 (en) 1999-06-09 2002-08-06 International Business Machines Corporation Fibre channel and SCSI address mapping for multiple initiator support
US6895453B2 (en) 2001-03-15 2005-05-17 International Business Machines Corporation System and method for improved handling of fiber channel remote devices
US20020144046A1 (en) 2001-03-30 2002-10-03 Hooper William Gordon Parallel SCSI-to-fibre channel gateway
US7630300B2 (en) 2002-07-02 2009-12-08 Emulex Design & Manufacturing Corporation Methods and apparatus for trunking in fibre channel arbitrated loop systems
US7382790B2 (en) 2002-07-02 2008-06-03 Emulex Design & Manufacturing Corporation Methods and apparatus for switching fibre channel arbitrated loop systems
US7660316B2 (en) 2002-07-02 2010-02-09 Emulex Design & Manufacturing Corporation Methods and apparatus for device access fairness in fibre channel arbitrated loop systems
US7397788B2 (en) 2002-07-02 2008-07-08 Emulex Design & Manufacturing Corporation Methods and apparatus for device zoning in fibre channel arbitrated loop systems
US7343524B2 (en) 2002-09-16 2008-03-11 Finisar Corporation Network analysis omniscent loop state machine
US7352706B2 (en) 2002-09-16 2008-04-01 Finisar Corporation Network analysis scalable analysis tool for multiple protocols
US8289984B2 (en) * 2003-01-13 2012-10-16 Emlilex Design & Manufacturing Corporation Allocation-unit-based virtual formatting methods and devices employing allocation-unit-based virtual formatting methods
CN1285993C (zh) * 2003-06-30 2006-11-22 华为技术有限公司 存储设备的输入输出处理装置
US7441154B2 (en) * 2003-09-12 2008-10-21 Finisar Corporation Network analysis tool
US7594075B2 (en) * 2004-10-20 2009-09-22 Seagate Technology Llc Metadata for a grid based data storage system
US7353318B2 (en) * 2005-08-26 2008-04-01 International Business Machines Corporation Apparatus and method to assign addresses to plurality of information storage devices
CN101106427B (zh) * 2006-07-11 2011-08-03 上海科泰信息技术有限公司 适用于欧洲标准数据传输的单网桥光纤接入系统

Also Published As

Publication number Publication date
JP4970563B2 (ja) 2012-07-11
EP2207102A1 (en) 2010-07-14
TW201044178A (en) 2010-12-16
CN101902454B (zh) 2014-10-15
EP2207102B1 (en) 2013-05-01
US20100303085A1 (en) 2010-12-02
KR101169513B1 (ko) 2012-07-27
CN101902454A (zh) 2010-12-01
US8116330B2 (en) 2012-02-14
JP2010277573A (ja) 2010-12-09
KR20100129673A (ko) 2010-12-09

Similar Documents

Publication Publication Date Title
US20040088469A1 (en) Links having flexible lane allocation
US7562176B2 (en) Apparatus and methods for clustering multiple independent PCI express hierarchies
US7653738B2 (en) Network management method, program, and system
KR100555394B1 (ko) Ｎｇｉｏ/ｉｎｆｉｎｉｂａｎｄ 어플리케이션용 리모트 키검증을 위한 방법 및 메커니즘
US5058109A (en) Exclusionary network adapter apparatus and related method
US20130266307A1 (en) Diagnostic port for inter-switch and node link testing in electrical, optical and remote loopback modes
US7411958B2 (en) Method and system for transferring data directly between storage devices in a storage area network
JP2002504765A (ja) ダイナミック半二重によるループ・フェアネスの保持
JP2005512227A (ja) Ｆｉｆｏメモリにおけるインターリーブされた多数の同時トランザクションからのデータの受信
US9311268B1 (en) Method and system for communication with peripheral devices
US8200473B1 (en) Emulation of multiple MDIO manageable devices
US9411400B1 (en) Methods and systems for advertsing available credit at memory of network device ports based on temperature
TWI388989B (zh) 耦接多個非光纖通道器件至一光纖通道仲裁迴路之橋接器件及方法
US20080313365A1 (en) Controlling write transactions between initiators and recipients via interconnect logic
US20140169369A1 (en) Unified System Networking With CEE-PCIE Tunneling
US8095862B2 (en) End-to-end cyclic redundancy check protection for high integrity fiber transfers
CN105786398A (zh) 存储器映射方法和存储器映射系统
US20030065735A1 (en) Method and apparatus for transferring packets via a network
US8606984B2 (en) Hierarchical to physical bus translation
US20060064531A1 (en) Method and system for optimizing data transfer in networks
US8977786B1 (en) Method and system for processing information at peripheral devices
JP2005062940A (ja) 入出力制御装置
US8379665B2 (en) Apparatus and methods for access fairness for a multiple target bridge/router in a fibre channel arbitrated loop system
US9025614B2 (en) Unified system networking with PCIE-CEE tunneling
CN114675891B (zh) 一种PCIe交换芯片初始化的方法、装置、设备及介质

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees