TWI387100B - 成影像器像素結構及電路 - Google Patents

成影像器像素結構及電路 Download PDF

Info

Publication number
TWI387100B
TWI387100B TW097123247A TW97123247A TWI387100B TW I387100 B TWI387100 B TW I387100B TW 097123247 A TW097123247 A TW 097123247A TW 97123247 A TW97123247 A TW 97123247A TW I387100 B TWI387100 B TW I387100B
Authority
TW
Taiwan
Prior art keywords
reset
charge
region
floating diffusion
diode
Prior art date
Application number
TW097123247A
Other languages
English (en)
Other versions
TW200915555A (en
Inventor
Robert R Rhodehouse
Original Assignee
Aptina Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aptina Imaging Corp filed Critical Aptina Imaging Corp
Publication of TW200915555A publication Critical patent/TW200915555A/zh
Application granted granted Critical
Publication of TWI387100B publication Critical patent/TWI387100B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

成影像器像素結構及電路
本發明的實施例一般涉及成像電路及結構，以及更具體地說，涉及用於重置成影像器電路的電荷收集區域的一種成影像器電路及結構。
本專利申請案主張2007年6月20日所申請之名為"成影像器像素結構及電路"的美國專利申請案第11/765,814號之申請日期之優先權。
數位成影像器在各種電子設備中已經成為常用的裝置。通常，數位成影像器包含一成影像器像素或單元的陣列，其中該等像素的每個包含一光電轉換器件(例如，一光閘、光導體或光電二極體)。在互補金屬氧化物半導體(CMOS)成影像器中，一讀出電路被連接到每個成影像器像素，其通常包含一源極隨耦器輸出電晶體。該光電轉換器件把光子轉換成電子，其等通常被儲存在連接到該源極隨耦器輸出電晶體的該閘極的一浮動擴散區域。一電荷轉移器件(例如，一傳輸(pass)電晶體)可能被包含以用於從該光電轉換器件，也稱為電荷累積區域，轉移電荷到該浮動擴散區域，也稱為電荷收集區域。此外，這樣的成影像器像素通常有一電晶體用於在電荷轉移之前重置該浮動擴散區域到一預定的電荷級。此外，該源極隨耦器電晶體的該輸出信號由一列選擇電晶體閘控。
CMOS成像電路，其處理步驟以及成像電路的各種 CMOS元件的功能的詳細描述被描述，例如，在Rhodes的美國專利第6,140,630號，Rhodes的美國專利第6,376,868號，Rhodes等人的美國專利第6,310,366號，Rhodes的美國專利第6,326,652號，Rhodes的美國專利第6,204,524號，以及Rhodes的美國專利第6,333,205號中。上述專利的每個的揭露案之全文以引用之方式併入本文中。
圖1顯示常規CMOS成影像器的一成影像器像素10的一個例子。一光電二極體12或一電荷累積區域由區域14、16組成，其等是相反的摻雜類型，產生一p－n接面。當入射光撞擊該光電二極體12時，電子/電洞對被產生在該光電二極體12的該p－n接面中。該等產生的電子被收集在該光電二極體12的該n型區域16中。該光電荷經由一轉移電晶體20從該最初電荷累積區域被轉移到一電荷收集區域，通常是一浮動擴散區域18，如圖1中所說明。在浮動擴散區域18的該收集電荷通常被轉換成一像素輸出電壓VOUT，此係藉由控制一源極隨耦器電晶體22的該閘極而為之。
操作時，一列選擇電晶體24經由列選擇信號RS被啟動並且連接該成影像器像素10到一行線26。一重置電晶體28通常經由重置信號RESET打開並且在該浮動擴散區域18中的該殘餘收集電荷被重置到一預定電壓(例如，Vdd )。在光電二極體12的光的集成以及電子的累積被執行在至少重置時間期間和在傳輸閘電壓信號TX的應用之前。該傳輸閘電壓信號TX然後被應用到該轉移電晶體20的該閘極，以使該光電二極體20中的該累積電荷轉移到該收集或浮動擴散 區域18。
如所說明，該收集或浮動擴散區域18被電氣連接到一源極隨耦器電晶體22的閘極，其輸出經由列選擇電晶體24被選擇性地施加到該行線26。該重置電晶體28選擇性地重置該收集或浮動擴散區域18到一預定電壓，此係藉由在重置時間期間耦合一電壓Vdd 到該收集或浮動擴散區域18而為之，其先於或後於電荷累積或集成時間。
雖然四電晶體(4T)成影像器像素設計提供了一獨立的重置電晶體28以重置該收集或浮動擴散區域18到一已知電位，但是還是不斷需要最大可能地減少成影像器像素中使用的電晶體數目以減少像素單元大小，增加一個陣列中的像素密度以及增加該電荷累積區域(例如，光電二極體)在該成影像器像素總的大小中的比例(例如，填充因數)。此外，也有進一步需要簡化總的成影像器像素設計以及製造的複雜性。
在以下詳細的描述中，參考了形成其一部分的該等所附圖式，以及以說明具體實施例的方式被顯示在其中，其中本發明可被實踐。這些實施例被充分詳細地描述以使那些熟習此項技術者能夠實踐本發明，以及應明白其他實施例可被利用，以及在不偏離本發明的本質和範圍下可作結構的、邏輯的和電氣的變化。
術語"基板"應理解為基於半導體的材料，包含矽、矽絕緣體(SOI)或矽藍寶石(SOS)技術，摻雜的或未摻雜的半導 體，由基本半導體基底支持的矽的磊晶層，以及其他半導體結構。此外，當在以下描述中提及"基板"時，先前的處理步驟可能被利用以在該基本半導體結構或基底中形成區域或接面。此外，該半導體不一定是基於矽，而可基於矽鍺，鍺，或砷化鎵。
術語"像素"是指含有一光電感測器和電晶體用於把光輻射轉換成一電信號的圖片元件晶胞。為了說明起見，一代表性的像素被說明在該等圖及這裏的描述中，且傳統上，成影像器中所有像素的製造將以類似的方式同時進行。另外，雖然本發明在以下被描述，顯示了如製造在一基板中的該成影像器像素的一說明性的截面配置，但是應明白，很多其他配置也是可以的。另外，正如這裏在本發明的該描述中所使用的，該"n"和"p"名稱，如在"n類型"和"p類型"中，被以一般的方式使用以指明施體和受體類型的雜質，其等分別促進電子和電洞類型的載子，如多數載子所為。
圖2說明一CMOS成影像器件的一成影像器像素，按照本發明的一實施例。一成影像器像素100包含一電荷累積區域，圖示為由區域114、116組成的一光電二極體112，其等是相反的摻雜類型，產生一p－n接面。如上所述，當入射光撞擊該光電二極體112時，電子/電洞對產生在該光電二極體112的該p－n接面中。產生的電子被收集在該光電二極體112的該n型區域116中。
應明白本發明的該等實施例適用於任何配置和方向的成影像器像素並且結合半導體器件的其他元件。該等實施例 可選擇性地包含光閘，光導體或其他影像到電荷的轉換器件，以光電二極體替代，用於光生電荷的最初累積。
在讀該成影像器像素100期間，該累積電荷從該最初電荷累積區域移動到一電荷收集區域，通常經由一轉移電晶體120從一光電二極體112到一浮動擴散區域118。在浮動擴散區域118的該收集電荷通常經由控制一源極隨耦器電晶體122的閘極被轉換成一像素輸出電壓VOUT。操作時，一列選擇電晶體124經由列選擇信號RS被啟動並且連接該成影像器像素100到一行線126。
一重置二極體128經由重置電壓信號RSTV控制並且在該浮動擴散區域118中的該殘餘收集電荷被重置到一預定電壓(例如，Vdd )。在光電二極體112的光的集成以及電子的累積係執行在至少重置時間期間和在一傳輸閘電壓信號TX的應用之前。該傳輸閘電壓信號TX然後被應用到該轉移電晶體120的該閘極，以使該光電二極體112中的該累積電荷轉移到該收集或浮動擴散區域118。
如所說明，該收集或浮動擴散區域118被電氣連接到一源極隨耦器電晶體122的閘極，其輸出經由列選擇電晶體124被選擇性地應用到該行線126。該重置二極體128選擇性地重置該收集或浮動擴散區域118到一預定電壓，此係藉由在重置時間期間耦合一電壓Vdd 到該收集或浮動擴散區域118而為之，其先於或後於電荷累積或集成時間。
在本實施例中，該成影像器像素100利用該重置二極體128重置該收集或浮動擴散區域118而不需要如在常規成影 像器像素中在該成影像器像素內的額外區域用於形成一重置電晶體。利用一重置二極體128使該成影像器像素的填充因數能夠隨著該累積區域對整個成影像器像素的比例增加而增加。從該源極隨耦器122產生的該像素輸出電壓VOUT經由行線126耦合到採樣與保持(S/H)或其他量化電路(圖2中未顯示)用於把大量收集電荷轉換成一可儲存的數位值。
圖3是按照本發明的一實施例的該成影像器像素的結構的截面圖。一累積區域如一光電二極體150被說明性地形成在一p型基板160中，其也有更重摻雜的p型井162。如上所述，該累積區域說明性地是一光電二極體150且可能是一p－n接面的光電二極體，一肖特基(Schottky)二極體或者任何其他合適的光電轉換器件。圖3中所示的其他結構包含一轉移電晶體164和一重置電晶體166。淺溝槽隔離(STI)區域168也被說明並且被用於隔離成影像器像素及浮動擴散區域170與鄰近的成像像素。
該浮動擴散區域170被耦合到一源極隨耦器電晶體122的閘極，其接收由該浮動擴散區域170暫時儲存的該電荷並且提供基於該儲存電荷的一輸出信號給一列選擇電晶體124的一第一源極/汲極端。當該列選擇信號RS有效時，由該源極隨耦器電晶體122產生的該信號被耦合到該行線126，其中它由如在以下參考圖5被進一步描述的一採樣及處理電路進一步處理。
重置二極體166被作為p型區域172形成在該n型浮動擴散 區域170中並且該重置二極體166在該成影像器像素的重置階段由重置電壓信號RSTV啟動。當該重置二極體166被啟動時，該p－n接面是正向偏壓，易於使收集之電荷從該浮動擴散區域流失或消耗。由於該二極體的該Vth ，該浮動擴散區域將放電到該重置電壓信號的一電位RSTV－Vth 。信號電壓的一個具體例子在以下進一步被描述。
圖4A－4C說明該成影像器像素的位能曲線圖，按照本發明的一實施例。具體地說，圖4A說明在該成影像器像素的重置期間的位能曲線。根據本發明的該實施例，重置二極體的使用使能夠"軟重置"，其中穿過該重置二極體的該Vth 電壓降產生該重置機構的一更加漸進啟動，導致在該重置操作期間該成影像器像素總雜訊的減少。
成像過程的該重置階段允許該浮動擴散區域被重置或電荷消耗到一預定電壓，在累積電荷被從該光電二極體轉移到該處之前。雖然有效脈寬以及該傳輸閘電壓信號TX和重置電壓信號RSTV兩者的有效時間基於該成影像器件的執行速度是可確定的，但是該傳輸閘164和該重置二極體166都是同時有效的，俾給該累積電荷提供一高於在該光電二極體150中的針紮電壓的轉移路徑，以傳遞給該浮動擴散區域170用於經由重置二極體166重置該光電二極體及該浮動擴散區域到該預定電壓。
以舉例的方式且沒有限制，各種信號位準被描述，其等使該等各種電氣結構啟動或停止。這些位準是說明性的並且其他信號位準由於器件大小或其他處理參數不同也是預 定的。在本光電二極體重置說明中，Vdd 可被設置在例如3.3 V，其中該重置電壓信號RSTV在4.0 V是有效的，其是Vdd ＋Vth ，其中Vth 是穿過該重置二極體166的臨限電壓。該傳輸閘164被啟動，經由允許該傳輸閘電壓信號TX被設置為3.0 V導致例如該光電二極體150被固定在1.8 V。因為該Vth 壓降發生在穿過該重置二極體166，所以該重置過程如圖4A中所說明的是"軟重置"，其中該光電二極體電荷經由該傳輸閘164、該浮動擴散區域170以及該重置二極體166被依次地放電。正如，"軟重置"經由一額外的開關重置電晶體導致改進的雜訊減少。
圖4B說明在該成影像器像素的該光電二極體中的電荷的集成或累積期間的位能曲線。該傳輸閘164被關閉，經由設置該傳輸閘電壓信號TX為0 V且經由設置該重置電壓信號RSTV為0 V而關閉該重置二極體166。在該光電二極體150中的電荷的集成或累積期間，當該浮動擴散區域170在重置過程期間由該重置二極體166設置為3.3 V時，該電荷繼續累積。
圖4C說明在從該光電二極體到該成影像器像素的浮動擴散區域的電荷轉移期間的位能曲線。該傳輸閘164被打開，經由設置該傳輸閘電壓信號TX為3 V，其中該重置電壓信號RSTV設置為0 V使該重置二極體166仍然關閉。該傳輸閘164的啟動允許該電荷從該光電二極體150流到該浮動擴散區域170。當電荷被收集在該浮動擴散區域時，該源極隨耦器以回應其而啟動。
圖5說明一CMOS成影像器件的方塊圖，按照本發明的一實施例。CMOS成影像器件180包含一包括成影像器像素100的像素陣列182且被製造和以上關於圖2－4C討論的方式運行。像素陣列182包含複數個排列在行和列中的成影像器像素。像素陣列182中的每列的該等成影像器像素可經由一列選擇線在同一時間被全部開啟以及每行的該等像素可由一行選擇線選擇性地輸出。複數個列和行線被提供給該像素陣列182。該等列線由一列驅動器184選擇性地啟動以回應一列位址解碼器186以及該等行選擇線由一行驅動器188選擇性地啟動以回應一行地址解碼器190。因此，一列和行位址被提供給每個成影像器像素。
該CMOS成影像器件180由一控制電路192操作，其控制重置或消耗成影像器像素中的收集電荷以及把累積電荷從該光電二極體轉移到該浮動擴散區域。該控制電路192還控制影像資料的讀出，經由控制該等位址解碼器186、190用於為成影像器像素讀出電路和該等列和行驅動器184、188選擇適當的列和行線，其等應用驅動電壓到該等選擇的列和行線的該等驅動電晶體。
與該行驅動器188相聯的一採樣與保持(S/H)電路178為選定的像素讀取一像素重置信號Vrst 和一像素影像信號Vsig 。一差分信號(Vrst －Vsig )由差動放大器194放大給每個像素並且由類比對數位轉換器196(ADC)數位化。該類比對數位轉換器196供應該等數位化像素信號給一影像處理器198，其形成一數位影像。該影像處理器198也可確定該成 影像器180的增益設定，其可用於設訂施加到該等像素的傳輸閘的電壓位準。
通常，該成影像器件180中的該信號流在接收到光輸入並產生一電荷之後立即開始在該像素陣列182。該信號被輸出到一讀出電路以及然後到一類比對數位轉換器件。該數位化信號被傳輸到一處理器，然後到該並行至串列轉換器，其中該串列信號可從該成影像器件輸出到外部硬體。
圖6說明按照本發明的一實施例之一電子成影像器系統。一電子成影像器系統200包含圖5中說明的作為到該電子成影像器系統200的一輸出器件的一成影像器件180。該成影像器件180也可從電子成影像器系統200接收控制或其他資料。基於處理器的系統的例子，其可利用該成影像器件180，包含但不限於電腦系統、攝影系統、掃描器、機器視覺系統、汽車導航系統、視頻電話、監視系統、自動聚焦系統、星體跟蹤系統、移動檢測系統、影像穩定系統等。
一電子成影像器系統200包含一中央處理單元(CPU)202，其經由一匯流排204與各種器件通信。連接到該匯流排204的一些該等器件提供與該成影像器系統200的進出通信，說明性地包含一輸入/輸出(I/O)器件206和成影像器件180。連接到該匯流排204的其他器件提供記憶體，說明性地包含一隨機存取記憶體(RAM)210、一硬碟212和一或多個可移動記憶體器件，比如一軟碟驅動器214、光碟(CD)或數位視訊影碟(DVD)驅動器216、快閃記憶體卡等。該 成影像器件180可結合一處理器，比如在一單一積體電路中之一CPU、數位信號處理器或微處理器。
以上描述的該等成影像器像素陣列及器件可以不同大小形成，例如，作為具有各種百萬成影像器像素(百萬像素)的陣列的成影像器。雖然上述的該等各種實施例包含具有淺埋光電二極體的CMOS成影像器像素，但是該等實施例的廣範圍包含以其他配置的其他類型的光電轉換元件。
成影像器像素、器件及系統的實施例已經被描述在這裏。該成影像器像素包含一光電轉換器件、一電荷收集區域和一耦合到該電荷收集區域的二極體。該光電轉換器件累積電荷，其被轉移到該電荷收集區域用於量化。該二極體在連續的累積和轉移過程之前重置或選擇性地消耗該收集電荷區域中的該收集電荷。
該成影像器件包含複數個成影像器像素，其中該等像素的每個包含一光電轉換區域、浮動擴散區域和一重置二極體。一重置二極體被耦合到該浮動擴散區域以及，一旦啟動，放電來自該光電轉換和該浮動擴散區域的累積和收集電荷。在連續的累積、轉移和收集過程之後，該重置二極體再次放電來自該光電轉換和該浮動擴散區域的殘餘的累積和收集電荷。一成影像器系統包含至少一個耦合到一成影像器件的I/O器件，其中該成影像器件配置成包含一用於放電來自該成影像器像素的電荷收集區域以及間接來自該電荷累積區域的轉移電荷的重置二極體。
以上描述的該等過程和器件只不過是說明了根據本發明 的實施例可使用和製造的很多方法和器件中的其中之選定的方法及器件。以上描述和圖式說明實施例，其等提供了本發明的顯著特徵和優點。然而，這並不意為本發明被嚴格限制於以上描述和說明的實施例。雖然本發明已經參考具體實施例被顯示和描述，但是各種添加、刪除及修改，其對於熟習本發明所涉及的此項技術者來說將是顯而易見的，即使沒有顯示或具體描述在這裏，仍被視為屬於本發明的以下該等請求項所涵蓋的範圍內。
12‧‧‧光電二極體
14‧‧‧區域
16‧‧‧區域
18‧‧‧浮動擴散區域
20‧‧‧轉移電晶體
22‧‧‧源極隨耦器電晶體
24‧‧‧列選擇電晶體
26‧‧‧行線
28‧‧‧重置電晶體
100‧‧‧成影像器像素
112‧‧‧光電二極體
114‧‧‧區域
116‧‧‧區域
118‧‧‧浮動擴散區域
120‧‧‧轉移電晶體
122‧‧‧源極隨耦器電晶體
124‧‧‧列選擇電晶體
126‧‧‧行線
128‧‧‧重置二極體
150‧‧‧光電二極體
160‧‧‧p型基板
162‧‧‧p型井
164‧‧‧轉移電晶體
166‧‧‧重置電晶體
168‧‧‧淺溝槽隔離區域
170‧‧‧浮動擴散區域
172‧‧‧p型區域
178‧‧‧採樣與保持電路
180‧‧‧成影像器件
182‧‧‧像素陣列
184‧‧‧列驅動器
186‧‧‧列地址解碼器
188‧‧‧行驅動器
190‧‧‧行地址解碼器
192‧‧‧控制電路
194‧‧‧差動放大器
196‧‧‧類比對數位轉換器
198‧‧‧影像處理器
202‧‧‧中央處理單元
204‧‧‧匯流排
206‧‧‧輸入/輸出器件
210‧‧‧隨機存取記憶體
212‧‧‧硬碟
214‧‧‧軟碟驅動器
216‧‧‧光碟驅動器
RS‧‧‧列選擇信號
RSTV‧‧‧重置電壓信號
TX‧‧‧傳輸閘電壓信號
Vdd ‧‧‧電壓
Vout ‧‧‧像素輸出電壓
圖1說明了一常規CMOS成影像器像素。
圖2說明了按照本發明的一實施例的一CMOS成影像器件的一成影像器像素。
圖3是按照本發明的一實施例的該成影像器像素的結構的截面圖。
圖4A－4C說明了按照本發明的一實施例的該成影像器像素的位能曲線圖。
圖5說明了按照本發明的一實施例的一CMOS成影像器件的方塊圖。
圖6說明了按照本發明的一實施例的一電子成影像器系統。
12‧‧‧光電二極體
100‧‧‧成影像器像素
112‧‧‧光電二極體
114‧‧‧區域
116‧‧‧區域
118‧‧‧浮動擴散區域
120‧‧‧轉移電晶體
122‧‧‧源極隨耦器電晶體
124‧‧‧列選擇電晶體
126‧‧‧行線
128‧‧‧重置二極體
RS‧‧‧列選擇信號
RSTV‧‧‧重置電壓信號
TX‧‧‧傳輸閘電壓信號
Vdd ‧‧‧電壓
Vout ‧‧‧像素輸出電壓

Claims (18)

  1. 一種成影像器像素，其包括：一用於累積電荷之光電轉換器件；一可開關地耦合到該光電轉換器件之電荷收集區域；以及一耦合到該電荷收集區域之二極體，用於在該光電轉換器件被可開關地耦合到該處之前選擇性地消耗該電荷收集區域。
  2. 根據請求項1之成影像器像素，其中該光電轉換器件是一光電二極體。
  3. 根據請求項1之成影像器像素，其中該二極體位於該電荷收集區域中。
  4. 根據請求項3之成影像器像素，其中該電荷收集區域是一n型區域並且該二極體包含一位於該電荷收集區域中之p型區域。
  5. 根據請求項1之成影像器像素，進一步包括一用於可開關地耦合該光電轉換器件到該電荷收集區域之傳輸閘。
  6. 根據請求項5之成影像器像素，其中該二極體在該成影像器像素之一重置階段期間是可控的，此係藉由一比控制該傳輸閘之一轉移信號更大的電壓之重置信號為之。
  7. 根據請求項1之成影像器像素，進一步包括由該電荷收集區域中之一電位可控制之一源極隨耦器。
  8. 一種成影像器像素，其包括：一電荷收集區域，其配置成可開關地從一光電轉換器 件接收累積電荷；以及一重置二極體，當啟動時用於消耗來自該電荷收集區域之該累積電荷。
  9. 根據請求項8之成影像器像素，其中該電荷累積區域是一n型區域並且該重置二極體包括一p型植入在該電荷累積區域中。
  10. 根據請求項8之成影像器像素，其中該重置二極體包括該電荷收集區域之一部分。
  11. 根據請求項8之成影像器像素，其中該電荷收集區域包括該重置二極體之一p-n接面的一部分。
  12. 一種成影像器件，其包括：複數個光電轉換區域；複數個浮動擴散區域；複數個轉移電晶體，用於把電荷從該複數個光電轉換區域轉移到該複數個浮動擴散區域；以及複數個重置二極體，其等之每個放電來自該浮動擴散區域上之收集的電荷。
  13. 根據請求項12之成影像器件，其中個別該等複數個光電轉換區域、浮動擴散區域、轉移電晶體和重置二極體被配置在一陣列中。
  14. 根據請求項12之成影像器件，其中該等光電轉換區域是若干針紮光電二極體。
  15. 根據請求項12之成影像器件，其中該複數個浮動擴散區域之每一者是一n型區域且包括該代表性的複數個重置 二極體之每一者之一p-n接面的一部分。
  16. 根據請求項12之成影像器件，其中該複數個重置二極體之每一者包括該代表性的複數個浮動擴散區域之每一者的一部分。
  17. 根據請求項12之成影像器件，其中該複數個浮動擴散區域之每一者是一n型區域並且該代表性的複數個重置二極體之每一者是一在該處之p型植入。
  18. 根據請求項12之成影像器件，其中在該複數個浮動擴散區域之每一者的一重置階段期間，該代表性的複數個重置二極體之每一者被配置成由一比控制該代表性的複數個傳輸閘之每一者之一轉移信號更大的電壓之重置信號控制。
TW097123247A 2007-06-20 2008-06-20 成影像器像素結構及電路 TWI387100B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/765,814 US7642580B2 (en) 2007-06-20 2007-06-20 Imager pixel structure and circuit

Publications (2)

Publication Number Publication Date
TW200915555A TW200915555A (en) 2009-04-01
TWI387100B true TWI387100B (zh) 2013-02-21

Family

ID=40135554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097123247A TWI387100B (zh) 2007-06-20 2008-06-20 成影像器像素結構及電路

Country Status (3)

Country Link
US (1) US7642580B2 (zh)
TW (1) TWI387100B (zh)
WO (1) WO2008157553A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115878A1 (en) * 2007-11-07 2009-05-07 Micron Technology, Inc. Method, system and apparatus to boost pixel floating diffusion node voltage
US20140313337A1 (en) * 2013-04-23 2014-10-23 Magna Electronics Inc. Vehicle vision system with fastenerless lens attachment
JP6894760B2 (ja) * 2017-05-17 2021-06-30 キヤノン株式会社 光電変換装置及び撮像システム
CN107634079B (zh) * 2017-09-19 2020-05-08 中山晟欣信息科技有限公司 光电传感器及其制造方法
US10937835B2 (en) 2018-11-21 2021-03-02 BAE Systems Imaging Solutions Inc. Low-noise integrated post-processed photodiode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266597A1 (en) * 2004-01-05 2005-12-01 Micron Technology, Inc. Charge sweep operation for reducing image lag

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159170A (ja) 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 固体撮像素子
JPH03159382A (ja) 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 固体撮像素子
US5721425A (en) 1996-03-01 1998-02-24 National Semiconductor Corporation Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
US5952686A (en) 1997-12-03 1999-09-14 Hewlett-Packard Company Salient integration mode active pixel sensor
US6140630A (en) 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6376868B1 (en) 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6797935B2 (en) * 2001-10-30 2004-09-28 Texas Instruments Incorporated Method of charging the photodiode element in active pixel arrays
US6744084B2 (en) 2002-08-29 2004-06-01 Micro Technology, Inc. Two-transistor pixel with buried reset channel and method of formation
US6960796B2 (en) 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
US7009227B2 (en) 2003-06-16 2006-03-07 Micron Technology, Inc. Photodiode structure and image pixel structure
US7071505B2 (en) * 2003-06-16 2006-07-04 Micron Technology, Inc. Method and apparatus for reducing imager floating diffusion leakage
US7078746B2 (en) 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US6900484B2 (en) 2003-07-30 2005-05-31 Micron Technology, Inc. Angled pinned photodiode for high quantum efficiency
US7420406B2 (en) * 2004-10-12 2008-09-02 Infineon Technologies Ag Method and circuit arrangement for setting an initial value on a charge-storage element
TWI238528B (en) * 2004-11-22 2005-08-21 Pixart Imaging Inc Simplified transistor structure for active pixel sensor and image sensor module
US7449736B2 (en) 2005-07-12 2008-11-11 Micron Technology, Inc. Pixel with transfer gate with no isolation edge

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266597A1 (en) * 2004-01-05 2005-12-01 Micron Technology, Inc. Charge sweep operation for reducing image lag

Also Published As

Publication number Publication date
WO2008157553A3 (en) 2009-03-05
WO2008157553A2 (en) 2008-12-24
US7642580B2 (en) 2010-01-05
TW200915555A (en) 2009-04-01
US20080315263A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
US7829832B2 (en) Method for operating a pixel cell using multiple pulses to a transistor transfer gate
US7800675B2 (en) Method of operating a storage gate pixel
EP1878216B1 (en) Method and apparatus for dark current and blooming suppression in 4t cmos imager pixel
US7176434B2 (en) Row driven imager pixel
US8158921B2 (en) Dual conversion gain gate and capacitor combination
KR100874554B1 (ko) 매설 고갈층을 가진 활성 감광 구조
US7420154B2 (en) Pixel circuit with non-destructive readout circuit and methods of operation thereof
US20070045514A1 (en) Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
US20080210986A1 (en) Global shutter pixel with charge storage region
WO2007027517A2 (en) Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
US20050266597A1 (en) Charge sweep operation for reducing image lag
TWI387100B (zh) 成影像器像素結構及電路
US7619671B2 (en) Method, apparatus and system for charge injection suppression in active pixel sensors
US7417677B2 (en) Lag cancellation in CMOS image sensors