TWI381345B - 顯示驅動器及其內嵌相位校正電路 - Google Patents

Description

顯示驅動器及其內嵌相位校正電路

本發明是有關於一種信號相位校正，且特別是有關於一種相位校正電路以及內嵌該相位校正電路之顯示驅動器。

一般會隨著製程、環境、經過路徑的不同等等因素產生不同的信號偏移。信號偏移會衍生出設定時間(setup time)與保持時間(hold time)問題。圖1A是說明信號路徑。圖1B是說明圖1A中信號時序關係。請同時參照圖1A與圖1B，信號源(發送器110)透過信號路徑120將信號(時脈CLK10與資料D10)傳送給接收器130。因此，接收器130可以依據所接收之時脈CLK10與資料D10，而輸出對應之時脈CLK11與資料D11給下一級電路(未繪示)。

時脈CLK10與資料D10在傳輸過程中可能會使信號偏移。圖1B是說明資料D11的傳輸發生信號偏移，使得資料D11之轉態時間點相當接近時脈CLK11之上升緣。由於時脈CLK11之上升緣出現在資料D11傳輸所需的設定時間內，因此下一級電路(未繪示)將在時脈CLK11之上升緣錯誤地取樣了資料D11，此即為設定時間問題。另外，若在時脈CLK11上升緣後的保持時間不夠長，將會導致保持時間問題。

圖2A是說明利用固定延遲緩衝器來修正信號偏移之傳統系統方塊圖。圖2B是說明圖2A中信號時序關係。具有固定延遲時間之延遲緩衝器240被用來延遲時脈CLK11之時序而產生時脈CLK12，以消除信號偏移的問題。然而，固定的延遲緩衝器無法隨著製程變異與電壓等等變因而彈性修正信號的偏移。

本發明提供一種相位校正電路，可以自我偵測隨製程變異與工作電壓變化，彈性選擇所需要延遲時間，以將晶片內部數位信號的延遲偏移所造成的設定時間(setup time)與保持時間(hold time)問題予以修正。

本發明提供一種顯示驅動器，內嵌相位校正電路，可以隨製程變異與工作電壓變化彈性地選擇所需要延遲時間，以將接收器的延遲偏移予以修正。

為解決上述問題，本發明提出一種相位校正電路，用以調校目標電路。相位校正電路包括樣本產生器、相位調整器、旋轉暫存單元、檢測單元以及最佳化單元。樣本產生器產生時脈樣本以及資料樣本給目標電路。相位調整器接收目標電路所輸出之第一時脈與第一資料，並依控制資料調整第一時脈與第一資料二者之間的相位關係，以輸出第二時脈與第二資料。旋轉暫存單元提供控制資料給相位調整器，並依據預定時序改變控制資料。檢測單元耦接至相位調整器，用以檢測第二時脈與第二資料二者之間的相位關係，以輸出檢測結果。最佳化單元耦接至檢測單元與 旋轉暫存單元，用以依據檢測結果，紀錄該旋轉暫存單元所輸出之各種控制資料，以從中擇一做為校正控制資料，並且控制旋轉暫存單元輸出校正控制資料給相位調整器。

本發明提出一種顯示驅動器，包括接收器以及相位校正電路。接收器接收外部所提供之信號。相位校正電路內嵌於顯示驅動器，用以調校接收器。相位校正電路包括樣本產生器、相位調整器、旋轉暫存單元、檢測單元以及最佳化單元。樣本產生器產生時脈樣本以及資料樣本給接收器。相位調整器接收接收器所輸出之第一時脈與第一資料，並依控制資料調整第一時脈與第一資料二者之間的相位關係，以輸出第二時脈與第二資料。旋轉暫存單元提供控制資料給相位調整器，並依據預定時序改變控制資料。檢測單元耦接至相位調整器，用以檢測第二時脈與第二資料二者之間的相位關係，以輸出檢測結果。最佳化單元耦接至檢測單元與旋轉暫存單元，用以依據檢測結果紀錄旋轉暫存單元所輸出之各種控制資料，以從中擇一做為校正控制資料，並且控制旋轉暫存單元輸出校正控制資料給相位調整器。

本發明相位校正電路利用檢測單元檢測目標電路之輸出，並依據檢測結果動態選擇所需要延遲時間。因此，本發明可以動態修正因延遲偏移所造成的設定時間與保持時間問題。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖3是依照本發明實施例說明一種內嵌有相位校正電路之積體電路方塊圖。在此是以顯示驅動器300代表說明內嵌有相位校正電路之積體電路。顯示驅動器300包含介面電路(interface circuit)310以及通道(channel)340，以接收來自發送器200的信號，並且驅動顯示面板(未繪示)。

介面電路310包括接收器320以及相位校正電路330。舉例來說，接收器320利用低擺幅差動訊號傳輸(reduced swing differential signaling,RSDS)或是其他信號傳輸介面接收來自發送器200的信號。若有需要，接收器320亦將所接收之信號格式轉換為顯示驅動器300內部之信號格式。相位校正電路330包括樣本產生器331、副本接收器(replicate receiver)336、副本相位調整器(replicate phase adjuster)332、相位調整器337、旋轉暫存單元335、檢測單元333以及最佳化單元334。相位校正電路330接收目標電路(例如接收器320)所輸出之時脈與資料，並調整時脈與資料二者之間的相位關係，以輸出經調整後的時脈與資料給下一級電路(例如通道340)。

副本接收器336之電路設計可以和接收器320相同，而副本相位調整器332二者之電路設計可以與相位調整器337相同。由於副本接收器336和接收器320均配置在顯示驅動器300內，亦即二者是由相同製程所製造出來的，因此二者之特性(包含信號之延遲偏移)幾乎相同。換句 話說，副本接收器336與副本相位調整器332可以分別視為接收器320與相位調整器337之副本。

在校正階段，樣本產生器331產生時脈樣本以及資料樣本給副本接收器336。副本接收器336便依據時脈樣本以及資料樣本而輸出第一時脈與第一資料給副本相位調整器332。副本相位調整器332依旋轉暫存單元335所提供之控制資料調整第一時脈與第一資料二者之間的相位關係，以輸出第二時脈與第二資料。旋轉暫存單元335依據預定時序產生控制資料，並且提供控制資料給副本相位調整器332與相位調整器337。檢測單元333耦接至副本相位調整器332。檢測單元333檢測第二時脈與第二資料二者之間的相位關係，以輸出檢測結果。最佳化單元334耦接至檢測單元333與旋轉暫存單元335。依據檢測單元333之檢測結果，最佳化單元334紀錄旋轉暫存單元335所輸出之各種控制資料，以從中擇一做為校正控制資料，並且控制旋轉暫存單元335輸出校正控制資料給副本相位調整器332與相位調整器337。相位校正電路330之詳細實施方式容後詳述。

要注意的是，內嵌有相位校正電路的積體電路之實施方式並不限於上述實施例。例如，圖4是依照本發明另一實施例說明內嵌有相位校正電路之積體電路方塊圖。在此是以顯示驅動器400代表說明內嵌有相位校正電路之積體電路。顯示驅動器400包括介面電路410以及通道440， 以接收來自發送器200的信號，並且驅動顯示面板(未繪示)。

介面電路410包括接收器420以及相位校正電路430。舉例來說，接收器420利用RSDS或是其他信號傳輸介面接收來自發送器200的信號。若有需要，接收器420亦可以將所接收之信號格式轉換為顯示驅動器400內部所需之其他信號格式。相位校正電路430內嵌於顯示驅動器400，用以調校目標電路(例如接收器420)。相位校正電路430包括樣本產生器431、相位調整器432、旋轉暫存單元435、檢測單元433以及最佳化單元434。在顯示驅動器400內部，相位校正電路430接收接收器420所輸出之時脈與資料，並調整時脈與資料二者之間的相位關係，以輸出經調整後的時脈與資料給下一級電路(例如通道440)。

在校正階段，選擇器436將會輸出樣本產生器431所產生的時脈樣本以及資料樣本給接收器420。接收器420便依據時脈樣本以及資料樣本而輸出第一時脈與第一資料給相位調整器432。相位調整器432接收接收器420所輸出之第一時脈與第一資料，並依旋轉暫存單元435所提供之控制資料調整第一時脈與第一資料二者之間的相位關係，以輸出第二時脈與第二資料。旋轉暫存單元435依據預定時序改變控制資料，並且提供控制資料給相位調整器432。檢測單元433耦接至相位調整器432。檢測單元433檢測第二時脈與第二資料二者之間的相位關係，以輸出檢測結果。最佳化單元434耦接至檢測單元433與旋轉暫存 單元435。依據檢測單元433之檢測結果，最佳化單元434紀錄旋轉暫存單元435所輸出之各種控制資料，以從中擇一做為校正控制資料，並且控制旋轉暫存單元435輸出校正控制資料給相位調整器432。

相位校正電路330及/或430的操作將以圖5說明之。圖5之相位校正電路用以調校目標電路520。以圖3之實施例而言，目標電路520可以視為圖3之副本接收器336。以圖4之實施例而言，目標電路520可以視為圖4之接收器420。

請參照圖5，此相位校正電路包括樣本產生器531、相位調整器532、檢測單元533、最佳化單元534以及旋轉暫存單元535，其可以分別視為圖3之樣本產生器331、副本相位調整器332、檢測單元333、最佳化單元334以及旋轉暫存單元335，也可以分別視為圖4之樣本產生器431、相位調整器432、檢測單元433、最佳化單元434以及旋轉暫存單元435。

圖6是依照本發明實施例說明圖5相位校正電路之信號時序圖。請同時參照圖5與圖6，樣本產生器531產生時脈樣本rs_clk以及資料樣本rs_data給目標電路520。時脈樣本rs_clk以及資料樣本rs_data經過目標電路520內部之信號路徑後，可能會使時脈樣本rs_clk及/或資料樣本rs_data發生信號偏移。

旋轉暫存單元535提供控制資料DC_con[n：1]給相位調整器532，並依據預定時序改變控制資料DC_con[n：1]。 例如，假設n=6(即控制資料DC_con[n：1]有6位元)，則旋轉暫存單元535可以依序輸出控制資料DC_con[n：1]為000001b、000010b、000100b、001000b、010000b、100000b、000001b、000010b、...等。若以10進位表示，則控制資料DC_con[n：1]依據預定時序改變為1、2、4、8、16、32、1、2、...。

相位調整器532可以接收目標電路520所輸出之第一時脈test_clk與第一資料test_data，並依控制資料DC_con[n：1]調整第一時脈test_clk與第一資料test_data二者之間的相位關係，以輸出第二時脈clk_delay與第二資料data_delay。在一實施例中，假設相位調整器532不改變第一時脈test_clk之相位(亦即test_clk=clk_delay)，且依控制資料DC_con[n：1]調整第一資料test_data之相位來做為第二資料data_delay。若控制資料DC_con[n：1]=1，則相位調整器532所輸出之第二資料data_delay譬如為圖6之波形data_delay(1)，若控制資料DC_con[n：1]=2(即000010b)，則相位調整器532所輸出之第二資料data_delay譬如為圖6之波形data_delay(2)。以此類推，若控制資料DC_con[n：1]=32(即100000b)，則相位調整器532所輸出之第二資料data_delay譬如為圖6之波形data_delay(32)。

檢測單元533耦接至相位調整器532以便接收第二時脈clk_delay與第二資料data_delay。檢測單元533檢測第二時脈clk_delay與第二資料data_delay二者之間的相位關 係，以輸出檢測結果detect_result。在此假設檢測單元533是依據第二時脈clk_delay(本實施例中等同於第一時脈test_clk之相位)之上升緣來取樣第二資料data_delay。因此，若控制資料DC_con[n：1]=2，則檢測單元533所取樣之第二資料data_delay(即圖6之波形data_delay(2))為「0」；若控制資料DC_con[n：1]=8，則檢測單元533所取樣之第二資料data_delay(即圖6之波形data_delay(8))為「1」。依據樣本產生器531所產生之時脈樣本rs_clk以及資料樣本rs_data二者之相位關係，檢測單元533所取樣之第二資料data_delay理應為「1」。因此檢測單元533可以依據所取樣之第二資料data_delay來判斷相位調整器532之調整結果是否適當，並依據上述判斷輸出檢測結果detect_result。

最佳化單元534耦接至檢測單元533與旋轉暫存單元535，用以依據檢測結果detect_result，紀錄旋轉暫存單元535所輸出之各種控制資料DC_con[n：1]，以從中擇一做為校正控制資料，並且控制旋轉暫存單元535輸出此一校正控制資料給相位調整器532。例如，旋轉暫存單元535所輸出之控制資料DC_con[n：1]依循1、2、4、8、16、32、1、2...之次序不斷變換。最佳化單元534透過檢測結果detect_result可以判斷出當控制資料DC_con[n：1]為4、8、16時，相位調整器532之調整結果是適當的。因此，最佳化單元534可以從4、8、16中擇一做為校正控制資料(例如選擇中間值「8」)，並且藉由信號Optimal_signal控制 旋轉暫存單元535輸出校正控制資料「8」(即DC_con[n：1]=001000b)給相位調整器532。因此，相位調整器532可以依校正控制資料「8」(控制資料DC_con[n：1])調整目標電路520所輸出之第一時脈test_clk與第一資料test_data二者之間的相位關係，以輸出第二時脈clk_delay與第二資料data_delay(參照圖6之test_clk與data_delay(8)之波形)。

圖7A是依照本發明說明圖5中樣本產生器531之實施範例。樣本產生器531可以包括振盪器710、樣本單元720以及差動介面單元730。振盪器710提供時脈樣本o_clk給樣本單元720。樣本單元720依據時脈樣本o_clk輸出時脈樣本p_clk與資料樣本p_data給差動介面單元730。差動介面單元730將樣本單元720所輸出的時脈樣本p_clk與資料樣本p_data轉換成時脈樣本rs_clk以及資料樣本rs_data。在此樣本單元720可能包含延遲器721。此實施例中，樣本單元720是將時脈樣本o_clk直接輸出做為時脈樣本p_clk，並且將時脈樣本o_clk通過延遲器721做為資料樣本p_data。

然而，樣本單元720的實施方式並不限於此。例如，圖7B是依照本發明說明圖5中樣本產生器531之另一實施範例。在此實施例中，樣本單元720可能包含延遲器722。樣本單元720是將時脈樣本o_clk直接輸出做為資料樣本p_data，並且將時脈樣本o_clk通過延遲器722做為時脈樣本p_clk。

上述差動介面單元730可以將樣本單元720所輸出的時脈樣本p_clk與資料樣本p_data轉換成符合低擺幅差動訊號傳輸(reduced swing differential signaling,RSDS)或是其他信號傳輸介面之信號。當然，差動介面單元730亦可能被省略，使得樣本產生器531將樣本單元720所輸出的時脈樣本p_clk與資料樣本p_data直接輸出做為時脈樣本rs_clk以及資料樣本rs_data。

圖8是依照本發明說明圖5中差動介面單元730之實施範例。差動介面單元730包括反相器810與820，以及電阻811、812、813、814、815、816、821、822、823、824、825與826。反相器810之輸入端接收時脈樣本p_clk，而反相器820之輸入端接收資料樣本p_data。電阻811-813串聯於時脈樣本p_clk與接地電壓之間，其中電阻812與813之間的共同接點耦接參考電壓VDC，而電阻811與812之間的共同接點可以輸出信號rs_c。電阻814-816串聯於反相器810之輸出端與接地電壓之間，其中電阻815與816之間的共同接點耦接參考電壓VDC，而電阻814與815之間的共同接點可以輸出信號rs_cB。信號rs_c與信號rs_cB即為差動介面單元730所輸出之時脈樣本rs_clk。另外，電阻821-823串聯於資料樣本p_data與接地電壓之間，其中電阻822與823之間的共同接點耦接參考電壓VDC，而電阻821與822之間的共同接點可以輸出信號rs_d。電阻824-826串聯於反相器820之輸出端與接地電壓之間，其中電阻825與826之間的共同接點耦接參考電壓VDC，而 電阻824與825之間的共同接點可以輸出信號rs_dB。信號rs_d與信號rs_dB即為差動介面單元730所輸出之資料樣本rs_data。

延續前述範例之假設，在此亦假設控制資料DC_con[n：1]為6位元資料(即DC_con[6：1])。圖9是依照本發明說明圖5中相位調整器532之實施範例。相位調整器532包括延遲選擇器900，用以接收目標電路520所輸出之第一資料test_data，並依該控制資料DC_con[6：1]延遲第一資料test_data，以輸出為第二資料data_delay。在本實施例中，相位調整器532是將目標電路520所輸出之第一時脈test_clk直接輸出做為第二時脈clk_delay，並且透過延遲選擇器900調整目標電路520所輸出第一資料test_data之相位。

請參照圖9，延遲選擇器900包括延遲單元串以及開關921、922、923、924、925、926。延遲單元串由延遲單元911、912、913、914、915及916相互串接所形成。其中，延遲單元串之第一個延遲單元911之輸入端接收目標電路520所輸出第一資料test_data。開關921之第一端接收第一資料test_data。開關922、923、924、925與926之第一端分別耦接至延遲器912-915之輸出端。開關921-926之第二端相互連接以便輸出第二資料data_delay。開關921-926分別受控於控制資料DC_con[6：1]之其中一個位元(即DC_con[1]、DC_con[2]、DC_con[3]、DC_con[4]、DC_con[5]或DC_con[6])，而使開關921-926其中之一導 通，以輸出第二資料data_delay。因此，藉由控制資料DC_con[6：1]可以調整第二資料data_delay與第二時脈clk_delay二者之間的相位關係。

相位調整器532之實施方式不應被限定為圖9所示，所屬領域具有通常知識者亦可以其他方式實現相位調整器532。例如，將延遲選擇器改耦接於第一時脈test_clk與第二時脈clk_delay之間，使得延遲選擇器依控制資料DC_con[6：1]延遲目標電路所輸出之第一時脈test_clk，以獲得第二時脈clk_delay。另外，亦可將第一資料test_data直接輸出做為第二資料data_delay。

圖10是依照本發明說明圖5中檢測單元533之實施範例。在本實施例中，檢測單元533包括正反器1010以及比較器1020。正反器1010依據第二時脈clk_delay閂鎖第二資料data_delay。比較器1020檢查正反器1010所閂鎖之資料是否正確，以輸出檢測結果detect_result。依據前述樣本產生器531所產生之時脈樣本rs_clk以及資料樣本rs_data二者之相位關係，比較器1020可以比較正反器1010所閂鎖之第二資料data_delay是否為「1」。因此檢測單元533可以依據所閂鎖之第二資料data_delay來判斷相位調整器532之調整結果是否適當，並依據上述判斷輸出檢測結果detect_result。

上述比較器1020可以及閘(未繪示)實施之。其中，及閘之第一輸入端耦接至正反器1010之輸出端，及閘之第二輸入端接收一邏輯值(在此為邏輯「1」)，而其輸出端 輸出檢測結果detect_result。當然，上述比較器1020之實施方式並不限於此。

本發明之實施方式並不限於上述所示。例如，圖11是依據本發明說明另一種相位校正電路之實施範例。圖11所示之實施方式類似於圖5之實施範例，因此不再贅述相同部分。與圖5之實施範例相較，圖11之檢測單元1130是依據第二時脈clk_delay與第二資料data_delay二者之間的相位關係，更輸出樣本設定信號setup_result給樣本產生器1110；以及樣本產生器1110更依據樣本設定信號setup_result調整資料樣本rs_data之相位。例如，當樣本設定信號setup_result為邏輯「0」時，樣本產生器1110所產生之時脈樣本rs_clk以及資料樣本rs_data之相位關係是符合系統本身所設定之設定時間(setup time)關係；當樣本設定信號setup_result為邏輯「1」時，樣本產生器1110所產生之時脈樣本rs_clk以及資料樣本rs_data之相位關係是符合系統本身所設定之保持時間(hold time)關係。

在此假設樣本設定信號setup_result之初始值為邏輯「0」，此時為「設定時間」測試模式。由於樣本設定信號setup_result為邏輯「0」，樣本產生器1110產生符合系統「設定時間」關係之時脈樣本rs_clk以及資料樣本rs_data。時脈樣本rs_clk以及資料樣本rs_data經過目標電路520會產生第一時脈test_clk與第一資料test_data。旋轉暫存單元535輸出循環的控制資料DC_con[n：1]給相位調整器532。相位調整器532受控制資料DC_con[n：1]的控 制，以決定第二時脈clk_delay與第二資料data_delay的延遲時間。檢測單元1130偵測第二時脈clk_delay與第二資料data_delay二者之間的相位關係，以判定可否閂鎖到正確的資料。隨著控制資料DC_con[n：1]的改變，當檢測單元1130可以閂鎖到正確的資料時，檢測單元1130便輸出樣本設定信號setup_result為邏輯「1」給樣本產生器1110，此時相位校正電路將開始進行「保持時間」測試。

當樣本設定信號setup_result為邏輯「1」，此時為「保持時間」測試模式。由於樣本設定信號setup_result為邏輯「1」，樣本產生器1110產生符合系統「保持時間」關係之時脈樣本rs_clk以及資料樣本rs_data。旋轉暫存單元535輸出循環的控制資料DC_con[n：1]給相位調整器532。相位調整器532受控制資料DC_con[n：1]的控制，以決定第二時脈clk_delay與第二資料data_delay的延遲時間。檢測單元1130偵測第二時脈clk_delay與第二資料data_delay二者之間的相位關係，以判定可否閂鎖到正確的資料。

當檢測單元1130第一次閂鎖到正確的資料時，檢測單元1130輸出檢測結果detect_result由邏輯「0」轉變為邏輯「1」，使得最佳化單元534內部計數器計數一次，同時最佳化單元534內部暫存器會記錄此時的控制資料DC_con[n：1]之值。之後，最佳化單元534不再隨著檢測結果detect_result改變其內部暫存器之值。

旋轉暫存單元535會循環地改變控制資料DC_con[n：1]之值。當控制資料DC_con[n：1]改變狀態時，檢測單元1130 所輸出的檢測結果detect_result會由邏輯「1」轉變為邏輯「0」，然後再依據是否閂鎖到正確資料來決定是否再次將檢測結果detect_result由邏輯「0」轉變為邏輯「1」。因此當檢測單元1130連續偵測到第二時脈clk_delay與第二資料data_delay二者之間的相位關係足以閂鎖到正確資料時，隨著控制資料DC_con[n：1]的循環改變，檢測結果detect_result亦會呈現「0」、「1」、「0」、「1」...的變化。最佳化單元534內部計數器亦會計數檢測結果detect_result的變化，直到檢測結果detect_result保持邏輯「0」。因此，最佳化單元534內部計數器所記錄之值即為通過偵測的控制資料DC_con[n：1]筆數。

由於旋轉暫存單元535會循環地改變控制資料DC_con[n：1]之值，因此當控制資料DC_con[n：1]之值再一次輪迴至相同於最佳化單元534內部暫存器所記錄之值時，由於最佳化單元534內部計數器所記錄之值即為通過偵測的控制資料DC_con[n：1]筆數，因此當控制資料DC_con[n：1]再改變「最佳化單元534內部計數器之值/2」次時，最佳化單元534藉由信號Optimal_signal控制旋轉暫存單元535保持所輸出之控制資料DC_con[n：1]而不再循環改變。

若以圖6為例，當控制資料DC_con[n：1]之值為4時，檢測單元1130第一次閂鎖到正確的資料。於是，檢測單元1130輸出檢測結果detect_result由邏輯「0」轉變為邏輯「1」，使得最佳化單元534內部計數器計數一次，同時最 佳化單元534內部暫存器會記錄此時的控制資料DC_con[n：1]之值為4。接下來當控制資料DC_con[n：1]=8、16時，檢測結果detect_result為邏輯「1」。當控制資料DC_con[n：1]=32時，檢測結果detect_result為邏輯「0」。此表示控制資料DC_con[n：1]=4、8、16等三筆資料可以使相位調整器532輸出適當相位關係，所以此時最佳化單元534內部計數器所記錄之值即為3。旋轉暫存單元535會循環地改變控制資料DC_con[n：1]之值，當控制資料DC_con[n：1]再一次改變為4時(相同於最佳化單元534內部暫存器所記錄之值)，因此最佳化單元534從控制資料DC_con[n：1]=4起算，等控制資料DC_con[n：1]再改變「3/2」次時(相當於將最佳化單元534內部計數器之計數值右移1位元，因此3/2=1)，亦即當控制資料DC_con[n：1]再一次改變為8時，最佳化單元534藉由信號Optimal_signal控制旋轉暫存單元535保持輸出控制資料DC_con[n：1]為8而不再循環改變。

圖12是依據本發明說明圖11中樣本產生器1110之實施範例。樣本產生器1110包括振盪器1210、第一延遲器1220、第二延遲器1230以及切換器1240。振盪器1210提供時脈樣本rs_clk。第一延遲器1220與第二延遲器1230各自接收並延遲時脈樣本rs_clk。切換器1240依據樣本設定信號setup_result之控制，選擇將第一延遲器1220與第二延遲器1230二者之一的輸出做為資料樣本rs_data。

考量系統信號規格，亦可配置信號轉換電路於樣本產生器1110中。例如，圖13是依據本發明說明圖11中樣本產生器1110之另一實施範例。樣本產生器1110包括振盪器1210、第一延遲器1220、第二延遲器1230、切換器1240以及差動介面單元1310。振盪器1210提供原始時脈p_clk。第一延遲器1220與第二延遲器1230各自接收並延遲原始時脈p_clk。切換器1240依據樣本設定信號setup_result之控制，選擇將第一延遲器1220與第二延遲器1230二者之一的輸出做為原始資料p_data。差動介面單元1310可以將原始時脈p_clk與原始資料p_data分別轉換為差動模式之時脈樣本rs_clk與資料樣本rs_data。上述時脈樣本rs_clk與資料樣本rs_data可以是符合低擺幅差動訊號傳輸(reduced swing differential signaling,RSDS)或是其他信號傳輸介面之信號。圖8所示之電路亦可以做為差動介面單元1310之實施範例。

圖14是依照本發明說明圖11中檢測單元1130之實施範例。在本實施例中，檢測單元1130包括正反器1410以及比較器1420。正反器1410依據第二時脈clk_delay閂鎖第二資料data_delay。比較器1420檢查正反器1410所閂鎖之資料是否正確，以輸出檢測結果detect_result以及樣本設定信號setup_result。依據前述樣本產生器1110所產生之時脈樣本rs_clk以及資料樣本rs_data二者之相位關係，比較器1420可以比較正反器1410所閂鎖之第二資料data_delay是否為「1」。因此檢測單元1130可以依據所 閂鎖之第二資料data_delay來判斷相位調整器532之調整結果是否適當，並依據上述判斷輸出檢測結果detect_result以及樣本設定信號setup_result。

比較器1420包括及閘1421、或閘1422以及第二正反器1423。及閘1421之第一輸入端耦接至正反器1410之輸出端，及閘1421之第二輸入端接收一邏輯值(在此為邏輯「1」)，而其輸出端輸出檢測結果detect_result。或閘1422之第一輸入端接收第二時脈clk_delay。第二正反器1423之觸發端耦接至或閘1422之輸出端。第二正反器1423之輸入端耦接至及閘1421之輸出端。第二正反器1423之輸出端耦接至或閘1422之第二輸入端。其中，第二正反器1423之輸出端輸出樣本設定信號setup_result給樣本產生器1110，使得樣本產生器1110更依據樣本設定信號setup_result調整資料樣本rs_data及/或時脈樣本rs_clk之相位。

綜上所述，上述實施例中相位校正電路利用檢測單元檢測目標電路之輸出，並依據檢測結果動態選擇所需要延遲時間。因此，上述實施例可以動態修正因延遲偏移所造成的設定時間與保持時間問題。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110、310、410‧‧‧發送器

120‧‧‧信號路徑

130、320、336、420‧‧‧接收器

200‧‧‧發送器

240‧‧‧延遲緩衝器

300、400‧‧‧顯示驅動器

330、430‧‧‧相位校正電路

331、431、531、1110‧‧‧樣本產生器

332‧‧‧副本相位調整器

333、433、533、1130‧‧‧檢測單元

334、434、534‧‧‧最佳化單元

335、435、535‧‧‧旋轉暫存單元

337、432、532‧‧‧相位調整器

340、440‧‧‧通道

436‧‧‧選擇器

520‧‧‧目標電路

710、1210‧‧‧振盪器

720‧‧‧樣本單元

721、722、1220、1230‧‧‧延遲器

730、1310‧‧‧差動介面單元

810、820‧‧‧反相器

811-816、821-826‧‧‧電阻

900‧‧‧延遲選擇器

911-916‧‧‧延遲單元

921-926‧‧‧開關

1010、1410、1423‧‧‧正反器

1020、1420‧‧‧比較器

1240‧‧‧切換器

1421‧‧‧及閘

1422‧‧‧或閘

圖1A是說明數位信號的信號路徑。

圖1B是說明圖1A中信號時序關係。

圖2A是說明傳統技術利用一組固定延遲緩衝器來修正數位信號偏移之方塊圖。

圖2B是說明圖2A中信號時序關係。

圖3是依照本發明實施例說明一種內嵌有相位校正電路之積體電路方塊圖。

圖4是依照本發明另一實施例說明內嵌有相位校正電路之積體電路方塊圖。

圖5是依照本發明說明一種相位校正電路之實施範例。

圖6是依照本發明實施例說明圖5相位校正電路之信號時序圖。

圖7A是依照本發明說明圖5中樣本產生器之實施範例。

圖7B是依照本發明說明圖5中樣本產生器之另一實施範例。

圖8是依照本發明說明圖5中差動介面單元之實施範例。

圖9是依照本發明說明圖5中相位調整器之實施範例。

圖10是依照本發明說明圖5中檢測單元之實施範例。

圖11是依據本發明說明另一種相位校正電路之實施範例。

圖12是依據本發明說明圖11中樣本產生器之實施範例。

圖13是依據本發明說明圖11中樣本產生器之另一實施範例。

圖14是依照本發明說明圖11中檢測單元之實施範例。

200‧‧‧發送器

300‧‧‧顯示驅動器

310‧‧‧發送器

320、336‧‧‧接收器/目標電路

330‧‧‧相位校正電路

331‧‧‧樣本產生器

332‧‧‧副本相位調整器

333‧‧‧檢測單元

334‧‧‧最佳化單元

335‧‧‧旋轉暫存單元

337‧‧‧相位調整器

340‧‧‧通道

Claims (20)

1. 一種相位校正電路，用以調校一目標電路，包括：一樣本產生器，用以產生一時脈樣本以及一資料樣本給該目標電路；一相位調整器，用以接收該目標電路所輸出之一第一時脈與一第一資料，並依一控制資料調整該第一時脈與該第一資料二者之間的相位關係，以輸出一第二時脈與一第二資料；一旋轉暫存單元，用以提供該控制資料給該相位調整器，並依據一預定時序改變該控制資料；一檢測單元，耦接至該相位調整器，用以檢測該第二時脈與該第二資料二者之間的相位關係，以輸出一檢測結果；以及一最佳化單元，耦接至該檢測單元與該旋轉暫存單元，用以依據該檢測結果，紀錄該旋轉暫存單元所輸出之各種該控制資料，以從中擇一做為一校正控制資料，並且控制該旋轉暫存單元輸出該校正控制資料給該相位調整器。
2. 如申請專利範圍第1項所述之相位校正電路，其中該檢測單元依據該第二時脈與該第二資料二者之間的相位關係，更輸出一樣本設定信號給該樣本產生器；以及該樣本產生器更依據該樣本設定信號調整該資料樣本之相位。
3. 如申請專利範圍第2項所述之相位校正電路，其中該樣本產生器包括： 一振盪器，用以提供該時脈樣本；一第一延遲器，用以接收並延遲該時脈樣本；一第二延遲器，用以接收並延遲該時脈樣本；以及一切換器，依據該樣本設定信號之控制，選擇將該第一延遲器與該第二延遲器二者之一的輸出做為該資料樣本。
4. 如申請專利範圍第2項所述之相位校正電路，其中該樣本產生器包括：一振盪器，用以提供一原始時脈；一第一延遲器，用以接收並延遲該原始時脈；一第二延遲器，用以接收並延遲該原始時脈；一切換器，依據該樣本設定信號之控制，選擇將該第一延遲器與該第二延遲器二者之一的輸出做為一原始資料；以及一差動介面單元，用以將該原始時脈與該原始資料分別轉換為差動模式之該時脈樣本與該資料樣本。
5. 如申請專利範圍第1項所述之相位校正電路，其中該相位調整器包括：一延遲選擇器，用以接收該目標電路所輸出之該第一資料，並依該控制資料延遲該第一資料，以輸出為該第二資料；其中該第二時脈為該第一時脈。
6. 如申請專利範圍第5項所述之相位校正電路，其中該延遲選擇器包括： 一延遲單元串，由多個延遲單元相互串接所形成，其中該延遲單元串之第一個延遲單元之輸入端接收該第一資料；以及多個開關，該些開關之第一端與該些延遲單元之輸出端為一對一相互連接，其中受控於該控制資料而使該些開關其中之一導通，以輸出該第二資料。
7. 如申請專利範圍第1項所述之相位校正電路，其中該相位調整器包括：一延遲選擇器，用以接收該目標電路所輸出之該第一時脈，並依該控制資料延遲該第一時脈，以輸出為該第二時脈；其中該第二資料為該第一資料。
8. 如申請專利範圍第1項所述之相位校正電路，其中該檢測單元包括：一正反器，用以依據該第二時脈閂鎖該第二資料；以及一比較器，用以檢查該正反器所閂鎖之資料是否正確，以輸出該檢測結果。
9. 如申請專利範圍第8項所述之相位校正電路，其中該比較器包括：一及閘，其第一輸入端耦接至該正反器之輸出端，其第二輸入端接收一邏輯值，而其輸出端輸出該檢測結果。
10. 如申請專利範圍第9項所述之相位校正電路，其中該比較器更包括： 一或閘，其第一輸入端接收該第二時脈；以及一第二正反器，其觸發端耦接至該或閘之輸出端，其輸入端耦接至該及閘之輸出端，其輸出端耦接至該或閘之第二輸入端；其中該第二正反器之輸出端輸出一樣本設定信號給該樣本產生器；以及該樣本產生器更依據該樣本設定信號調整該資料樣本之相位。
11. 一種顯示驅動器，包括：一接收器，用以接收外部所提供之信號；以及一相位校正電路，內嵌於該顯示驅動器，用以調校該接收器，其中該相位校正電路包括：一樣本產生器，用以產生一時脈樣本以及一資料樣本給該接收器；一相位調整器，用以接收該接收器所輸出之一第一時脈與一第一資料，並依一控制資料調整該第一時脈與該第一資料二者之間的相位關係，以輸出一第二時脈與一第二資料；一旋轉暫存單元，用以提供該控制資料給該相位調整器，並依據一預定時序改變該控制資料；一檢測單元，耦接至該相位調整器，用以檢測該第二時脈與該第二資料二者之間的相位關係，以輸出一檢測結果；以及一最佳化單元，耦接至該檢測單元與該旋轉暫存單元，用以依據該檢測結果，紀錄該旋轉暫存單元所輸出之各種該控制資料，以從中擇一做為一校正控制資料，並 且控制該旋轉暫存單元輸出該校正控制資料給該相位調整器。
12. 如申請專利範圍第11項所述之顯示驅動器，其中該檢測單元依據該第二時脈與該第二資料二者之間的相位關係，更輸出一樣本設定信號給該樣本產生器；以及該樣本產生器更依據該樣本設定信號調整該資料樣本之相位。
13. 如申請專利範圍第12項所述之顯示驅動器，其中該樣本產生器包括：一振盪器，用以提供該時脈樣本；一第一延遲器，用以接收並延遲該時脈樣本；一第二延遲器，用以接收並延遲該時脈樣本；以及一切換器，依據該樣本設定信號之控制，選擇將該第一延遲器與該第二延遲器二者之一的輸出做為該資料樣本。
14. 如申請專利範圍第12項所述之顯示驅動器，其中該樣本產生器包括：一振盪器，用以提供一原始時脈；一第一延遲器，用以接收並延遲該原始時脈；一第二延遲器，用以接收並延遲該原始時脈；一切換器，依據該樣本設定信號之控制，選擇將該第一延遲器與該第二延遲器二者之一的輸出做為一原始資料；以及一差動介面單元，用以將該原始時脈與該原始資料分別轉換為差動模式之該時脈樣本與該資料樣本。
15. 如申請專利範圍第11項所述之顯示驅動器，其中該相位調整器包括：一延遲選擇器，用以接收該接收器所輸出之該第一資料，並依該控制資料延遲該第一資料，以輸出為該第二資料；其中該第二時脈為該第一時脈。
16. 如申請專利範圍第15項所述之顯示驅動器，其中該延遲選擇器包括：一延遲單元串，由多個延遲單元相互串接所形成，其中該延遲單元串之第一個延遲單元之輸入端接收該第一資料；以及多個開關，該些開關之第一端與該些延遲單元之輸出端為一對一相互連接，其中受控於該控制資料而使該些開關其中之一導通，以輸出該第二資料。
17. 如申請專利範圍第11項所述之顯示驅動器，其中該相位調整器包括：一延遲選擇器，用以接收該接收器所輸出之該第一時脈，並依該控制資料延遲該第一時脈，以輸出為該第二時脈；其中該第二資料為該第一資料。
18. 如申請專利範圍第11項所述之顯示驅動器，其中該檢測單元包括：一正反器，用以依據該第一時脈閂鎖該第二資料；以及 一比較器，用以檢查該正反器所閂鎖之資料是否正確，以輸出該檢測結果。
19. 如申請專利範圍第18項所述之顯示驅動器，其中該比較器包括：一及閘，其第一輸入端耦接至該正反器之輸出端，其第二輸入端接收一邏輯值，而其輸出端輸出該檢測結果。
20. 如申請專利範圍第19項所述之顯示驅動器，其中該比較器更包括：一或閘，其第一輸入端接收該第二時脈；以及一第二正反器，其觸發端耦接至該或閘之輸出端，其輸入端耦接至該及閘之輸出端，其輸出端耦接至該或閘之第二輸入端；其中該第二正反器之輸出端輸出一樣本設定信號給該樣本產生器；以及該樣本產生器更依據該樣本設定信號調整該資料樣本之相位。