TWI378689B - Packet receiving management method and network control circuit with packet receiving management functionality - Google Patents
Packet receiving management method and network control circuit with packet receiving management functionality Download PDFInfo
- Publication number
- TWI378689B TWI378689B TW098115820A TW98115820A TWI378689B TW I378689 B TWI378689 B TW I378689B TW 098115820 A TW098115820 A TW 098115820A TW 98115820 A TW98115820 A TW 98115820A TW I378689 B TWI378689 B TW I378689B
- Authority
- TW
- Taiwan
- Prior art keywords
- packet
- data
- network
- data blocks
- block
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
- H04L49/9052—Buffering arrangements including multiple buffers, e.g. buffer pools with buffers of different sizes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
^/8689 瑭 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種網路封包接收管理方法以及其相關裝置,尤 、種基於資料陣列結構的網路封包接收管理方法以及其相關裝 置。 ' 【先前技術】 網路控制晶片(Network Interface Controller, NIC)係用於在-個 電子裝置與-網路連接時,提供—個可觸雜址並擔任兩者之間 的/冓通"面’在4電子裝置成功由該網路接收—網路封包後,該網 路控制晶>1會將該網路封包上傳至該f子裝置之—處理單元並接收 =處理早㈣傳的—網路封包。齡網路控U所制的資料 尽4 一般而言以串列(llnked彻)資料結構或是陣列(a㈣資 2 結構錄接_的—網騎包上詞細路封包前 固口個或是_—個網路封包的位址,如此—來,當該處理 找出序與該網路控制晶片上傳的順序不畴,仍可以輕易 統資:=:=二『結構缺點在於需要較多㈣ 構則使用了較單純的結構:僅位址,而陣列資料結 但盆缺❹$而要夕_的儲存空間以及系統資源, 、;錢理單明傳剩序與該網雜制晶片上傳的順 1378689 下 序不同時’會面臨失序(0ut 0f0rder)的問題而造成介面使用效率的 降0 該參照第1圖’第1圖為先前技射基於陣㈣料結構的網路 封包接收官理方法的操作示意圖。—陣;,jA1具有四個資料區塊 DB1〜DB4,分別由四個陣列封包述敘元Μ〜⑽所標示,當該網 路控制晶片經-網路成功接收網路封包後,會將網路封包依序一個 :個地存入陣列A卜當最後一個陣列封包述敛元Μ所標示的資 料區塊DB4也存入網路封包’則從頭再開始使用陣列封包述敎元 Da!所標示的資料區塊DB1來儲存網路封包。當陣列ai存滿網路 封包况〜加且依序上傳給至少一處理請之後處理完畢的網 路封包Μ%4’可能不會依序回傳。舉例來說,處理完畢的網路封 包以Pal’、Pa3’、Pa4’、Pa2,的順序回傳給該網路控制晶片,網路 封包Pal’會順利存放在陣列封包述敘元如所標示的資料區塊 4由於陣聰包述敘兀Da2所標示的資料區塊係用來儲 存網路封包Pa2,,即使處理完畢的網路封包阳,和㈣,已儲存於一 處理完畢的網路封包脱,成功接收儲存後, ^列封包述敘元Μ與㈣所分職示的f料區塊DB3 :、 儲存網路封包阶與Pa4,。在這個例子中,未依序回傳的 網路封包Par會導致陣卿勺m T桃厅口得的 、、由、尬w 陣列封包献70加在接«制中形成-個 K ubble) ’因而降低整體的接收效率。 【發明内容】 本發明的目的之一係提供一種基於陣列資料結構的網路封包 接收管理方法以及其相關之網路控制電路,用以克服封包失序的問 題並簡化硬體介面’如此一來,便可提高系統效率並減少硬體成本。 依據本發明之一實施例,其提供了一種網路封包接收管理方 法。該網騎包接收管理方法包含有以τ步驟:提供—緩衝單元, 其至少包含有具有一第一封包個數之複數個資料區塊與具有一第二 =包個數之複數個資料區塊,其中具有該第—封包個數之該複數個 貝料區塊侧來依據-第—陣職料結構(Array Data Strueture)而分 别儲存複數個第-網路封包,該第_陣列資料結構包含有對應該第 一封包個數之複數個第一封包敘述元(descriptor),具有該第封包 個數之該複數個資料區塊係分卿應至該複數個第—封包敛述元, 以及具有該第二封包個數之該複數個#料區塊並未對應至任何封包 =述70 ;以及當該緩衝單元内有對應至—第—封包述敘元之一第一 雜區塊成補收-第―麟封包時,將對應該第—資料區塊之該 第封包述敘兀改為指定至該緩衝單元内未對應至任何封包钦述元 之第一資料區塊。 據本七月之$實施例,其提供了一種具有網路封包接收/ ,功能之__電路。細路控制電路包含有—緩解元以及_ 。觸衝單元至少包含有具有―第―封包健之複數個】 ”具有-第―封包健之複數個資料區塊,其中具有該第- 1378689 ^個數之該複數個資料區塊係用來依據一第一陣列資料結構 (~加^_)而分繼存複數個第—_封包,該第一陣列 -^结構包含有對應該第一封包個數之複數個第一封包敘述元 • (“_),具有—封包健找概個f寵_分別對應 =魏個第-封包敘述元’以及具有該第二封包個數之該複數個 2舰塊並未職至任何封包敘述元。該處理單元絲接於該緩衝 早疋,用以於該緩衝單元内有對應至一第一封包述敛元之一第一資 籲料區塊成功接收-第-網路封包時,將對應該第一資料區塊之該第 一封包述敘元料缺至賴解元内未職至贿聽敘述元之 '一第一資料區塊。 【實施方式】 立晴參照第2圖,第2圖為本發明網路控制電路之一實施例的示 ^圖。於本實施例中,網路控制電路細與一網路挪以及一終端 _單元(例如.處理器)250連接,網路控制電路2〇〇包含有(但 不限於)-緩衝單元210以及一處理單元22〇。緩衝單元21〇以^ 處理單元220的功能與運作可簡要地概述如下。緩衝單元21〇至少 包含有具有-第-封包健之複數個資料區塊與具有一第二封包個 數之複數個資料區塊’其中具有該第一封包個數之該複數個資料區 塊係用來依據-第-陣列資料結構而分別儲存複數個第一網路封 包’該第-陣列資料結構包含有對應該第一封包個數之複數個第一 封包敘述元,具有該第一封包個數之該複數個資料區塊係分別對應 rsi 1378689 至該複數個第-封包敘述元,以及具有該第二封包個 貧料區塊並未對應至任何封包敘述元。此外,處〜複數個 於緩解元2H),用以於緩衝單元勘内有對應至^ 區塊成功接收一第一網路封包時,將對應;:資 何元改為指定至緩衝單元210内未對應至任 敘攻疋之一第二資料區塊。
為了進-步說明本發明之網路封包接收管理方法,請配人 =明繼續參照第2圖。緩衝單元210内具有一第一陣列m以。陣列 胤结構接收儲存資料,在本實施例中,第—陣列m具有四個資 料區塊DB1_1〜DB1一4,分別由四個陣列封包述敘元DM〜dm所標 示,當網路控制電路200 (例如:一網路控制晶片)經由網路现、 成力接收網路封包後,會將網路封包依序—個—個地存人第一陣列 B1内的資料區塊DBL1〜DB1—4 (亦即上述之具有第一封包個數之 複數個區塊)’當最後—個陣列封包述敘元DM所標示的資料 區塊也存入網路封包後,職頭再開始使用陣列封包述敛元Dbl所 標示的資料區塊來儲存網路封包,如圖所示,資料區塊 DB1_1〜DB1_4此時分別儲存有網路封包pbl〜ρΜ。緩衝單元21〇 在除了陣列封包述敘元Dbl〜DM所標示的資料區塊dbij〜DB1_4 外’另分配四個未對應任何陣列封包述敘元的空閒資料區塊 DB2_1〜DB2一4(亦即上述之具有第二封包個數之複數個資料區塊)。 當第一陣列B1存滿網路封包pbl〜pb4且依序上傳給終端單元 250别’處理單元220會將陣列封包述敘元Dbl〜Db4依序標示到四 個未對應任何陣列封包述敘元的空閒資料區塊 DB21 〜DB2 4。舉 例來5兒,當網路封包Pbl開始被網路控制電路200上傳前,網路控 制電路200中的處理單元22〇會將陣列封包述敘元DM改為標示空 閒資料區塊DB2_1〜DB2_4的其中之一,而在網路封包Pbl成功上 傳後,原先由陣列封包述敘元Dbl標示且存有網路封包pbi的資料 區塊亦成為一個空閒資料區塊,上述操作請參閱第3圖,原本的陣 列資料結構係由資料區塊DB1_1〜DB1—4所構成,而當網路封包Pbl 開始被上傳前’陣列封包述敘元DM由標示資料區塊DB^改為 標示資料區塊DB2 j,因此,原本空閒的資料區塊DB2_丨便具有陣 列封包述敘元Dbl而成為第一陣列B1的一部份,而資料區塊DB1j 僅儲存待上傳的網路封包Pbl,而當資料區塊DB1一1中的網路封包 pbl成功上傳之後,資料區塊咖」便成為一個空閒的資料區塊, 月.·’、頁地,空間資料區塊的個數最後仍維持為4,以及對應陣列資料 結構(陣列封包述敘元Dbl〜Db4)的f _塊健最後仍維持為4, 換言之’於本實施例中,緩衝單元21〇隨時存在四個對應陣列封包 述敘元Dbl〜Db4的資料區塊以及四個未對應任何陣列封包述敛元 的空閒資料H塊。她於先前技術,本發鴨狀的帥資料區塊 會在-網路封包上傳前預先置換該網路封包所在的㈣區塊,使陣 列封包敘述元碎因特歧後_路封包依細傳而在陣列中形 成個泡泡’陣列失序的問題亦可得到改善。 請注意,上述具體實施例僅為說明之用,並非用來限制本發明 1378689 之㈣。舉例來說’第—_ B1可容_資料區塊可依據不同的 需求而改變’並非舰在四個,而空閒資料區塊的個數也可隨需求 增減不-疋需要和第一陣列B1所可容納的資料區塊個數相同。 • 此外,當已成功接收儲存並等待上傳的網路封包總數超過一預定數 目時,處理單元220可動態增加空閒區塊的健;而當已成功 接收儲存並等待上傳的網路封包總數少於一預定數目時,處理單元 220亦可動態減少空閒資料區塊的個數以釋出多餘的儲存空間,如 此一來,網路控制電路200可視終端單元250的負載高低來動 #整接收網路封包的效率。 〜调 請參照第4圖,第4圖為依據本發明網路控制電路之另一實施 例的不意圖。本實施例中,網路控制電路3〇〇與一網路與複數 個終端單元(例如:多核心系統中複數個處理器)350、370連接, 且網路控制電路300包含有-緩衝單元31()以及處理單元32〇。相 較於第2圖中的網路控制電路2〇〇 ’第3圖巾的網路控制電路細 #係與多個終端單元連接,而各元件功能與第2圖中的網路控制電路 2〇0 t各元件大致相同,故不再賛述。此外,不同於第2圖所示之 緩衝單元210,本實施例中的緩衝單元31〇具有一第一陣列〇與一 第二陣列D1轉列資料結構分別接收儲存給終端單元35〇與謂 .的資料(網路封包)。第一陣歹似與-第二陣列D1分別各有四個資 .料區塊M3少DB3_4、DB4J〜DB4一4,各由四個陣列封包述敛元 Del〜Dc4及Ddl〜Dd4所標示 '緩衝單元31〇在除了陣列封包述敘 元Del〜Dc4以及Ddl〜Dd4所標示的資料區塊〜DB3 4、 10 rs] 1378689 DB4_1 DB4—4之外’另分§&四個麵應任何陣闕包述敘元的空 閒資料區塊DB5—刚5_4。當第一陣列α存滿網路封包阳〜㈣ 且依序上傳給終端單謂前,處理單元创會將陣列封包述敘元 DCl〜Dc4依序標示縣對齡何_封包親元的空閒資料區塊; 2此同時,第二陣列D1存滿網路封包灿〜池且依序上傳給終 =早7C 37〇前,處理單元32〇亦會將陣列封包述敘元祕姻依序 標不到未對應任何陣列封包述敘元的空閒資料區塊。 舉例來說’當網路封包Pcl開始被上傳前,處理單元挪會將 陣列封包述敘元认1改為標示空閒資料區塊DB5一 1〜DB5 4的其中 f 一 ’而在網路封包Pcl成功上傳後,原先由陣列封包述敎元Dd 標不且存有網路封包Pel的㈣區塊啦―i亦成為—健閒資料區 塊’由於相關運作原理可由第3圖所示之範例來輕易得知,故進一 步的說明於此不錢述。同樣地,於本實施射,緩解元則隨 子在四個對應陣列封包述敘元Dc j〜βΜ的資料區塊、四個對應陣 J k述敘元Ddl〜Dd4的資料區塊以及四個未對應任何陣列封包 述敘元的空閒資料區塊。 /左⑤’上述具體實施例僅為說明之用,並非絲限制本發明 I巳可舉例來說’第—_C1與第二陣列D1可容納的資料區塊 =°依據不同的品求而改變,並非均侷限在四個,而空閒資料區塊 的個數也可隨需求增減,不一定需要和第一、第二陣列α、以所 可容納㈣料區塊個數_。此外,當已成功接收齡並等待上傳 數超過—預定數目時,處理單元22G可動態增加空間 少於數;而當6成功接收儲存並等待上傳的網路封包總數 ,的個數 以經山夕疋數目時處理單元320可動態減少空間資料區塊1 乂釋出多餘的儲存空間。 除此之外’當空閒資料區塊的個數固定時,第一、第二陣列C卜 車歹J封包述敘疋的處理係共用固定數量的空閒資料區塊,立分 ❿Γ酬係各終端單元依各自㈣求取用不_數的㈣資料區塊, Z各、、端單70會依本身貞載的考量來朗空閒資料區塊的資源 而達到負载平衡。 請注意,上it僅為本發明的一種較佳實作方式,於其他的設計 變化中處理單7L 320亦可使用—預設之分配比例來把緩衝單元則 中空閒的資料11塊分配給第一、第二_ a、m,此亦隸屬本發 明的範疇。 綜上所述,本發明提供了一種網路封包接收管理方法以及相關 裝置,由於本發明制陣列#料結構,在實現上僅需要—個加法器, 在硬體大為減少而能有效降低成本,料需要額外讀取封包叙述元 索引使介面貞載大幅降低’而本發明狀的m料區塊應用可有 效避免陣败相問職提高封包接㈣,糾,動騎增空閒資 料區塊的功能亦可㈣補陣料結構無法動態改變大小的缺陷。 此外’本發明另提供了在多個封包敘航組態下的㈣平衡,應用 12 rs] 1378689 在現今成為主流的多核心⑽t,能得到極佳的效能。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 所做之均等變化與修#,皆麵本發明之涵蓋範圍。 【圖式簡單說明】
^===_物轉_峨婦理方_ 第2圖為本發_路控制電路之—實施例的示意圖。 第3圖為鱗控魏路巾的處理單元會將_封包述敘元由-資料 區塊改為標示-空閒資料區塊的操作示意圖。 貝枓 第4圖為本發_路控觀路之另—實施_示意圖。 【主要元件符號說明】
105 110、210、310 200、300 220、320 230 、 330 250、350、370 處理器 緩衝單元 網路控制電路 處理單元 網路 終端單元
Claims (1)
101年8月24日修正替換頁 七、申請專利範圍: 1. 一種網路封包接收管理方法,包含有: 提供-緩衝單元,其至少包含有具有一第一封包傭之複數個資 料區塊與具有一第二封包個數之複數個資料區塊其中具有該 第一封包個數之該複數個資料區塊係用來依據一第一陣列資 料結構(Array Data Structure)而分別儲存複數個第一網路封 包,該第-陣列資料結構包含有對應該第一封包個數之複數個 第一封包敘述元(descriptor),具有該第一封包個數之該複數個 貝料區塊係分卿應至練數個第—封包敘述元,以及具有該 第-封包個數之該複數個資料區塊並未對應至任何封包敘述 元;以及 當该緩衝單兀中具有該第一封包個數之該些複數個資料區塊内 有關連至-第-封包述敘元之一第一資料區塊成功接收一第 一網路封包時,將關賴第—㈣區塊之該第-封包述敘元改 為關連至該緩衝單元中具有該第二封包健之該些複數個資 料區塊内尚未關連至任何封包敘述元之—第二資料區塊。 2. 如申請專利範圍第1項所述之網路封包接收管理方法,另包含有: 於該第-封包述敘元改為關連至該第二資料區塊之後,輸出該 第一= 貝料區塊内之該第一網路封包至一終端單元。 3·如申請專繼m項所述之網路封包接收管理方法,另包含有: 1378689 101年8月24曰修正替換頁 依據等待上傳所儲存之網路封包之資料區塊的總數,動態調整該. 緩衝單元内尚未關連至任何封包敘述元之資料區塊的個數。 4_如申#專利細第1項所述之網路封包接收管理方法,其中該緩· 衝單元另包含有具有-第三封包健之複數個資料區塊,具有、 該第三封包個數之該複數個資料區塊係用來依據一第二陣列資 料結構而分別儲存複數個第二網路封包,該第二陣列資料結構 包含有對應該第三封包個數之複數個第二封包敘述元,具有該 第三封包個數之該複數個資料區塊係分別對應至該複數個第二 =包敘述70 ;以及該網路封包接收管理方法另包含有: 田該緩衝單元中具有該第三封包健之該些複數個資料區塊内 有關連至一第二封包述敘元之一第三資料區塊成功接收一第 -網路封包時’將關連該第三資料區塊之該第二封包述敘元 改為關連至該緩衝單元巾具有該第二封包^^數之該些複數個 資料區塊内尚未關連至任何封包敘述元之一第二資料區塊。 .如申⑺專她圍第4項所述之網路封包接收管理方法,另包含有: ^等待上傳所儲存之網路封包之資料區塊的總數,動態調整該 緩衝單7〇内尚未關連至任何封包敘述元之資料區塊的個數。 ^具有網路封包接好理魏之鹏控制電路,包含有: f -單元其至少包含有具有一第一封包個數之複數個資料區 塊與具有-第二封包個數之複數個資料區塊,其中具有該第一 15 1378689 . 101年8月24日修正替換頁 ; 封包個數之該複數個資料區塊係用來依tr第一陣 構(Airay Data structure)而分別儲存複數個第一網路封包,該第 —陣列資料結構包含有對應該第—封包個數之複數個第一°封 』 包敘述元(descriptor),具有該第一封包個數之該複數個資料區 塊係分別對應至該複數個第一封包敘述元,以及具有該第二封 包個數之該複數個資料區塊並未對應至任何封包敘述元;二及 -處理單7G ’祕於該緩衝單元,用以於該緩衝單元中具有該第 -封包健之該些複數個資料區塊内有關連至一第一封包述 敘狀-第-資料區塊成功接收一第一網路封包時,將關連該 第貝料區塊之該第一封包述敘元改為關連至該緩衝單元中 具有該第二封包個數之該些複數個資料區塊内尚未關連至任 何封包敘述元之一第二資料區塊。 7. 如申請專娜卿6項所述之鱗控機路,其中該處理單元另 於該第-封包述敘元改為關連至該第二資料區塊之後,輪出該 第一"貝料區塊内之該第一網路封包至一終端單元。 8. 如申#專利細第6酬述之網路控制電路其巾該處理單元 依據等待上傳所儲存之網路封包之資料區塊的總數,動態 緩衝單it邮糊連至任何封包敘述元之㈣區塊的個數。°, 9. 如勺申睛專利細第6項所述之網路控制電路,其巾該緩衝單元另 包含有具有-第三封包個數之複數個資料區塊,具有該第三封 16 1378689 1〇1年8月24日修正替換頁 包健之雜數個資祕塊伽來依據- 分別儲存複數轉二網路封包,該第二陣列資料結構包^销1 .·. 應該第三封包個數之複數個第二封包敘述元,具有該第三封包 個數之該複數個資料區塊係分別對應至該複數個第二封包敎= 元;以及該處理單W於該緩衝單^中具有該第三封包個數^ : 該些複數個資料區塊内有關連至一第二封包述敛元之一第三資 料區塊成功魏-第二網路封包時,賴連該第三資料區塊2 該第二封包述敘元改為關連至該緩衝單元中具有該第二封包個 數之該些魏崎觸翻尚未·至任何封包敘述元之 二資料區塊。 # 10.如申清專利範圍第9項所述之網路控制電路,其中該處理單元 另依據^待上傳所儲存之網路封包之資料區塊的總數動態調整 /緩衝單元内尚未關連至任何封包敘述元之資料區塊的個數。 八、囷式: S 1 17
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098115820A TWI378689B (en) | 2009-05-13 | 2009-05-13 | Packet receiving management method and network control circuit with packet receiving management functionality |
US12/508,570 US8072997B2 (en) | 2009-05-13 | 2009-07-24 | Packet receiving management method and network control circuit with packet receiving management functionality |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098115820A TWI378689B (en) | 2009-05-13 | 2009-05-13 | Packet receiving management method and network control circuit with packet receiving management functionality |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201041341A TW201041341A (en) | 2010-11-16 |
TWI378689B true TWI378689B (en) | 2012-12-01 |
Family
ID=43068464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098115820A TWI378689B (en) | 2009-05-13 | 2009-05-13 | Packet receiving management method and network control circuit with packet receiving management functionality |
Country Status (2)
Country | Link |
---|---|
US (1) | US8072997B2 (zh) |
TW (1) | TWI378689B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI378689B (en) * | 2009-05-13 | 2012-12-01 | Jmicron Technology Corp | Packet receiving management method and network control circuit with packet receiving management functionality |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724767B1 (en) * | 1998-06-27 | 2004-04-20 | Intel Corporation | Two-dimensional queuing/de-queuing methods and systems for implementing the same |
DE10119754B4 (de) * | 2001-04-23 | 2007-11-29 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Speichern von Datenpaketen |
TWI378689B (en) * | 2009-05-13 | 2012-12-01 | Jmicron Technology Corp | Packet receiving management method and network control circuit with packet receiving management functionality |
-
2009
- 2009-05-13 TW TW098115820A patent/TWI378689B/zh active
- 2009-07-24 US US12/508,570 patent/US8072997B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100290470A1 (en) | 2010-11-18 |
TW201041341A (en) | 2010-11-16 |
US8072997B2 (en) | 2011-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11604746B2 (en) | Presentation of direct accessed storage under a logical drive model | |
US8656071B1 (en) | System and method for routing a data message through a message network | |
CN113490927B (zh) | 具有硬件集成和乱序放置的rdma输送 | |
TW201201008A (en) | Composite semiconductor memory device with error correction | |
TW201203270A (en) | Error correction in a stacked memory | |
CN1834928A (zh) | 软错误纠正方法、存储控制设备及存储系统 | |
US20140173178A1 (en) | Joint Logical and Physical Address Remapping in Non-volatile Memory | |
KR20180015285A (ko) | 패킷 송신을 위한 최적화된 크레딧 리턴 메커니즘 | |
CN105556930A (zh) | 针对远程存储器访问的nvm express控制器 | |
JP6287571B2 (ja) | 演算処理装置、情報処理装置、及び、演算処理装置の制御方法 | |
KR102456086B1 (ko) | 네트워크 스위치에서의 큐 | |
TWI247215B (en) | Communication system for raising channel utilization rate and communication method thereof | |
US20130173997A1 (en) | Memory controller, memory system, and memory write method | |
WO2016019554A1 (zh) | 一种队列管理的方法和装置 | |
US11500802B1 (en) | Data replication for accelerator | |
TWI378689B (en) | Packet receiving management method and network control circuit with packet receiving management functionality | |
US11953989B2 (en) | Low-latency register error correction | |
CN1435758A (zh) | 存储装置、数据处理方法以及数据处理程序 | |
JP2013539566A5 (zh) | ||
KR20120110450A (ko) | 에러 정정 디코더 및 그것의 에러 정정 방법 | |
CN116685942A (zh) | 在处理器中重用飞行中寄存器数据 | |
CN114385326A (zh) | 桶式处理器中的线程重放到保留状态 | |
WO2012062093A1 (zh) | 数据映射方法及装置 | |
WO2022086763A1 (en) | Thread scheduling control and memory splitting in a barrel processor | |
CN107179929A (zh) | 一种write_same函数的优化实现方法及装置 |