TWI376595B - Method for power management in electronic systems, electronic apparatus using the same and computer readable medium thereof - Google Patents

Method for power management in electronic systems, electronic apparatus using the same and computer readable medium thereof Download PDF

Info

Publication number
TWI376595B
TWI376595B TW097147666A TW97147666A TWI376595B TW I376595 B TWI376595 B TW I376595B TW 097147666 A TW097147666 A TW 097147666A TW 97147666 A TW97147666 A TW 97147666A TW I376595 B TWI376595 B TW I376595B
Authority
TW
Taiwan
Prior art keywords
electronic system
computer readable
readable medium
processor
executed
Prior art date
Application number
TW097147666A
Other languages
English (en)
Other versions
TW200941207A (en
Inventor
Bryan C Morgan
Priya N Vaidya
Premanand Sakarda
Marlon A Moncrieffe
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200941207A publication Critical patent/TW200941207A/zh
Application granted granted Critical
Publication of TWI376595B publication Critical patent/TWI376595B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3246Power saving characterised by the action undertaken by software initiated power-off
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

1376595 九、發明說明 【發明所屬之技術領域】 本發明關係於電子系統中之電源管理方法、電子設備 與電腦可讀取媒體。 【先前技術】 很多電腦產品的購買者、使用者及製造者愈來愈對電 φ 源消耗問題感到興趣。在部份情形下,消費者想要降低其 電費。消費者同時也想要處理系統產生較少雜訊及熱量, 因此,在處理系統所消耗的電力量與爲該處理系統所產生 的雜訊及熱量間有一正面關係。另外,對於例如膝上型電 腦、行動電話(手機)、個人數位助理(PDA )等的電池 供電處理系統之降低電源消耗在增加處理系統的電池壽命 會是有價値的作用(即在電池被以充電或以全新電池替換 前,增加處理系統可以使用的時間量)。 # 典型處理系統包含很多不同元件,例如處理器或微處 理器' 資料儲存裝置、及各種輸入/輸出(I/O)裝置。當 處理系統未斷電時,在處理系統中之各個元件可能消耗部 份電源。“系統電源狀態”及“通用電源狀態”均表示在處理 系統中的所有元件的電源消耗的積集。”裝置電源狀態,’表 示特定元件的電源消耗。典型地,處理器爲在處理系統中 之電源的最顯著消耗者。”處理器電源狀態”特別表示處理 器或微處理器的電源消耗。 管理效能的方法爲使用效能需求的靜態預估。例如, 1376595 末端使用者應用程式的開發者可以經由實驗啓始決定 程式的某些功能或工作典型需要某些量的處理電源。 的結果可以認爲是靜態設定檔資訊。開發者然後可以 應用程式,以在執行這些功能或工作前,修改該處理 的效能位準。此一軟體應用程式因此根據預定需求, 系統效能< 同時,作業系統(os)也可以排序並執行例如程 線、及工作的軟體實體,在0S中之排序器也可以包 應用程式設計介面(API),其提供屬於這些程序、 工作的載入資訊。其他軟體程式也可以呼叫該API, 回載入資訊。該載入資訊也可以包含例如作動程序、 工作的總數。可以由0S排序器取得載入資訊的程式 包含例如電源管理軟體或除錯軟體。 管理電源的靜態技術有很多缺點。例如,在典型 中,軟體應用的開發將變得更困難,因爲預期處理電 求必須爲開發者根據所完成的先前分析所預測,然後 用程式內作處理。再者,所預期的處理電源需求可能 際處理電源需求有很顯著的不同。同時,當開發者想 計應用程式以處理所預期的處理電源需求時,可爲該 程式所用以修改系統效能層次的工具也限制於爲特定 所提供的工具。此限制同時也適用於由〇S API取得 資訊的程式。再者,靜態分析並未得到適當的電源節4 【發明內容與實施方式】 應用 實驗 設計 系統 管理 序、 含一 線及 以取 線及 可以 例子 源需 在應 與實 要設 應用 OS 載入 1376595 本發明的詳_說明係參考附圖加以說明。 於此將描述例示系統與方法,以實施電源管理電子系 統。在以下說明中,說明了各種特定細節,以提供對各種 實施例之完全了解。然而,爲熟習於本技藝者所了解的是 ,各種實施例可以在沒有特定細節下加以實施。在其他例 子中,已知方法、程序、元件及電路未被詳細顯示及描述 ,以不會阻礙該特定實施例。 英特爾公司製造的處理器,已經加入了支援低電力消 耗及各種範圍服務的高效處理。在部份情形下,這些支撐 低電力消耗及高效處理的處理器內的技術可以大致統稱爲 英特爾XScaleTM技術。英特爾公司現行發售在各種產品 指定或模型號碼的一或多系列的有英特爾XScaleTM技術 的處理器,例如IntelTM PXA26x及IntelTMPXA27x產品系 列。 於此所示之例示實施例可以包含支援IntelTM PCA的 處理系統。本發明之其他實施例可以包含具有其他種類處 理器的處理系統,不論是爲英特爾公司或其他製造者所製 造否。如以下所詳述,例示實施例包含具有動態電壓管理 (DVM )及動態頻率管理(DFM )能力的處理器。 圖1爲適當資料處理環境的例子實施例的方塊圖,其 中本發明之例示實施例的幾態樣可以實施於圖1中,以下 的討論係提供對本發明態樣所能執行的適當環境作一大致 描述。於此所用之“處理系統”及“資料處理系統”係想要廣 泛地包含單一機器,或可通訊耦接一起操作的機器或裝置 1376595 的系統。例示處理系統包含但並不限於分散式計算系統、 超級電腦、計算群集、主電腦 '迷你電腦、客戶伺服系統 、個人電腦、工作站、伺服器、攜帶式電腦、膝上型電腦 '平板處理系統、電話 '個人數位助理(PDA)、手持裝 置、行動電話、環境裝置,例如音訊及/或視訊裝置、及 其他處理或傳送資訊的裝置。 圖1的資料處理環境例如可包含一處理系統20,其包 含一或更多處理器或中央處理單元(CPU) 22,經由一或 更多匯流排或其他通訊導管或路徑,可通訊地連接至各種 其他元件。CPU22可以實施爲積體電路。耦接至 CPU22 的元件可以包含一或更多揮發或非揮發資料儲存裝置,例 如隨機存取記億體(RAM ) 27及唯讀記億體(ROM ) 29 。記憶體匯流排44可以作用以耦接RAM27及ROM29至 CPU22。爲了本案之目的,“ROM”可以使用以稱爲例如可 抹除可程式ROM(EPROM)、電氣可抹除可程式R〇M( EEPROM)、快閃ROM、快閃記憶體等之非揮發記憶體裝 置。CPU22也可以與例如一或更多整合驅動電子(IDE) 驅動器、小電腦系統介面(SCSI)驅動器、或其他類型硬 碟機之大量儲存裝置通訊耦接。可以使用作爲處理系統20 的其他類型的大量儲存裝及儲存媒體可以包含軟碟機、光 學儲存器、磁帶、記憶條、數位影音碟片、生物儲存等等 通訊耦接至處理器22的處理系統20的元件也包含一 或更多匯流排橋。一或更多這些橋接器及相關匯流排也可 1376595 以用以直接或間接連接處理器22與其他元件,例如一或 更多儲存裝置、裝置控制器、輸入/輸出(I/O)埠、及 I/O裝置34。例如,其他元件可以包含視訊控制器、SCSI 控制器、網路控制器、通用串列匯流排(USB )控制器、 鍵盤控制器等等。在部份實施例中,此等元件可以使用例 如可程式或非可程式邏輯裝置或陣列、特殊應用積體電路 ' (ASIC)、內建電腦、智慧卡等等的元件被實施爲內建裝 • 置。 在部份實施例中,處理器22可以被實施爲積體電路 (1C ),其包含處理核心24,及用以實施其他元件的控制 電路或控制邏輯。此等元件可以包含晶片上匯流排橋接器 32、晶片上RAM26、晶片上ROM28、效能監視單元( PMU) 30、及記憶體控制器38。該1C也可以特性一或更 多內部匯流排橋接器及/或內部匯流排,例如系統匯流排 40,用以互連在處理器22內的各種元件。 φ 處理系統20可以藉由來自傳統輸入裝置,例如鍵盤 或按鍵墊、指向裝置等及/或自一或更多遠端資料處理系 統50接收的目錄、與虛擬實際(VR)環境、生物回授或 其他輸入源或信號所至少部份控制。處理系統20可以送 出輸出至例如顯示裝置、遠端資料處理系統5 0等的元件 。與遠端資料處理系統50的通訊可以行經任意適當通訊 媒體。處理系統可以藉由實體及/或邏輯網路36,例如區 域網路(LAN )、廣域網路(WAN )、網內網路、網際網 路、公用切換電話網路(PSTN )、細胞式電話網路等等 1376595 而加以互連。涉及網路36的通訊可以利用各種有線及/或 無線短距或長距載波及協定,包含射頻(RF)、衛星、微 波、電子電機工程師協會(IEEE) 8 02.1 1、藍芽、光纖、 紅外線、纜線、雷射等。 本發明可以參考或配合相關資料,包含指令、功能、 程序、資料結構、應用程式等加以描述,其當爲機器所存 取時,造成機器執行工作或界定摘要資料類型或低階硬體 內文。資料可以統稱爲軟體,並可以儲存於揮發及/或非 揮發資料儲存器中。 例如,ROM28可以包含至少部份的軟體應用70,用 以監視處理系統20的效能並管理處理系統20的電力消耗 。軟體應用7〇也可以稱爲平台電源管理(PPM ) 70。在 —例示實施例中,PPM70可以包含用以實施於此所述之功 能的指令及其他資料。如同在RAM26中以黑方塊所示, 部份或全部PPM70可以例如與處理系統20的開機程序配 合被載入RAM26中。在一實施例中,PPM70可以然後使 得處理系統,以如下操作。在其他實施例中,處理系統20 可以由一或更多其他源,例如ROM29及/或遠端資料處理 系統50獲得PPM70,以及部份或全部PPM70可以載入 RAM27。 圖2爲依據本發明例示實施例之電源管理架構60的 方塊圖》如所示,電源管理架構60包含PPM70,其由邏 輯看來,內佇於處理系統20的硬體120上,及在裝置驅 動器100上,其係作爲低階軟體作介面至各種硬體元件。 -10- 1376595 在例示實施例中,電源管理架構60也包含作業 (OS) 90及使用者應用程式66。電源管理架構60也 包含一或更多電源管理應用程式68,其如下所詳述 PPM70互動。OS90也包含用於OS服務92及工作排 96的碼。OS90也可以包含電源管理(PM)軟體94, 實施若干電源管理特性。在例示實施例中,OS 90也 —順序的指令,用以使得處理核心24進出閒置模式 —順序的指令可以稱爲原始設備製造者(OEM)閒置; 、閒置執行路徑98、或簡化閒置路徑98。 在例示實施例中,工作排序器96保持追蹤哪些 或工作現正執行,及OS90執行閒置路徑98,只要沒 序或工作正準備執行。在此例示實施例中,OS90使 可變持續時間閒置,其回應於例如中斷的事件而離開 替代性實施例中,OS可使用固定的持續時間閒置。 明也可以用於未使用線或其他可分佈實體的系統中, 施閒置路徑。 在例示實施例中,PPM70包含各種模組,用以監 統效能、修改系統電力消耗、及執行相關功能。如以 詳述,這些模組可以包含電源策略管理器80、使用者 介面72、DMA設定檔74、效能設定檔76、OS映圖 78。電源策略管理器80也可以稱爲策略管理器80。 模組可以透過任意適當機制,例如應用程式設計介 API)而彼此通訊。 在例示實施例中,裝置驅動器1〇〇經由裝置驅 系統 可以 地與 序器 用以 包含 β此 馬9 8 程序 有程 用一 。在 本發 以實 視系 下所 設定 模組 不同 面( 動器 -11 - 1376595 API登錄有ΡΡΜ70»因此,裝置驅動器100可以自PPM70 接收所有電源管理事件的通知,例如狀態轉移、頻率變化 、及電壓變化。如果一特定操作狀態係爲OS90所支援, 則PPM70可以使用OS介面,以通知裝置驅動器100。相 反,PPM70也可以使用在裝置驅動器1〇〇及PPM70間之 獨立介面。當裝置驅動器接收電源管理狀態轉移或事件的 回呼時,裝置驅動器也可以轉移至新狀態並準備裝置的下 —狀態。例如,當按鍵墊驅動器轉移至備用狀態時,按鍵 墊驅動器可以組態低階暫存器,使得按鍵墊驅動器可以在 使用者按下在按鍵墊上的鍵時由備用狀態被喚醒。 裝置驅動器100也可以含邏輯,用以由PPM70要求 狀態變化。例如,電池驅動器可以與PPM70相通訊,以 要求處理系統20的減少操作點 '回應於決定系統電池的 充電位準已經低於預定臨限値,而降低功率消耗。 PPM70可以使用來自OS90的本身服務或多項服務, 以動態地縮放電源及效能。例如,如果OS90支援兩不同 被稱爲”執行”及”閒置”的效能模式時,則PPM70也可以使 用〇 S 9 0的服務,以進入這些效能模式。另外,如下所詳 述,PPM70也可以認出或建立其他效能模式,及PPM70 可以使用本身服務(例如與PMU30通訊的服務)進入這 些模式。 os映圖模組78包含資源,用以與一或更多個別OS 作出介面。OS映圖模組78因此提供一層在策略管理器80 及OS90間的抽象化結構。因此,PPM70也可以藉由簡單 -12- 1376595 替換OS映圖模組78,修改〇S映圖模組78、或使用不同 資源的0S映圖模組78,而與不同〇s —起使用。 圖3爲依據本發明例示實施例之具有通訊能力的處理 系統500內的軟體及硬體元件方塊圖。更明確地說,處理 系統500包含一應用程式次系統510及通訊次系統540。 處理系統500也包含一行動可縮放鏈結(MSL) 550,以 支援於應用程式次系統510及通訊次系統54〇間之通訊。 φ 另外也設有其他通訊路徑,例如串列鏈結5 5 2及串列小電 腦系統介面(SCSI)協定(SSP)鏈結554。 通訊次系統5 4 0可以包含各種軟體元件,例如通訊電 源管理模組(CPMM) 520、各種協定堆疊層、及MSL介 面。CPMM5 20可以處理用於通訊次系統54〇的電源管理 ’及CPMM520可以維持其本身狀態機。CPMM520可以作 爲不同層的協定堆疊的介面。另外,CPMM可以支援不同 電源模式’例如執行工作期及低功率工作週期,具有不同 • 狀態’用於例如全球定位系統(GP S )及/或使用例如行動 通訊系統的全球系統(GSM)協定的技術的通訊。 應用程式次系統510可以包含例如PPM70及用以管 理在處理系統500內的電源的0S電源管理器94的軟體。 應用程式次系統510也可以包含硬體抽象層(HAL)及各 種通訊裝置驅動器,例如電源管理IC(; pMIC )、音訊、 通用串列匯流排(USB )、及MSL裝置驅動器。通訊裝置 驅動器可以操作爲PPM7〇及/或〇S電源管理94的客戶, 並且’這些裝置驅動器也可以在適當狀態轉移時,由 -13- 1376595 PPM70及/或OS電源管理器94接收通知《例如,當OS 進行至備用模式時,OS電源管理器94可以通知一或更多 通訊驅動器有關其狀態改變。回應於此,通訊次系統540 也可以進入低電源備用狀態,並通訊次系統5 40隨後轉移 至新狀態,以在應用程式次系統510上需要處理時,配合 進入該狀態,可以準備用以喚醒應用程式次系統510。在 應用程式次系統510及通訊次系統5 4 0間之通訊可以在例 如MSL550、一般目的I/0(GPI0)接腳、或其他適當路 徑的通訊路徑上發表發信事件。 爲了如下所述之動態執行及電源縮放,PPM70也可以 通知經由例如MSL驅動器的通訊裝置驅動器,通知次系 統540有關頻率及/或電壓變化。CPMM520然後可通知通 訊軟體’藉以相對於未通知通訊次系統有關在應用程式次 系統中的一或更多類型電源或效能變化的系統,增加電源 管理法的效益。因此,可以完成動態系統級電源管理,而 不是簡單應用程式級或通訊級電源管理。 圖4爲依據本發明例示實施例之在處理系統中管理電 源的方法之流程圖。當處理系統20開機時,處理系統20 可以自動載入PPM70»PPM70可以將電源策略設定檔82 例如由非揮發儲存器,如ROM28或ROM29載入策略管理 器80。電源策略設定檔82可以包含用於PPM70的各元件 的各種組態設定’例如一或更多處理器利用臨限、一或更 多效能臨限、及一或更多策略輸入,其可以如後詳述之鏈 結部份操作狀態與對應平台重組態目錄。電源策略設定檔 -14- 1376595 82可以代表或編碼處理系統20的整體電源管理策略< 各個組態設定可以提供給PPM 70作爲預設値, 以爲例如販售者的使用者、系統管理者、末端使用者 給或修改。因此,如下所述,PPM70可以接收處理 20的使用者指定策略設定,並可以至少部份根據該策 定,來更新電源策略設定檔82。在一實施例中,在電 ' 略設定檔82中之部份或全部値係經由一特定硬體組 φ OS、典型負載的實驗加以開發。實驗可以用以開發其 體組態、OS及負載的適當値。 參考圖4,在步驟410,DMA設定檔74可以藉 動DMA設定檔74而力ύ以啓始。發動DMA設定檔74 序可以包含將一回呼常式相關於OS90的閒置路徑98 作。一硬體抽象層(HAL )或任何其他適當技術均可 以將 DMA設定檔74相關於閒置執行路徑98。例 PPM70可以將回呼常式插入有關於進入及/或離開處 φ 閒置模式有關的中斷服務常式(ISR)中。 DMA設定檔74可以例如根據預設値或使用者界 定値,來設定一取樣週期。DMA設定檔74可以然後 量測在各種系統位置中,例如在資料匯流排、在動態 體控制器(DMC )、在週邊匯流排(PxBus )上的記 消耗(即負載)特徵,而收集直接記億體存取資料。 設定檔74也可以收集在快取存取及快取未中的資料 樣週期可以爲靜態或動態。 在末端取樣週期,DMA設定檔74可以決定非核 並可 所供 系統 略設 源策 態、 他硬 由發 的程 的操 以用 如, 理器 定設 藉由 記億 憶體 DMA 。取 心記 -15- 1376595 億體消耗參數,即哪部份的’DMA活動可以有貢獻於非核 心活動,例如音訊或視訊播放》例如,在部份實施例中, 當系統並未執行非核心活動,例如音訊或視訊播放時, DMA設定檔可以量測在各位置中之記憶體消耗參數。這 些記憶體消耗參數可以儲存於適當記憶體位置中。在取樣 週期中所收集的記憶體消耗參數可以與儲存的參數相比較 ,以決定對非核心活動貢獻的記億體消耗近似値。例如, 儲存於記憶體中的記憶體消耗參數可以由在取樣週期中所 量測的記憶體參數減去。 如果,在步驟425中,非核心記憶體消耗參數(即由 於非核心操作的負載)超出一臨限,則控制流程進行至步 驟43 5及DMA設定檔74在記憶體中設定一旗標,以表示 裝置正操作於DMA作動模式中。相反地,如果在步驟 425,負載並未超出臨限,則控制流程進行至步驟430及 DMA設定檔74在記憶體中設定旗標,表示該裝置正操作 於DMA不作動模式。 控制流程然後進行至步驟440及旗標用以管理電子裝 置的電源狀態。例如,在部份實施例中,平台電源管理器 70可以使用該旗標,以回應於在系統上之DMA負載的變 化,動態縮放電壓及頻率。再者,策略管理器80可以使 用DMA設定檔資料,以追蹤在系統傳輸量上的DMA需求 ,並可以再調整系統設定等,以確保用於DMA的資料率 被維持以用於所需的系統功用及效能。 於此所述之部份操作可以實施爲在電腦可讀取媒體上 1376595 的邏輯指令。當執行於處理器時,邏輯指令使得處理器被 程式化爲特殊目的機器,其實施所述之方法。當被邏輯指 令所架構以執行於此所述之方法時,處理器構成用以執行 所述方法的結構。或者,於此所述之方法可以還原爲在例 如場可程式閘陣列(FPGA )、特殊應用積體電路(ASIC )等等上的邏輯。 於此所述之”邏輯指令”有關於可以爲一或更多機器以 B 執行一或更多邏輯運算的表示法。例如,邏輯指令可以包 含爲一處理器編譯器所解譯以在一或更多資料物件上執行 —或更多運算的指令。然而,這只是機器可讀取指令的例 子,實施例並不限於此態樣》 於此所述之“電腦可讀取媒體”有關於能維持可以爲一 或更多機器所了解的表示法的媒體。例如,電腦可讀取媒 體可以包含一或更多儲存裝置,用以儲存電腦可讀取指令 或資料。此等儲存裝置可以包含儲存媒體,例如光學、磁 • 性、或半導體儲存媒體。然而,這只是電腦可讀取媒體的 例子,本案實施例並不限於此態樣。 於此所述之“邏輯”有關於執行一或更多邏輯運算的結 構。例如’邏輯可以包含電路,其根據一或更多輸入信號 ’提供一或更多輸出信號。此電路可以包含有限狀態機, 其接收數位輸入並提供數位輸出,或電路,其回應於一或 ' 多數類比輸入信號,提供一或多數類比輸出信號。此電路 可以設於特殊應用積體電路(ASIC )或場可程式閘陣列( FPGA )。同時,邏輯可以包含配合處理電路以執行機器 -17- 1376595 可讀取指令的儲存於記億體中的機器可讀取指令。然而, 這些只是可以提供邏輯的例示結構,本案實施例並不限於 此態樣。 在發明說明及申請專利範圍中,可以使用耦接及連接 與其等效。在特定實施例中,連接可以用以表示兩或更多 元件,其直接彼此實體或電接觸。耦接可以表示兩或更多 元件,其爲直接實體或電接觸。然而,耦接也可以表示兩 或更多元件並未直接彼此接觸,但它們仍可以彼此配合或 互動。 於說明書中所述之“一實施例”、“部份實施例”或“實 施例”表示配合包含在至少一實施法中實施例有關的一特 定特性、結構或特徵。在說明書中所述之“在一實施例中v 可以或可不表示相同實施例。 雖然實施例已經針對結構特性及/或方法動作加以描 述,但應了解的是,所主張標的並不限於此所述之特定特 性或動作。相反地1特定特性及動作係被揭示爲實施標的 的樣品形式。 【圖式簡單說明】 圖1爲本發明例示實施例所能實施的適當資料處理環 境的例示實施例的方塊圖; 圖2爲依據本發明例示實施例之處理系統之處理系統 之管理電源的軟體元件的方塊圖; 圖3爲依據本發明例示實施例的具有通訊能力的處理 • 18 - 1376595 系統中的軟體及硬體元件的方塊圖;及 圖4爲依據本發明例示實施例的處理系統中管理電源 的方法之流程圖。 【主要元件符號說明】 20 :處理系統 22 : CPU 2 4 :處理核心 2 6 :晶片上R A Μ
2 8 .晶片上ROM 29 : ROM 3 〇 :效能監視單元 3 2 :晶片上匯流排橋接器 34 : I/O裝置 36:實體及/或邏輯網路 3 8 ’·記憶體控制器 40 :系統匯流排 44 :記憶體匯流排 50 :資料處理系統 60 :電源管理架構 66 :使用者應用程式 68:電源管理應用程式
7 0 : PPM 72:使用者設定介面 -19- 1376595 74 : DMA設定檔 76 :效能設定檔 80 :策略管理器 82 :電源策略設定檔
90 : OS 92 : OS月艮務 94 :電源管理軟體 96 :工作排序器 98 :閒置執行路徑 1 0 0 :裝置驅動器 1 20 :硬體 5 0 0 :處理系統 510:應用程式次系統 520 :通訊電源管理模組 540 :通訊次系統 5 5 2 :串列鏈結 5 5 4 :串列小電腦系統介面協定鏈結 5 5 0 :行動縮放鏈結

Claims (1)

1376595 附件5A :第097147666號申請專利範圍修正本 民國101年8月24日修正 十、申請專利範圍 1. —種電子系統中電源管理之方法,包含: 啓始於電子系統中之直接記憶體存取設定檔,其中該 直接記憶體存取設定檔係耦接至在該電子系統中之策略管 理器; 量測該電子系統中至少一記憶體消耗特徵; 傳送該至少一記憶體消耗特徵至該電子系統的策略管 理器;及 使用該至少一記憶體消耗特徵,以調整該電子系統的 電源狀態。 2. 如申請專利範圍第1項所述之方法,其中量測該 電子系統中至少一記憶體消耗特徵包含由資料匯流排、動 態記億體控制器、及週邊匯流排之至少之一,讀取至少一 記億體消耗參數。 3 ·如申請專利範圍第1項所述之方法,其中量測該 電子系統中至少一記憶體消耗特徵包含讀取快取存取個數 及快取未中個數的至少之一。 4·如申請專利範圍第1·項所述之方法,其中使用該 至少一記憶體消耗特徵以調整該電子系統的電源狀態包含 決定爲該電子系統的非核心操作所產生的記憶體消耗 負載的一部份;及 1376595 將該部份與一臨限値作比較。 5. 如申請專利範圍第4項所述之方法,更包含當該 部份超出該臨限値時,特徵化該系統爲在作動DMA狀態 〇 6. 如申請專利範圍第5項所述之方法,更包含改變 該電子裝置的電源狀態,以適應一作動DMA狀態。 7. 如申請專利範圍第1項所述之方法,其中啓始在 電子系統中之直接記憶體存取設定檔包含在該電子系統的 作業系統的核空間中,樣例化該直接記憶體存取設定檔。 8. —種電子設備,包含: 至少一處理器; 電腦可讀取媒體,耦接至該處理器並包含邏輯指令編 碼於該電腦可讀取媒體中,其中該等指令當被執行於處理 系統時,使得該處理系統執行包含如下的作業: 啓始在電子系統中之直接記億體存取設定檔,其中該 直接記億體存取設定檔係耦接至該電子系統中之策略管理 器; 量測該電子系統的至少一記憶體消耗特徵; 傳送該至少一記億體消耗特徵至該電子系統的策略管 理器;及 使用該至少一記憶體消耗特徵,以調整該電子系統的 電源狀態。 9. 如申請專利範圍第8項所述之電子設備,更包含 編碼於該電腦可讀取媒體內的邏輯指令,當被執行時,架 -2- 1376.595 構該處理器以由資料匯流排、動態記憶體控制器、及週邊 匯流排之至少之一讀取至少一記憶體消耗參數。 10.如申請專利範圍第8項所述之電子設備,更包含 編碼於該電腦可讀取媒體內的邏輯指令,當被執行時,架 構該處理器以讀取快取存取個數及快取未中個數之至少之 —— 〇 11·如申請專利範圍第8項所述之電子設備,更包含 編碼於該電腦可讀取媒體內的邏輯指令,當被執行時,架 構該處理器以: 決定爲該電子系統的非核心操作所產生的記憶體消耗 負載的一部份;及 將該部份與臨限値作比較》 12. 如申請專利範圍第11項所述之電子設備,更包 含編碼於該電腦可讀取媒體內的邏輯指令,當被執行時, 架構該處理器以當該部份超出該臨限時,特徵化該系統成 爲在作動DMA狀態。 13. 如申請專利範圍第12項所述之電子設備,更包 含編碼於該電腦可讀取媒體內的邏輯指令,當被執行時, 架構該處理器以改變該電子裝置的電源狀態,以適應作動 DMA狀態。 14·如申請專利範圍第8項所述之電子設備,更包含 編碼於該電腦可讀取媒體內的邏輯指令,當被執行時,架 構該處理器以樣例化該電子系統的作業系統的核空間內的 該直接S己憶體存取設定檔。 -3- 1376595 15. —種包含邏輯指令的電腦可讀取媒體,當邏輯指 令被執行時於耦接至該電腦可讀取媒體的處理系統時,使 得該處理系統執行包含以下的作業: 啓始在電子系統內的直接記億體存取設定檔,其中該 直接記憶體存取設定檔係耦接至該電子系統中的策略管理 器; 量測該電子系統的至少一記憶體消耗特徵; 傳送該至少一記憶體消耗特徵至該電子系統的策略管 理器;及 使用該至少一記億體消耗特徵,以調整該電子系統的 電源狀態。 16. 如申請專利範圍第15項所述之電腦可讀取媒體 ,更包含邏輯指令,當被執行時,架構該處理器以由資料 匯流排、動態記憶體控制器、及週邊匯流排之至少之一讀 取至少一記憶體消耗參數。 17. 如申請專利範圍第15項所述之電腦可讀取媒體 ,更包含邏輯指令,當被執行時,架構該處理器以讀取快 取存取個數及快取未中個數之至少之一。 18. 如申請專利範圍第15項所述之電腦可讀取媒體 ,更包含邏輯指令,當被執行時,架構該處理器以: 決定爲該電子系統的非核心操作所產生的記憶體消耗 負載的一部份:及 將該部份與臨限値作比較。 1 9.如申請專利範圍第1 8項所述之電腦可讀取媒體 -4- 1376.595 ’更包含邏輯指令’當被執行時,架構該處理器以當該部 份超出該臨限値時,特徵化該系統成爲在作動DMA狀態 〇 20.如申請專利範圍第1 5項所述之電腦可讀取媒體 ’更包含邏輯指令,當被執行時,架構該處理器以改變該 電子系統的電源狀態,以適應作動DMA狀態》 1376595 附件3A :第097147666號中文誘明#修正頁 民國101年8月24日修正 七、指定代表圖: (一) 、本案指定代表圖為:無 (二) 、本代表圖之元件符號簡單說明:無 八、本案若有化學式時,請揭示最能顯示發明特徵的化學 式:無
TW097147666A 2007-12-28 2008-12-08 Method for power management in electronic systems, electronic apparatus using the same and computer readable medium thereof TWI376595B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/006,064 US7971084B2 (en) 2007-12-28 2007-12-28 Power management in electronic systems

Publications (2)

Publication Number Publication Date
TW200941207A TW200941207A (en) 2009-10-01
TWI376595B true TWI376595B (en) 2012-11-11

Family

ID=40800115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147666A TWI376595B (en) 2007-12-28 2008-12-08 Method for power management in electronic systems, electronic apparatus using the same and computer readable medium thereof

Country Status (3)

Country Link
US (2) US7971084B2 (zh)
CN (1) CN101477399B (zh)
TW (1) TWI376595B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766672B2 (en) 2007-12-28 2017-09-19 Intel Corporation System for managing power provided to a processor or memory based on a measured memory consumption characteristic
US7971084B2 (en) 2007-12-28 2011-06-28 Intel Corporation Power management in electronic systems
US8209413B1 (en) * 2008-10-31 2012-06-26 Hewlett-Packard Development Company, L.P. Emergency power settings for data-center facilities infrastructure event
GB2465594A (en) * 2008-11-21 2010-05-26 Symbian Software Ltd Power management based upon a prediction associated with an observed sequence of events
US20120016606A1 (en) * 2010-02-25 2012-01-19 Emmanuel Petit Power Profiling for Embedded System Design
US9141179B2 (en) * 2010-10-21 2015-09-22 Intel Corporation Fine grained power management in virtualized mobile platforms
US8575993B2 (en) * 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
US20130155081A1 (en) * 2011-12-15 2013-06-20 Ati Technologies Ulc Power management in multiple processor system
WO2014085980A1 (en) * 2012-12-04 2014-06-12 Qualcomm Incorporated Apparatus and method for enhanced mobile power management
TWI475371B (zh) * 2013-09-13 2015-03-01 Ind Tech Res Inst 電子裝置與其電源管理方法
US9575536B2 (en) * 2014-08-22 2017-02-21 Intel Corporation Methods and apparatus to estimate power performance of a job that runs on multiple nodes of a distributed computer system
CN107205469B (zh) * 2014-11-25 2021-02-02 奥驰亚客户服务有限责任公司 用于执行电子烟装置操作系统的方法和装置、程序语言和应用程序编程接口
US10101786B2 (en) * 2014-12-22 2018-10-16 Intel Corporation Holistic global performance and power management
US11399344B2 (en) * 2015-01-26 2022-07-26 Apple Inc. System and method for SoC idle power state control based on I/O operation characterization
DE112016007529T5 (de) * 2016-12-20 2019-09-26 Intel Corporation Verwaltung von Energiezuständen
US10552250B2 (en) * 2017-10-10 2020-02-04 International Business Machines Corporation Proactive voltage droop reduction and/or mitigation in a processor core
US11481016B2 (en) * 2018-03-02 2022-10-25 Samsung Electronics Co., Ltd. Method and apparatus for self-regulating power usage and power consumption in ethernet SSD storage systems
US11152077B2 (en) * 2019-12-18 2021-10-19 Micron Technology, Inc. Transmitting data and power to a memory sub-system for memory device testing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593651A (ja) 1982-06-30 1984-01-10 Fujitsu Ltd フア−ムウエアによる性能測定システム
US5765209A (en) 1993-09-23 1998-06-09 Hewlett-Packard Co. Method and apparatus to eliminate redundant mapping in a TLB utilizing variable sized pages
TW282525B (zh) 1994-06-17 1996-08-01 Intel Corp
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US6092180A (en) 1997-11-26 2000-07-18 Digital Equipment Corporation Method for measuring latencies by randomly selected sampling of the instructions while the instruction are executed
US6571333B1 (en) 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
GB2373887A (en) 2001-03-28 2002-10-02 Hewlett Packard Co Context dependent operation, including power management, of a mobile computer
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US7451332B2 (en) 2003-08-15 2008-11-11 Apple Inc. Methods and apparatuses for controlling the temperature of a data processing system
US7079904B1 (en) 2003-09-12 2006-07-18 Itt Manufacturing Enterprises, Inc. Adaptive software management
DE102004032237A1 (de) * 2004-07-02 2006-01-26 Infineon Technologies Ag Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
US7814485B2 (en) 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
US7346787B2 (en) 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
US7218566B1 (en) 2005-04-28 2007-05-15 Network Applicance, Inc. Power management of memory via wake/sleep cycles
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
US7971084B2 (en) 2007-12-28 2011-06-28 Intel Corporation Power management in electronic systems

Also Published As

Publication number Publication date
CN101477399A (zh) 2009-07-08
US7971084B2 (en) 2011-06-28
CN101477399B (zh) 2012-01-04
US20090172432A1 (en) 2009-07-02
US8402293B2 (en) 2013-03-19
TW200941207A (en) 2009-10-01
US20120166844A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
TWI376595B (en) Method for power management in electronic systems, electronic apparatus using the same and computer readable medium thereof
JP6215630B2 (ja) データトランザクションによって電力供給を制御するSoC、及びその動作方法
US7346787B2 (en) System and method for adaptive power management
US7814485B2 (en) System and method for adaptive power management based on processor utilization and cache misses
US7529958B2 (en) Programmable power transition counter
US8776066B2 (en) Managing task execution on accelerators
US8775836B2 (en) Method, apparatus and system to save processor state for efficient transition between processor power states
CN104011626A (zh) 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置
TWI578154B (zh) 用於電源管理的系統、方法及設備
US8607177B2 (en) Netlist cell identification and classification to reduce power consumption
US9916165B2 (en) Systems and methods to optimize boot for information handling system comprising persistent memory
US20140067293A1 (en) Power sub-state monitoring
TWI557541B (zh) 虛擬化行動平台中之細粒電源管理技術
US7093149B2 (en) Tiered secondary memory architecture to reduce power consumption in a portable computer system
JP2022036904A (ja) エネルギー効率の良いコア電圧選択装置及び方法
US11734067B2 (en) Multi-core system and controlling operation of the same
McIntire et al. Energy-efficient sensing with the low power, energy aware processing (LEAP) architecture
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US9766672B2 (en) System for managing power provided to a processor or memory based on a measured memory consumption characteristic
US11933843B2 (en) Techniques to enable integrated circuit debug across low power states
US20240061492A1 (en) Processor performing dynamic voltage and frequency scaling, electronic device including the same, and method of operating the same
US20240103601A1 (en) Power management chip, electronic device having the same, and operating method thereof
Motlhabi Advanced android power management and implementation of wakelocks
KR20240043635A (ko) 전력 관리 칩, 그것을 포함하는 전자 장치, 및 그것의 동작 방법
Che et al. OS-Level PMC-Based Runtime Thermal Control for ARM Mobile CPUs

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees