TWI361452B - - Google Patents

Download PDF

Info

Publication number
TWI361452B
TWI361452B TW97140378A TW97140378A TWI361452B TW I361452 B TWI361452 B TW I361452B TW 97140378 A TW97140378 A TW 97140378A TW 97140378 A TW97140378 A TW 97140378A TW I361452 B TWI361452 B TW I361452B
Authority
TW
Taiwan
Prior art keywords
wafer
integrated circuit
pattern
laser light
grain
Prior art date
Application number
TW97140378A
Other languages
English (en)
Other versions
TW201017734A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW97140378A priority Critical patent/TW201017734A/zh
Publication of TW201017734A publication Critical patent/TW201017734A/zh
Application granted granted Critical
Publication of TWI361452B publication Critical patent/TWI361452B/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

1361452 六、發明說明: . 【發明所屬之技術領域】 本發明係關於一種去除晶圓上晶粒圖案層之方法,尤 指一種能快速去除晶圓上部份晶粒圖案層構成待去除區域 之方法。 【先前技術】 國内半導體產業之垂直整合完整,從半導體前段的積 • 體電路設計,一直到令後段之半導體製程及封裝等廠商均 具有成熟的技術。 早期積體电路设§}*業者於開發並完成積體電路佈局模 擬後’會先委託晶圓廠製作一批測試用晶粒,待完成後再 由半導體封裝廠加以封裝,而積體電路設計業者會以封裝 完成之積體電路元件進行測試,以實際驗證其開發的積體 電路是否成功;一旦測試結果不佳,則必須重新檢視積體 電路或佈局上的問題,待除錯完成後,又必須重覆前述流 籲秩。然而,前述流程實太過曠日費時而且積體電路設計業 者在未大量生產前,就必須投資測試用晶粒的製作及封裝 費用。 、 因此,近期晶圓廠因感受到積體電路設計業者之需求, 故已開放接受小額晶粒數量的下單,其作法即是集合數家 積體電路設計業者相同製程的下單,將其積體電路製作於 同-塊晶圓上,如第一圖所示’即為複合式晶圓(1〇)因為 積體電路尺寸不同之故,晶圓上即分佈有不同尺寸之晶粒 的積體電路圖案(20)。 3 然而,如此作法仍嫌測試時間過長,即積體電路設計 二:雖:下單製作小額數量的晶粒作測試用,❻由於晶粒 ^ B曰圓上切割出來,會因為所使用的切晶半導體設備, 壞B曰板之圖案層’因此’最經濟有效方式且可快速測 ^開發中㈣電路或其佈局是否能正f運作,即是直接於 as : f測4。’准,如此一來必須將整個晶圓交付給積體電 路6:業I ’然而其上仍有其它家業者之積體電路,為避 免=豕業者積體電路被盜取,故在將整個晶圓交付給其中 豕積體電路設計業者時’必須移除晶圓上其它積體電路 設計業者的積體電路m對於此-需求則必須找出合 l的知除方法,以有效地輔助開發中積體電路的量產進度。 【發明内容】 有鑑於上述缺點,本發明係關於一種快速去除晶圓上 不規則曰曰粒積體電路圖案之方法,令晶圓廠有效提供積體 電路設計業者開發中積體電路的量產進度。 '、達上述目的所使用的主要技術手段係令該快速去除 晶圓上不規則晶粒積體電路圖案之方法包含有: 準備一複合式晶圓,該晶圓端面上形成複數晶粒之積 體電路圖案的晶粒; t擇忒晶圓上欲去除晶粒積體電路圖案所構成的至少 一平面區域; 依照目削積體電路最頂層之圖案層材料及深度選擇合 適的雷射光波長及功率; 依據待去除平面區域設定電射光行進軌跡,即取各待 4 1361452 去除平面區域的長距離一端作為原點; 控制電射光移動軌跡’即自原點沿著長距離持續向内 來回移動,直到全部掃描過整個待去除平面區域為止,並 以竹-圖案廣外露,·之後重覆此步驟直到所有待去除平 面區域的下一圖案層外露為止; 依據下-圖案層的材料及深度選擇合適的雷射 及功率’重«述複數步驟,直到待去 晶 端面外露為止; 场之日曰圓 由上述說明可知,由於3 矽雷枚“ i 圓 上已形成複數晶粒積 體電路圖案’當欲保留苴中牲 ' 測試時,通…人一: 積體電路圖案進行 …一個或多個不規則之去除平面區域, 因此,本發明係採用雷射進 除乎^又並為加快移除速 又再預先设定各去除平面 „ 去各除平面區域的長距離進^的原點,亚控制雷射光以 ^ ^ ^ 進仃來回柃描,避免控制電射光 來口 U次數過高,而延遲去除時間。 【實施方式】 請參閱第一圖及坌m Λ 的俯#胃 Α圖所示,係為一複合式晶圓(1 〇) 的俯視圖,該晶圓(1〇) 面(1 〇1)上形成有尺寸大小不一或 不冋日日粒之積體電路 法 q木(20)。為方便瞭解本發明去除方 區分 之積體電路圖案上標示符號(A〜E),以 欲保留A、D、F ”☆圖案,以下謹進一步說明本發明 積體電路圖案,^ 積體電路圖案,而移除其它晶粒之 路圖案分佈位置可二:晶圓端面上八至G晶粒之積體電 °月配合參閱第二圖所示,若欲保留 5 1361452 A、D、F晶粒之積體電路圖案,則該晶圓(1 〇)上即包含有 二個相同形狀之待去除平面區域(102 ;灰階色塊)。 請參閱第三圖、第四圖及第五A至E圖所示,本發明 的去除方法係包含有: 準備一複合式晶圓(10),該晶圓端面(1〇1)上形成複數 晶粒之積體電路圖案(2〇)(4〇)。 選擇該晶圓(10)上欲去除晶粒積體電路圖案所構成之 至少一待去除平面區域(102)(41)。於上述例子中,該晶圓(1〇) φ 上即包含有二個相同形狀之待去除平面區域(102)。 依照目前積體電路最頂層之第一圖案層(21)的材料及 深度選擇合適雷射光(30)波長及功率(42)。由於晶圓上各晶 粒積體電路圖案係由不同材料以沉積、濺鍍等製程自晶圓 端面向上累積出數個圖案層而構成,如第四A圖來說,係 以第一至第三圖案層(21)(22)(23)舉例說之,因此各圖案層 的材質並非完全相同,故必須依照材質特性及其深度挑選 出合適的雷射光波長及功率。舉例說明之,.目前可用雷射 鲁光波長概分四種:1〇64nm、532nm、355nm、266nm,其 中1〇64nm、532nm雷射光可應用於水導雷射設備中。 依據待去除平面區域(102)設定電射光行進軌跡,即取 各待去除平面區域(彳02)的長距離一端作為原點(43)。 控制電射光(30)自原點沿著長距離持續向内來回移 動,如第三圖所示,直到全部掃描過整個待去除平面區域 (102)為止’並以令下—第二圖案層(22)外露(44);之後重 覆此步驟直到三個待去除平面區域(1〇2)的下—第二圖案層 (22)外露(45)°本發明設定雷射光移動軌跡係以如AUT0 6 1361452 CAD繪圖軟體加以編輯,並輸入至如水導雷射設備或一般 雷射設備中,令該水導雷射設備依據預先編輯的路徑,而 對準描述所有待平面區域’達到對晶圓進行去除不規則形 狀區域。 依據下一第二圖案層的材料及深度選擇合適的雷射光 (30a)波長及功率(46)(47),並重覆前述複數步驟(41_47), 直到待去除平面區域(102)之晶圓端面(1〇1)外露為止(49)。 於本實施例中,係因各晶粒係包含有不同材料之第一至第 三圖案層(21〜23),故會選擇三次不同波長及功率的雷射光 (3〇)(3〇a)(勘)加以去除,誠如第六圖所示最後晶圓 即僅包含A、E、Fasa粒之積體電路圖案於其端面〇叫上。 說明可知,由於複合式晶圓係於其端面上已形 複數曰曰粒積體電路圖帛’當欲保留其中特定的曰粒積體 電路圖案進行測試時,即會包含 u積體 平面區域,因此,本發明係::雷::: =則之去除 制雷射光以去各除平面區域的長距離進並控 控制電射光來回掃描次數 丁朿口掃描,避免 數過回,而延遲去除時間。 【圖式簡單說明】 J圖係複合式晶圓的俯視圖。 域 第二圖:係標示第一圖複合式晶 彳固#去除平面 二三::係本發明雷射光移動 弟四圖:係本發明去除方法的流程圖:圖。 上冲1452 第五A至E圖:係去除—牲 流程剖面示意圖。 …千面區域各圖案層的 八4第六圖:係經本發明去除部份晶粒積體電路圖案之複 合式晶圓的俯視圖。 【主要元件符號說明】 (1〇)(1〇a)晶圓 (101)端面 (102)待去除平面區域(20)晶粒積體電路圖案 (21)第一圖案層 (22)第二圖案層 (23)第三圖案層 (30)(30a)(30b)雷射光 8

Claims (1)

1361452 七、申請專利範圍: 1·一種快速去除晶圓上不規則晶粒積體電路圖案之方 法’其包含有: 準備一複合式晶圓,該晶圓端面上形成複數晶粒之積 體電路圖案的晶粒; 選擇該晶圓上欲去除晶粒積體電路圖案所構成的至少 —平面區域; 、依照目前積體電路最頂層之圖案層材料及深度選擇合 馨 適的雷射光波長及功率; 依據待去除平面區域設定電射光行進執跡,即取各待 去除平面區域的長距離一端作為原點; …控制電射光移動執跡,即自原點沿著長距離持續向内 來I私動,直到全部掃描過整個待去除平面區域為止,並 以7下一圖案層外露;之後重覆此步驟直到所有待去除平 面區域的下一圖案層外露為止; ’、 依據下一圖案層的材料及深度選擇合適的雷射光波長 籲及力率,重覆前述複數步驟,直到待夫除平面區域之晶圓 端面外露為止。 2·如申請專利範圍帛]項所述快速去除晶圓上不規則 晶粒積體電路圖案之方法,上述雷射光係包有刪_、 、355nm及266nm波長雷射光。 3.如申請專利範圍帛2工員所述快速去除晶圓上不規則 晶粒積體電路圖案之方法,上述1〇64nm及532nm波長雷 射光係由—水導雷射設備提供。 4·如申請專利範圍帛2項所述快速去除晶圓上不規則 9 “積體電路圖s 騍,該移動執 方法,上述控制雷射光移動執跡步 跡係由繪圖軟體加以編輯。 0 ·如申性鼻j I 晶粒積體f 3項所述快速去除晶圓上不規則 驟,該移動軌跡:二方法,上述控制雷射光移動軌跡步 導雷射設備。' 、·Β圖軟體加以編輯,並再輸入至該水 6·如申請專利範圍第
5項所述快速去除晶圓上不規則 ’該繪圖軟體係為AUTO CAD軟 晶粒積體電路圖案之方法 體。 ' 八、圖式.(如次頁)
10
TW97140378A 2008-10-22 2008-10-22 Method of rapidly removing irregular die integrated circuit pattern TW201017734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97140378A TW201017734A (en) 2008-10-22 2008-10-22 Method of rapidly removing irregular die integrated circuit pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97140378A TW201017734A (en) 2008-10-22 2008-10-22 Method of rapidly removing irregular die integrated circuit pattern

Publications (2)

Publication Number Publication Date
TW201017734A TW201017734A (en) 2010-05-01
TWI361452B true TWI361452B (zh) 2012-04-01

Family

ID=44830968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97140378A TW201017734A (en) 2008-10-22 2008-10-22 Method of rapidly removing irregular die integrated circuit pattern

Country Status (1)

Country Link
TW (1) TW201017734A (zh)

Also Published As

Publication number Publication date
TW201017734A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
CN105102179B (zh) 激光加工装置及激光加工方法
US9134627B2 (en) Multiple-patterning overlay decoupling method
EP2544219A1 (en) Single crystal substrate with multilayer film, production method for single crystal substrate with multilayer film, and device production method
US9583391B2 (en) Wafer processing method
CN109643640B (zh) 在工艺中控制衬底上图案定位的方法及计算机程序产品
US10838309B2 (en) Device manufacturing method and patterning devices for use in device manufacturing method
CN101834160A (zh) 一种提高芯片成品率的多项目晶圆切割方法
US9018080B2 (en) Wafer processing method
WO2020130109A1 (ja) レーザ加工方法、及び、半導体部材製造方法
CN112447540A (zh) 半导体加工方法
CN108630601A (zh) 半导体装置的制造方法
JP2004296519A (ja) 製造管理方法
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
TWI361452B (zh)
TWI650801B (zh) 用於形成多晶矽之方法
TWI511235B (zh) 用於記憶體修復之適應性處理限制
CN105988311B (zh) 一种对准图形及其制作方法
KR100676606B1 (ko) Cmp 공정을 위한 더미 패턴을 형성하는 방법
US9978625B2 (en) Semiconductor method and associated apparatus
US10379447B2 (en) Method and apparatus for simulation of lithography overlay
CN114600231A (zh) 利用划割道图案来减少缺陷的集成电路
Hu et al. Hybrid soldering 2.3 d assembly with high reliability and low cost
US12107009B2 (en) Method of dicing wafer forming modified layer in chucked wafer
TWI834663B (zh) 被加工物之加工方法
Flemish et al. Development and Industrialization of InGaN/GaN LEDs on Patterned Sapphire Substrates for Low Cost Emitter Architecture

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees