TWI360777B - A method to control core duty cycles using low pow - Google Patents

Description

1360777 九、發明說明 【發明所屬之技術領域】 本發明係有關使用低電力模式以控制核心工作週期之 方法。 【先前技術】 處理器爲基礎之平台的低電力特徵對有助於行動運 算’增加諸如筆記型電腦、手持電腦、「智慧型」電話等 等之裝置的電池壽命。類似地，在諸如密集佈設伺服器的 處理器爲基礎之平台中的熱需求使在此種環境中控制電力 之使用變得格外重要。電力效率對於處理器爲基礎之平台 一般爲重要的，且因此可將支援低電力使用的特徵納入許 多不同種類的平台中。此種特徵可包括，例如，閘控或關 閉部分的邏輯、降低操作頻率、將顯示器變暗等等。可將 這些特徵納入晶片組及處理器核心中。 目前的實行仰賴對應用程式與服務嚴格的控制，這些 應用程式與服務在諸如專門設計成使用低電力的目前行動 電話中之平台上運作。針對需支援非常長的待命時間之開 放平台而言卻不實用。 先進組態與電力介面（ACPI)規格界定針對操作系統 (OS)之電力管理介面，其如眾所皆知地包括系統及裝置電 力狀態。可從全球資訊網上的WWW. acpi.info取得此規 格。 在典型的處理器爲基礎平台中，有會令處理器離開閒 -4- 1360777 置或低電力狀態並變成現行（active)之至少兩種中斷。第 一種中斷係由操作系統可用之各種類型的計時器所導致， 這爲此技藝中已知者。其他類型得中斷爲事件驅使，並由 諸如外部輸入事件、失敗情況等等的事件所導致。 __在某些處理器爲基礎之平台中_，可變化處理器之工作 週期。針對每一段時間切片，處理器可僅於該時間片段的 —部分時間內以完全現行模式操作，並且於該時間片段的 其餘時間中爲閒置的。此部分係稱爲工作週期。 1J 式 方 施 實 及 容 內 明 發 在一些實施例中，處理器爲基礎之平台包括硬體構 件，期可稱爲工作週期計時器（DC T) »此構件可納入晶片 組中作爲處理器之電力管理功能的一部分，或直接納入處 理器本身之中，或平台的其他硬體構件中。 第1圖描繪處理器爲基礎之系統或平台100，包含有 工作週期計時器作爲處理器的晶片組之一部分。系統1 〇〇 係由具有兩個核心140的處理器105所構成。處理器藉由 內部匯流排系統112中的一或更多匯流排連接至內部貯 存，如碟驅動系統1 1 5及記憶體1 1 0。內部匯流排系統亦 互連至外部匯流排1 3 5，其則可連接至周邊裝置，如外部 顯示裝置125 '外部大量儲存裝置12〇 (如CDROM或 DVD-RW裝置）及其他周邊裝置130。 可有許多類似第1圖中所示之處理器爲基礎之系統的 許多不同實施例。在一些實施例中，可有比兩個核心更多 1360777 或更少的核心存在於處理器105中。詳言之，在—些實施 例中的處理器可爲單一核心處理器。在其他實施例中，可 與快取系統一起使用多處理器系統，其允許在處理器的每 —個上執行的線程對快取同時共享存取。在一些實施例 中，記^體、貯存及周邊裝置的具體組織可不同。在—些 實施例中，可省略某些周邊裝置，或系統可包括其他未圖 示之介面’如網路連接器、音頻輸入/輸出等等。如熟悉 此技藝者可理解到，可使用許多其他的實施例。 第1圖中所示的平台包括同樣與匯流排1 3 5連接之晶 片組117，其可控制平台的特徵或功能，包括電力管理功 能。在此實施例中，晶片組可包含工作週期計時器 (DCT)。一般而言，DCT邏輯係用來回應於電力管理需 求、中斷、熱事件等等而管理平台之處理器的工作週期。 第2圖描繪第2圖之實施例中之處理器218在高層級 之一些區塊層級特徵。一般而言，如第2圖中所示般的處 理器218可包括處理器匯流排，如第2圖中以237指示。 此外，如第2圖中所示，處理器可包括在一或更多庫的暫 存器250，以及如已知地各暫存器能夠儲存32、64、128 或另一資料位元數量。各暫存器庫可進一步具有數個暫存 器，如8、32、64個暫存器。一些暫存器可專門用於控制 與狀態，例如於x86實施例中用來儲存CR位元。在其他 實施例中，可將其他控制暫存器及旗標儲存於處理器中’ 已允許如此技藝中已知之不同的操作模式與狀態檢察。一 般而言，如第2圖之實施例中所示般的處理器會包括自記 -6- 1360777 憶體、快取或其他貯存提取指令與資料之邏輯或邏輯電路 23 0、解碼指令之邏輯或邏輯電路以及執行指令之執行單 元，如234。這些功能單元可有許多變化，如可管線化執 行單元中的執行’或包括推測及分支預測，或具有與特定 ^處理器或應用f式有關之其他特徵。處理器中可存在其 他功能邏輯265，如算術或圖形處理用之邏輯以及已知之 其他特定處理器的功能。在一些實施例中可有板上快取 260。此快取如已知地可有各種大小，如128 MB、1GB等 等。如先前參照第2圖所示，處理器218包括工作週期計 時器（DCT)單元或邏輯電路222。如參照第1圖所討論， DCT邏輯一般回應於電力管理需求、中斷、熱事件及其他 參數而管理平台之處理器的工作週期。 在各個上述實施例中，DCT可連同處理器的指令一起 使用，該指令界定針對特定時間片段所希望之核心的工作 週期。在正常使用期間，處理器爲基礎之系統有時會進入 大略閒置的狀態。在此實施例中，進入大略閒置的狀態會 令包含在第1圖中所示之實施例的系統或晶片組117的電 力管理邏輯中或第2圖中所示的處理器邏輯222中的DCT 導致系統使用低電力核心狀態。在依照ACPI協定的系統 中，此狀態可爲如ACPI規格中所界定之C6狀態。一般 而言，中斷可將處理器帶出此低電力模式。此種中斷的常 見來源可爲此種大略閒置系統中的計時器跳動（tick)。可 在偵測到已接收之計時器跳動同時核心在最低狀態保持電 力模式中時，使用新指令。該指令會指示希望的核心之工 1360777 作週期，且一旦耗盡工作週期則進入核心電力模 令接著令DCT準備並開始跳動。若現行線程當 到期時正在執行，則系統的電力管理設備會停止 迫核心與系統進入指定的狀態，如在符合ACPI 爲C6狀態或在其他者中爲其等效者。到了下一 跳動中斷時，會將系統帶離強迫進入的低電力 OS及任何執行線程而言會看似已耗盡全f (quantum)，並有可能被推到重排佇列的末端。 統在耗盡工作週期之前指示閒置情況，OS中的 碼會請求移到新低電力模式。請求移到新低電力 作會取消DCT » 在一些實施例中，DCT邏輯可讓平台迅速適 或先前所關照之工作負載。此種工作負載一般需 件來引發轉變。此外部事件可具有使用者輸入的 鍵盤事件、滑鼠事件、觸碰式螢幕輸入、說話接 舉例而言，諸如改變至較無效率而較高性能的模 管理事件、或諸如語音呼叫、推式升級或推式電 網路驅使事件。在此情況中，任何非計時器中斷 源會接著取消任何之前實例化的工作週期計時器 消DCT，處理器茲允許諸如驅動器及中斷碼之時 線程或程序執行到完成。不像驅動器及外部中斷 計時器跳動中斷或時期計時器爲基之線程典型沒 之嚴謹的時間截止期限，而爲希望以同步方式完 固定的功能，因此可延後或更換至〇S的下一 式。該指 工作週期 核心並強 的系統中 個計時器 狀態，對 形的定量 若操作系 電力管理 模式的動 應非閒置 要外部事 形式，如 收等等、 式之電力 子郵件的 之中斷來 。一旦取 間敏感的 處置器， 有須完成 成之一組 個排程定 1360777 於第3圖中描繪包含在平台硬體或處理器硬體中之 DCT邏輯的功能。在此圖中，以高層級描繪DCT邏輯內 的處理。從處理器爲基礎之系統的閒置狀態開始相關的處 理310。電力管理邏輯可接著將系統置於低電力消耗狀態 中，如符合ACPI之平台中的C6，3 20。接著中斷可抵 達，330。若此中斷爲標準時期或計時器中斷，350，發出 電力管理指令以準備DCT並且指定當DCT到期時要進入 之低電力核心狀態，3 50至340。否則，再不準備DCT的 情況下處理中斷，350至360。若中斷爲計時器中斷，沿 著路徑340至360繼續處理中斷，但可能會受到DCT計 時器到期事件的中斷及閒置，3 8 0。在無論這兩種情況的 哪一種中，處置該中斷的線程接著繼續執行，3 70。 當DCT到期時，3 8 0，會強迫系統進入指定的低電力 狀態並且處理返回到在3 2 0的狀態。 在一些實施例中，DCT亦可用於平台上之主動熱管 理。熱感測器可在一些實施例中用作進入持續改變核心的 工作週期之策略中之輸入。此在一些實施例中可提供熱量 更快速的消散，由於能夠實質上影響平台的平均電力消耗 (及相關的熱產生）。 在實施例中使用DCT能夠以低負擔維持對工作週期 及進而平台的平均待命電力非常精細地控制。DCT允許平 台適應平台之閒置特性而不會顯著地影響待命與電池壽明 需求。此機制亦允許時間緊要的執行以及一旦平台處於現 -9- 1360777 行狀態推遲之線程執行至完成。 應注意到可有上述實施例的許多變化。DCT邏輯可納 入不同平台中的不同構件中，如晶片組中、處理器中、 BIOS韌體中等等。在計時器到期後所指定之針對閒置狀 態的平台可用的實際電力狀態取決於平台。可在不符合 ACPI的系統中使用非ACPI狀態的狀態。可有第1圖之 系統及第2圖之處理器的邏輯組織可有許多變化。第3圖 的流程圖在高層級並可於邏輯電路、微碼或嵌入韌體並可 從媒體（如碟片或其他貯存）下載之程式中以各種不同的方 式加以實行。 在前述說明中，爲了解釋而提出各種特定的細節，以 提供所述之實施例之詳盡的了解，然而，熟悉該項技藝者 可理解到可在無這些特定細節的情況下施行許多其他的實 施例。 以對於處理器爲基礎之系統內之資料位元的操作之演 算法與符號表示來呈現上述詳細說明中的一些部分。這些 演算式描述與表示爲熟悉該項技藝者最有效傳達其之硏究 的本質給此技藝中之他人所用的方式。這些操作爲需要實 體量的實體操縱。這些量可具有電性、磁性、光性或能被 儲存、傳送、結合、比較及其他方式操縱的其他實體信號 的形式。已證明有時，主要爲了慣用的原因，將這些信號 稱爲位元、値、元件、符號、字體、式子、數字或類似 者。 然而，應了解到所有這些與類似的詞應與適當的實體 -10- 1360777 量關聯.並且僅爲應用至這些量的方便標記。除非另有所 指’否則從說明中很明顯地，「執行」、「處理」、「運 算」、「計算」、「判斷」或類似者可指處理器爲基礎之 系統或類似的電子運算裝置的動作與程序，其操縱並轉變 處理器爲基礎之系統_貯存^內以實體量表示的資料成爲類似 表示或其他此種資訊儲存、傳送或顯示裝置內的其他資 料。 在實施例的說明中，參照附圖。在圖中，類似的元件 符號描述所有圖中實質上類似的構件。可使用其他實施 例，以及可作出結構、邏輯及電性改變。此外，應了解到 各種實施例，雖然不同，非絕對互斥。例如，在一實施例 中所描述之特定特徵、結構或特性可包括在其他實施例 內。 另外，實施於處理器中的一實施例的設計可經過各種 階段，從產生到模擬到製造。代表一種設計之資料可以各 種方式代表該設計。首先，在模擬中會有用地，可以硬體 描述語言或另一功能性描述語言代表硬體。額外地，可在 設計程序的某階段產生具有邏輯及/或電晶體閘之電路層 級模型。此外，大部分的設計，在某些階段，會到達可以 代表各種裝置的實體配置之資料來模型化之層級。在使用 傳統半導體製造技術的情況中，代表裝置配置模型之資料 可爲指定用來產生積體電路的遮罩之不同遮罩層的各種特 徵的有或無。在設計的任何表示中，可於任何形式之機器 可讀取媒體中儲存資料。光或電波調變或以其他方式產生 -11 -

1360777 而傳送此種資訊、記億體 '或磁性或光性儲存穷 片，可爲機器可讀取之媒體。這些媒體的任何ΐ 或「指示j該設計或軟體資訊。當傳送指示或为 設計的電性載波時，到執行複製、緩衝或重傳調 _程度，會製造新的副本。因此，通訊提供者或靜 製造構成或代表一實施例之物件（如載波）之副本 可以程式產物的方式提供實施例，其可包转 有資料之機器可讀取媒體，當機器存取該些一 ί 機器執行根據主張專利權之標的物之程序。機署 體可包括，但不限於，軟碟、光碟、DVD-ROM RAM 碟、DVD-RW 碟、DVD + RW 碟、CD-R 描 碟、CD-ROM碟及光磁碟、ROM、RAM、 EEP ROM '磁卡或光卡、快閃記憶體或適合儲存 的其他類型之媒體/機器可讀取媒體。此外，實 以程式產物的方式下載，其中透過包含於載波或 媒體中之資料信號的方式經由通訊鍊結（如數據 連結）可從遠端資料來源傳送程式到請求裝置。 以最基本的形式描述許多方法，但可增加步 方法或從任一方法中刪除步驟，並且可對上述之 或減少資訊’而不悖離主張專利權之標的物的基 對於熟悉該項技藝者顯而易見地，可作出許多進 更與順應。並非提供特定實施例來限制主張專利 物，而係加以闡明。主張專利權之標的物之範疇 述提供的特定範例而僅由下列申請專利範圍所決 [體，如碟 「「承載j 〖載編碼或 i性訊號的 丨@提供者 〇 丨於上儲存 料時會令 丨可讀取媒 碟、DVD-、CD-RW EPROM 、 程式產物 施例亦可 :其他傳播 機或網路 驟至任一 訊息增加 本範疇。 一步的變 權之標的 並非由上 定。 -12- 1360777 【圖式簡單說明】 第1圖描繪於一實施例中的處理器爲基礎之系統。 第2圖描繪於一實施例中之處理器。 第3圖描繪於一實施例中之處理流程。 【主要元件符號說明】 1〇〇:處理器爲基礎之系統或平台 105 :處理器 1 1 〇 :記憶體 1 1 2 :內部匯流排系統 · 1 1 5 :碟驅動系統 1 1 7 :晶片組 120 :外部大量儲存裝置 1 2 5 :外部顯示裝置 1 3 0 :其他周邊裝置 1 4 0 :核心 21 8 :處理器 222:工作週期計時器（DCT)單元或邏輯電路 230:邏輯或邏輯電路 234 :執行單元 23 7 :處理器匯流排 25 0 :暫存器 260 :板上快取 -13- 1360777 26 5 :其他功能邏輯

Claims (1)

1360777 附件3A:第097111092號申請專利範圍修正本 民國100年9月28曰修正 十、申請專利範圍 1 . 一種使用低電力模式以控制核心工作週期之方法’ ' 包含： • 由處理器以指定的工作週期時期及指定的電力狀態起 始工作週期計時器，該指定的工作週期時期包含其中該處 理器處於完全現行情況之第一週期及其中該處理器處於閒 ®置情況之第二週期； 若該工作週期計時器到期，回應於該工作週期計時器 的到期而將該處理器置於該指定的電力狀態中：以及 若該工作週期計時器尙未到期及若接收非計時器跳動 中斷之中斷，回應於非計時器跳動中斷之該中斷而取消該 工作週期計時器；及 由該處理器回應於該處理器接收到閒置情況的指示而 取消該工作週期計時器。 ^ 2.如申請專利範圍第1項之方法，進一步包含 由該處理器執行起始該處理器的該工;ί乍週期計時器的 指令。 3.如申請專利範圍第2項之方法，進一步包含 由該處理器回應於在低電力狀態接收計時器跳動中斷 而起始該工作週期計時器。 4.如申請專利範圍第1項之方法，進一步包含 由該處理器回應於在低電力狀態接收計時器跳動中斷 1360777 而起始該工作週期計時器。 · 5. 如申請專利範圍第4項之方法，其中 該工作週期計時器係納入該處理器的邏輯電路中。 6. 如申請專利範圍第4項之方法，其中 該處理器及該工作週期計時器爲處理器爲基礎之平台 · 的硬體構件。 - 7. 如申請專利範圍第1項之方法，進一步包含 該處理器回應於偵測該處理器的熱狀態改變到指定的 熱狀態範圍外的狀態而起始該工作週期計時器；以及 φ 回應於該處理器的該熱狀態返回到該指定的熱狀態範 圍內之狀態而取消該工作週期計時器。 8. —種使用低電力模式以控制核心工作週期之處理 器，包含： 處理器匯流排； 接收指令並接收運算元之提取邏輯； 解碼該指令的解碼邏輯；以及 至少部分回應於該指令的解碼而執行下列之邏輯電 ® 路， 以指定的工作週期時期及指定的電力狀態起始工 作週期計時器，該指定的工作週期時期包含其中該處理器 處於完全現行情況之第一週期及其中該處理器處於閒置情 況之第二週期； ____________ f該—工1週期it猜器丄ϋ於.n〆乍週1計_________________ 時器的到期而將該處理器置於該指定的電力狀態中； -2- 1360777 若該工作週期計時器尙未到期及若接收非計時器 跳動中斷之中斷，回應於非計時器跳動中斷之該中斷而取 消該工作週期計時器；以及 回應於該處理器接收到閒置情況的指示而取消該 工作週期計時器。 ——__ — 9. 如申請專利範圍第8項之處理器’其中該邏輯電 路包含至少部分根據微碼指令操作的邏輯電路。 10. 如申請專利範圍第9項之處理器，其中： 該邏輯電路進一步回應於在低電力狀態接收計時器跳 動中斷而執行該工作週期計時器的起始。 1 1 .如申請專利範圍第8項之處理器，其中： 該邏輯電路進一步回應於在低電力狀態接收計時器跳 動中斷而執行該工作週期計時器的起始。 12.如申請專利範圍第11項之處理器，其中： 該處理器爲x86處理器； 該指定的電力狀態爲ACPI電力狀態。 1 3 ·如申請專利範圍第1 2項之處理器，其中： 該指令至少部分根據MWAIT指令；以及 該指定的電力狀態爲C6電力狀態。 14·如申請專利範圍第8項之處理器，其中： 該邏輯電路進一步回應於偵測該處理器的熱狀態改變 到指定的熱狀態範圍外的狀態而執行該工作週期計時器的 起始；以及 回應於該處理器的該熱狀態返回到該指定的熱狀態範 -3- 1360777 圍內的狀態而執行該工作週期計時器的取消。 1 5. —種使用低電力模式以控制核心工作週期之平 台，包含： 處理器； 記憶體； 互連該處理器及該記憶體之匯流排； 該處理器進一步包含： 處理器匯流排； 接收指令並接收運算元之提取邏輯； 解碼該指令的解碼邏輯；以及 至少部分回應於該指令的解碼而執行下列之邏輯電 路， 以指定的工作週期時期及指定的電力狀態起始工 作週期計時器，該指定的工作週期時期包含其中該處理器 處於完全現行情況之第一週期及其中該處理器處於閒置情 況之第二週期； 若該工作週期計時器到期，回應於該計時器的到 期而將該處理器置於該指定的電力狀態中； 若該計時器尙未到期及若接收非計時器跳動中斷 之中斷，取消該工作週期計時器：以及 回應於該處理器接收到閒置情況的指示而取消該 工作週期計時器。 1 6.如申請專利範圍第1 5項之平台，其中： 該邏輯電路進一步回應於在低電力狀態接收計時器跳 -4 - 1360777 I 動中斷而執行該工作週期計時器之起始。 17.如申請專利範圍第15項之平台，其中： 該邏輯電路進一步回應於偵測該處理器或系統的熱狀 態改變而執行該工作週期計時器之起始：以及 回應於該處理器的該熱狀態返回到該指定的熱狀態範 圍內的狀態而執行該工作週期計時器的取消。