TWI354888B - Integrated circuit, method, and system for memory - Google Patents
Integrated circuit, method, and system for memory Download PDFInfo
- Publication number
- TWI354888B TWI354888B TW096105514A TW96105514A TWI354888B TW I354888 B TWI354888 B TW I354888B TW 096105514 A TW096105514 A TW 096105514A TW 96105514 A TW96105514 A TW 96105514A TW I354888 B TWI354888 B TW I354888B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- transaction
- error
- replay
- point
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Hardware Redundancy (AREA)
Description
九、發明說明: 【發月所屬之技術領域】 螢明的技術领! 本發月實〜例係大致有關積體電路的技術,且更確切來 过’本發0㈣有關祕記Μ重演機構的祕、方法與裝 置。 螢明的拮術背景 記憶體系統典型地包括針對可靠 '可用以及可維修(RAS) 的-指定位準域。針對RAS的支援包括支援_及/或校 正某些記憶體内容錯誤。此外,針對RAS的支援包括支援 檢測及/或校正某些在接收器上產生錯誤位元的發訊錯誤。 錯誤檢測及/或校正機構典型地包含加入冗餘資訊到資 料,以保護資料免於發生一些錯誤。一種錯誤檢測機構的 實例為4環冗餘碼(CRC)。一種錯誤校正機構的一實例為 錯誤校正碼(ECC)。 當處理器速度增加時,便會有對應壓力來增加記憶體匯 流排支援的資料傳輸率。典型地,習知記憶體匯流排係根 據多點(通常稱為多點下傳〃multi-drop")架構。此種習知多 點記憶體匯流排架構越來越不具優點,因為對記憶體速度 以及大小的要求越來越高。 點對點記憶體互連體頻繁地支援高於習知記憶體匯流 排的資料傳輸率。點對點記憶體互連體可使用具有緩衝器 的記憶體模組,以使記憶體互連體與模組上的記憶體裝置 100.05.13 第96105514號申請案修正頁 隔離。點對點纪憶體架構的實例包括根據全緩衝式雙直列 §己憶體模組(DIMM)技術的架構。全緩衝式DIMM技術表示 至少部分地根據固態技術組織(j E D E c)發表之任何一種全 緩衝式DIMM規格的_種記憶體架構'點對點記憶體架構支 援的較高資料傳輸率(例如全緩衝sDIIS/|M)對提供適當位 準RAS提出了新的挑戰。 H场^ 户9溶1 登明的概耍銳昍 本發明揭露一種積體電路,其包含:用以在一個點對點 記憶體互連體中重置至少某些鏈路的重置邏輯裝置;用以 儲存與一記憶體異動動作相關聯之異動資料的一重演佇 列;以及與該重置邏輯裝置以及該重演佇列耦合的重演控 制器邏輯裝置,如果該異動資料指出一經定義異動響應錯 誤,該重演控制器邏輯裝置便啟始一重置動作。 _圖式的簡晷說afl 係以例示方式來展示本發明實施例,且不具限制性,在 圖式中,相同的元件編號表示相似的元件。 第1圖為一高階方塊圖,其展示出根據本發明一實施例 實行之一種電腦運算系統的選定層面。 第2圖為一高階方塊圖,其展示出根據本發明一實施例 之一種具有多個分支之記憶體系統的選定層面。 第3圖為一方塊圖,其展示出根據本發明一實施例之重 演邏輯裝置的選定層面。 第4圖為一流程圖,其展示出根據本發明一實施例之一 1354888 * * 第96105514號申請案修正頁 100.05.13. 種用於非冗餘記憶體讀取動作之方法的選定層面。 第5圖為一流程圖,其展示出根據本發明一實施例之一 種用於非冗餘記憶體寫入動作之方法的選定層面。 第6圖為一流程圖,其展示出根據本發明一實施例之一 5 種用於組態讀取動作之方法的選定層面。 第7圖為一流程圖,其展示出根據本發明一實施例之一 冗餘記憶體讀取動作的選定層面。 第8圖為一流程圖,其展示出根據本發明一實施例之一 冗餘記憶體讀取動作以及記憶體分支之降級的選定層面。 10 第9圖為一流程圖,其展示出根據本發明一實施例之一 冗餘記憶體寫入動作的選定層面。 第10圖為一流程圖,其展示出根據本發明一實施例之 一種在重演過程中具有擦拭動作之非冗餘記憶體讀取動作 之方法的選定層面。 15 第11圖為一流程圖,其展示出根據本發明一實施例之 一種在重演過程中具有擦拭動作之冗餘記憶體讀取動作的 選定層面。 第12圖為一流程圖,其展示出根據本發明一實施例之 一冗餘記憶體讀取動作以及在重演過程中具有擦拭動作之 20 記憶體分支降級的選定層面。 第13圖為一方塊圖,其展示出根據本發明一實施例之 一種電子系統的選定層面。 第14圖為一方塊圖,其展示出根據本發明一實施例之一 種電子系統的選定層面。 7 1354888 案修正頁 100.05.13~Τ ί:實施方式:| 較佳實施例的詳細說明 本發明的實施例係大致有關用於記憶體重演機構的系 統、方法與裝置。在某些實施例中,該重演邏輯裝置分析 5飛行中異動的異動響應資料,以判定它是否含容一經定義 異動響應錯誤。若是’該重演機構便進行記憶體互連體之 鏈路的硬體式重置動作。該重演邏輯裝置可隨後重演該異 動。如以下進一步說明地,該重演邏輯裝置可支援多種不 同記憶體資料異動,包括:記憶體讀取/寫入、組態讀取/ 10寫入、恢復(re-sNver)異動、記憶體擦拭、備份(spare copy) 異動等。 第1圖為一高階方塊圖,其展示出根據本發明一實施例 實行之-種電腦運算系統110的選定層面。電腦運算系統 100包括請求器102、主機110、以及一或多個記憶體模組 I5 104。6月求器1〇2可為處理器(例如,中央處理單元及/或核 〜)、服務處理器、輸入/輸出裴置(例如,週邊部件互連(pci) 快速裝置)、5己憶體本身、或請求要存取記憶體之系統1〇〇 的任何其他元件。 6己憶體模Μ 104可具有多種不同結構以及接腳組態。例 如’記憶體模組1〇4可被建構為一種雙直列記憶體模組 (DIMM)、一種小型輪廓 dimm(s〇 dimm)、一種微 dimm 等等。記憶體模組1Q4可利用具有任何接腳組態(包括24〇- 接腳、144-接腳、72-接腳等)的電子接觸連接器而耦合至 互連體130。 8 1354888 記憶體模組104包括記憶體裝置12厂為了解說方便, 係展示出4個記憶體裝置。應該要了解的是,本發明的實 施例可包括較多記憶體裝置或較少的記憶體裝置。記憶體 裝置122可為多種不同記憶體裝置中的任一種,例如包括 5 動態隨機存取記憶體裝置(DRAM)。 在某些實施例中’各個記憶體模組1〇4包括緩衝器 120。緩衝器120使記憶體裝置122與互連體13〇隔離。 在某些實施例中’系統1〇〇係至少部分地根據全緩衝式 DIMM技術。在該等實施例中,緩衝器12〇可為進階記憶 10體緩衝器(AMB)。在某些實施例中,如果在從主機11〇接 收到的§己憶體異動中檢測到某些錯誤,緩衝器便傳送 警示(或警示串流)到主機Uo。例如,如果在寫入資料中檢 測到發訊錯誤(例如,CRC錯誤)且在讀取命令中檢測到錯 誤時,緩衝器120便傳送警示。相似地,緩衝器12〇可提 15供確認響應(或簡單地提供一項確認),例如當它成功地接 收到一記憶體寫入時。 互連體130為一個點對點互連體。一個點對點互連體廣 泛地表示由一或多個點對點鏈路(例如,13〇1與13〇2)組成 的一個互連體。互連體130可為差分式或單—式。在所展 2〇示的實施例中’互連體130包括一或多個北行位元傳巷 (north bound bit-lane)134以及一或多個南行位元傳巷 (south bound bit-lane)132。在某些實施例中,互連體130 至少部分地根據全緩衝式DIMM技術。 主機110提供請求器102以及主要系統記憶體(例如, 9 1354888 • » 第96105514號申請案修正頁 100.05.13. 如記憶體模組104備置地)之間的一介面。在某些實施例 中,主機110為記憶體控制器。該記憶體控制器可與處理 器整合,或者可在分別積體電路上實行(例如,記憶體控制 器中樞)。主機110包括重演邏輯裝置112。如果檢測到某 5 些異動響應錯誤的話,重演邏輯裝置112提供用以重演多 種不同記憶體異動的一機構。所謂的''異動響應錯誤〃係表 示響應於一項記憶體異動(例如,一讀取異動、一寫入異 動、一記憶體組態等)而檢測到的錯誤。在某些實施例中, 如果檢測到某些異動響應錯誤,重演邏輯裝置112包括用 ίο 以自動地再訓練互連體130鏈路的快速重置邏輯裝置。以 下另參照第3圖至第8圖來討論重演邏輯裝置112。 在某些實施例中,互連體130包括二或多個分支。一分 支表示在鎖定階段中運作的通道集合。一分支可為一個單 一通道。另一個分支可用來支援一冗餘(或鏡射)記憶體, 15 其中有2個(或更多)實質上相同的記憶體影像。第2圖為 一高階方塊圖,其展示出根據本發明一實施例之一種具有 多個分支之記憶體系統的選定層面。 電腦運算系統200包括請求器102、主機110、以及點 對點互連體230。點對點互連體230包括分支240以及 20 242(各具有一或多個記憶體模組104)。在某些實施例中, 電腦運算系統200提供一冗餘記憶體系統,其中分支240 與242實質上含容相同的記憶體影像。即,分支240與分 支242實質上含容相同的資料。在某些實施例中,請求器 102可從任一個影像讀取資料。在某些實施例中,來自請 10 1354888 . · 第96105514號申請案修正頁 100.05.13. 求器102的資料寫入動作將寫入到分支240與分支242二 者中。 第3圖為一方塊圖,其展示出根據本發明一實施例之重 演邏輯裝置的選定層面。在某些實施例中,如果檢測到某 5 些異動響應錯誤,重演邏輯裝置310提供用以重演記憶體 異動的一機構。例如,重演邏輯裝置310可接收來自記憶 體(例如記憶體106;展示於第1圖)的異動響應資料,並且 判定異動響應資料是否包括一異動響應錯誤。如以下進一 步說明地,如果重演邏輯裝置310檢測到一響應錯誤,它 10 便啟始產生該響應錯誤之記憶體異動的一重演動作。 重演邏輯裝置310包括快速重置排序器320、重演控制 器330、重演佇列340、以及資料路徑350。在替代實施例 中,重演邏輯裝置310可包括較多元件、較少元件、及/ 或不同於展示在第3圖中的元件。互連體360使重演邏輯 15 裝置310耦合至一或多個記憶體模組(例如記憶體模組 104 ;展示於第1圖)。在某些實施例中,互連體360係至 少部分地根據全缓衝式DIMM技術。 資料路徑350接收來自互連體360的異動響應資料。 例如,該異動響應資料可包括讀取資料、確認訊息、及/或 2〇 警示。警示表示來自緩衝器(例如,緩衝器120,展示於第 1圖)的一警示,其指出主機與記憶體之間的通訊有命令錯 誤及/或資料錯誤。在某些實施例中,資料路徑350與錯誤 檢測/校正邏輯裝置370進行互動,以判定該異動響應資料 是否包括錯誤(例如,發訊錯誤及/或記憶體内容錯誤)。錯 11 丄〕〕4888 4號申~ΐ青案條正頁 誤檢測/校正邏輯裝置370判定坊咖* j疋該異動響應資料是否含容 4響應錯誤。錯誤檢測/校正邏财置370可為適於檢測 發訊錯誤及/或記憶_容錯糾任何錯誤檢測/校正邏輯 裝置。例如,錯誤檢測/校正遇益社班,m 人止遯輯襞置370可為ECc及/或 CRC。 10 15 重演符列340追縱飛行中的記憶體異動。、、飛行中〃記憶 體異動係表示已在記憶體子系統中發布但尚未撤回的一項 異動。針對各個異動,資料路徑35〇轉送異動資料犯到 重演件列340。例如,異動資料342可包括異動識別符 ㈣、定址資訊、啟動器(ID)等等。在某些實施例中,異動 亦包括該異動響應資料是否含容異動響應錯誤的 曰了符。例如’在所展不的實施例中,異動資料⑷包括 狀態位元344。狀態位元344指出是否在該異動響應資料 中檢測到某些異動響應錯誤。在某些實關巾,有3個狀 態位元344,且該等狀態位元各表示是否檢測到下列響應 曰誤中之·—警不一 CRC錯誤、以及-不可校正ECC 錯誤。在替代實施财,可有不同數量的狀態位元及/或該 狀態位TL可指出較多、較少及/或不同的異動響應錯誤。 20
100.05.13T 重演控制器330控制重演邏輯裝置31〇的選定層面。 在某些實施例中,重演控制器3 3 〇分析儲存在1演仵列3 4 〇 :的異動資料(例如,342) ’並且根據下面幾個因素來判定 適田重演程序:(1)所檢測到的異動響應錯誤,·(2)該記憶 體系統是否為冗餘的;以及⑶異動的類型(例如,記憶體讀 取/寫入、組態讀取/寫入等)。將於下面參照第4圖至第9 12 1354888 100.05.13. I第961055Π號申請案 圖進一步地討論由重演控制器330控制的重演程序。 在某些實施例中,可以重演幾乎任何類型的資訊傳輸。 所謂的資钒傳輸〃係表示含容資料的傳輸。該資料< 為記 憶體資料(例如,用於記憶體讀取或記憶體寫入),戒者該 5貧料可為組態資料(例如,以組構一記憶體模組的各襁不同 層面、其緩衝器、及/或dram)。該記憶體資料異動<來自 多種不同的外部及/或内部請求器。外部請求器可包枯處理 器、〗/〇裝置、系統管理匯流排等。内部請求器可包括主機 本身(例如,記憶體控制器)。例如,該主機可產生記憶體 0貝料異動,例如恢復異動、擦拭異動、備份異動等等。所 謂的、、恢復異動〃係表示一項異動,其中資料係重新被複製 到冗餘分支中(例如,在資料已在該冗餘分支中邊失之 後)。所謂的、x備份異動〃表示視需要地複製資料到冗餘階層 中以產生一備份。一階層表示提供該資料的該組記憶體裝 5置。所謂的擦拭異動表示擦拭儲存在記憶體子系統中的資 料,例如以便修復記憶體中的可校正錯誤。 重演控制器330亦控制快速重置排序器320。快速重置 排序器320為硬體式鏈路/通道再訓練機構。所謂的《鏈路/ 通道再訓練"係表示重新校準記憶體互連體鏈路上的所有 2〇 (或某些)位元傳巷(例如互連體130;展示於第1圖)。在某 些實施例中,快速重置排序器32〇實行一種硬體式鏈路/ 通道訓練演譯法,其相較於典型地從内建作業系統(BI〇s) 推播的相對複雜(與軟體式)初始訓練順序而言,較為簡單 (且因此較快速)。在操作申,如果在異動資料342中檢測 13 1354888 |j~96l05514 號申請案修~~~ 到某些異動響應錯誤,重演控制器330可自動地指示快速 重置排序器320要啟始一快速重置。例如,在某些實施例 中,如果狀態位元344指出下列錯誤的任一種時,重演控 制器330指示快速重置排序器320要啟始一項快速重置: 5 一警示、一 CRC錯誤、或一不可校正ECC錯誤。 大致上,重演邏輯裝置310的操作包括接收來自點對點 互連體360的異動響應資料’並且判定該資料是否包括某 些異動響應錯誤。若是,重演控制器330便啟始一快速重 置’且進行該異動的一重演動作(例如,一重演異動)。重 10演異動的細節將依據正重演的異動類型(例如,記憶體讀取 /寫入、組態讀取/寫入等)以及該記憶體系統是否為冗餘的 而不同。以下將參照第4圖至第9圖進一步討論重演邏輯 裝置310的操作。 第4圖為一流程圖,其展示出根據本發明一實施例之一 15種用於非冗餘記憶體讀取之方法的選定層面。所謂的、'非冗 餘記憶體讀取"係表示非冗餘記憶體系統中的一項記憶體 讀取動作。外部請求器或内部請求器(例如,在一備份過程 (spare-copy)中或恢復(re_silver)異動)可產生非冗餘記憶 體讀取動作,如方塊402所示。 20 該重演邏輯裝置(例如重演邏輯裝置310 ;展示於第3 圖)判定異動響應資料是否包括某些經定義錯誤,如程序方 塊404、410與412所示。在某些實施例中,經定義錯誤 包括-警示、— CRC錯誤、以及一不可校正ecc錯誤。如 果該重演邏輯裝置並不檢測一經定義錯誤,便可完成異 14 1354888 100.05.13.1 I第96105514號~译請案修正頁 動,而不需要一重演動作(方塊410)。例如,如果該資料並 不包括一錯誤(方塊410),它便被轉送到請求器428。相似 地,如果該資料包括ECC可校正錯誤(方塊404),錯誤檢 測/校正邏輯裝置便校正該錯誤,且該資料將被轉送到請求 5器(方塊406)。 請參照程序方塊412,然而,重演邏輯裝置檢測響應資 料中的該等經定義錯誤中之一。在某些實施例中,如果該 響應資料確實包括該等經定義錯誤中之一,該重演邏輯裝 置便自動地進行一項快速重置(方塊414)。如果該快速重置 10 為成功的(方塊416),便破壞該資料’且通知該請求器(方 塊 408)。 替代地,如果快速重置為成功的,該重演控制器便重演 產生該錯誤的異動(方塊418)。將分析該重演異動響應資料 (重演響應資料)以判定它是否包括該等經定義錯誤中之 15 一,如方塊420、422與426所示。如果該資料並不含容 該等經定義錯誤中之一(方塊422與426),便把它轉送到 請求器(方塊428),或者如果為ECC可校正錯誤,便校正 該錯誤’且把資料轉送到該請求器(方塊424)。如果該重演 響應資料確實含容該等經定義錯誤中之一,它便會遭到破 20壞,且通知該請求器(方塊408)。 第5圖為—流程圖’其展示出根據本發明一實施例之— 種用於非冗餘記憶體寫入動作之方法的選定層面。所謂的 非冗餘記憶體寫入"係表示一非冗餘記憶體系統中的—項 記憶體寫入動作。請參照程序方塊502,主機(例如主機11〇) 15 1354888 號申請案修正頁 100.05.13. 進行-項記憶體寫入動作。該重演邏輯裝置分析該異動響 應資料以判定它是否含容一經定義錯誤(方塊504與 5〇8)。若它並不含容—經定義錯誤(方塊504),那麼該項異 動便完成(方塊506)。 5請參照程序方塊咖’響應資料含容鱗經定義錯誤中 之-。在某些實施例中’該等經定義錯誤包括一警示及/或 -痛認錯誤。如果該響應資料含容料經定義錯誤中之一 (方塊510) ’ δ亥重演邏輯裝置進行—快速重置,並且判定該 快速重置是否成功。如果該快速重置並不成功(方塊512), 10 便丟棄該異動(方塊514)。 替代地,如果該快速重置成功,便重演該記憶體寫入動 作(方塊516)。將分析该重演響應資料以判定它是否含容某 些經定義錯誤(方塊518與520)。如果該重演響應並不含 容該專經疋義錯誤中之一(例如,如果它表示一項良好確 15認)’該異動便元成(方塊506)。然而,如果該重演響應確 實含容該等經定義錯誤中之一(方塊518),便丟棄該異動 (方塊514)。 第6圖為一流程圖,其展示出根據本發明—實施例之一 種用於組態讀取動作之方法的選定層面。所謂的'、組態讀 2〇 取〃係表示從記憶體的元件讀取出組態資訊(例如記憶體 106 ;展示於第1圖)。在某些實施例中,位於記憶體模組 中的緩衝器(例如緩衝器120;展示於第1圖)含容組熊資 料,例如狀態位元、感熱資料等。w組態讀取〃包括從_或 多個記憶體緩衝器讀取此組態資料的某些或全部。用於q 16 1354888 ' g^gSSSSTl --100.05.13 憶體讀取的請求器可為内部或外部的。外部請求器的一實 例為可讀取及/或寫入組態資料到記憶體模組的系統B j 〇 S。 請參照程序方塊602,主機將進行一項組態讀取。該重 演邏輯裝置判定該異動響應資料是否包括一經定義錯誤 5 (方塊604與608)。如果該響應資料並沒有錯誤,該主機 便轉送資料到請求器(方塊606)。 請參照程序方塊608,然而,重演邏輯裝置檢測該等經 定義錯誤中的至少一個。例如,該等經定義錯誤可包括一 警示及/或一 CRC錯誤。在某些實施例中,如果它檢測到該 10 等經定義錯誤中之一(方塊610),重演邏輯裝置自動地進行 一項快速重置,且判定該快速重置是否成功。如果該快速 重置並不成功(方塊612),該重演邏輯裝置原件(master) 便中止該異動並且通知該請求器(方塊614)。 ' 替代地,如果該快速重置為成功的,該重演邏輯裝置便 15 重演組態讀取(方塊616)。該重演邏輯裝置分析該重演響應 資料以判定它是否含容一經定義錯誤(方塊618與620)。 如果該重演響應資料並不含容一經定義錯誤(方塊620),便 把該資料轉送到該請求器(方塊606)。然而,如果該重演響 應資料確實含容一經定義錯誤(方塊618),該重演邏輯裝置 20便退出該組態且通知該請求器(方塊614)。 第7圖為一流程圖,其根據本發明一實施例展示出一項 冗餘記憶體讀取的選定層面。所謂的”冗餘記憶體讀取〃係 表示一種冗餘記憶體系統中的一項記憶體讀取動作。大致 上,一冗餘記憶體系統可包括二或多個分支(例如分支24〇 17 1354888 與242 ;展示於第2圖)。各個分支可實質上含容相同的記 憶體影像。為了解說方便,所謂的本地分支係用來表示上 面發布了一記憶體讀取異動的分支。所謂的遠端分支則表 示除了上面有記憶體讀取發布之該分支以外的一分支。 5 在某些實施例中’一冗餘記憶體系統上的重演機構將考 量發生在一本地分支上的異動響應錯誤是否超出一降級臨 界值。所謂的”降級臨界值〃表示藉著使其分支之一不動作 以使一冗餘記憶體系統降級的一臨界值。可利用多種不同 準則(及/或策略)來判定該降級臨界值,包括一異動響應發 10 生的次數、該異動錯誤發生的頻率等。在一實施例中,該 降級臨界值係根據在相同分支上檢測到的二個連續異動響 應錯誤而定。為了解說方便,以下將針對二個連續讀取式 降級臨界值來說明實施例。要了解的是,替代實施例可根 據不同的降級臨界值。 15 請參照程序方塊7〇2’主機對分支X進行一第一冗餘記 憶體讀取動作。所謂的”冗餘記憶體讀取〃係表示一冗餘記 憶體系統中的一 s己憶體s賣取動作。第一"冗餘記恨體讀取 動作係表不並未超出降級臨界值的一項記擒體讀取動作。 所謂的''分支X”與”分支Υ”係作為用以區分—冗餘記憶體系 20統中二個分支的便利標籤。針對冗餘記憶體讀取,分支 為本地分支,而分支”丫〃為遠端分支。 該重演邏輯裝置判定該異動響應資料是否包括一經定 義錯誤(方塊714、710與704)。如果該資料並不含容〆經 定義錯誤,便可視需要地校正任何其他錯誤(例如,町校it 18 1354888 ECC錯誤)(方塊712),且把該資料轉送到該請求器(方塊 712'706)。如果並未檢測到一經定義錯誤,便把下一個冗 餘讀取動作視為第一冗餘讀取動作(方塊708)。 然而,如果檢測到一經定義錯誤(方塊714),該重演邏 5 輯裝置便自動地對二個分支進行一項快速重置,且判定該 快速重置是否成功(方塊716)。如果分支X與Y中之一或 二者未通過快速重置(方塊732、742),便使分支X不動作 (方塊734、744)。如果分支Y未通過(或二個分支均未通 過),便破壞該異動且通知該請求器(方塊740)。如果僅有 10 分支X未通過,那麼在使分支X不動作之前,此程序便實 質上如同二個分支均通過快速重置般來進行。如果2個分 支通過了快速重置(方塊718),下一個冗餘讀取動作便被視 為”第二〃冗餘讀取動作(方塊720)。該重演邏輯裝置將在分 支Y(例如,另一個分支)上重演非冗餘記憶體讀取動作(方 15 塊722)。如果該重演響應資料包括一經定義錯誤,便破壞 該異動且通知該請求器(方塊740)。若否(方塊724與 726) ’便校正任何其他錯誤(方塊728),如果必要的話,轉 送該資料到該請求器(方塊728與730)。 第8圖為一流程圖’其展不出根據本發明_實施例之一 20 項冗餘記憶體讀取動作以及一記憶體分支之降級的選定層 面。為了解說方便’係把降級臨界值視為來自相同分支的 二個連續響應資料錯誤。要了解的是,在替代實施例中, 可使用不同的降級臨界值。 請參照裎序方塊802,該重演邏輯裝置將對分支χ進行 19 1354888 • . 专96105514號申請案修正頁 100.05.13.丨 第二冗餘記憶體讀取。即,對分支X的先前冗餘記憶體讀 取導致了該等經定義異動響應錯誤中之一。該重演邏輯裝 置判定該響應資料是否包括一經定義錯誤(方塊814、810 與804)。如果該響應資料並不含容一經定義錯誤(方塊810 5 與804),便視需要地校正任何其他錯誤,且轉送該資料到 該請求器(方塊812與806)。在某些實施例中,如果該響 應資料並未含容一經定義錯誤(方塊808),一後續冗餘記憶 體讀取動作將被視為”第一〃冗餘記憶體讀取動作。如果該 響應資料確實含容一經定義錯誤(方塊814),該重演邏輯裝 1〇 置便對分支X與分支Y二者進行一快速重置(方塊816)。 在某些實施例中,將使分支X不動作(方塊818)以支援一前 後一致的實行方案,且下一個讀取動作為一非冗餘讀取動 作(方塊820)。該重演邏輯裝置將對分支丫(例如,相反的 分支)重演該非冗餘記憶體讀取動作(方塊822)。如果該重 15演響應資料包括一經定義錯誤(方塊832),便破壞該異動, 且通知該請求器(834)。若否(方塊824與828),便視需要 地校正任何其他錯誤(方塊826),且把該資料轉送到該請求 器(方塊826與830)。 第9圖為一流程圖,其展示出根據本發明一實施例之一 20 項冗餘記憶體寫入動作的選定層面》”冗餘記憶體寫入〃表 示寫入到一冗餘記憶體系統的動作。該主機對二個分支進 行一項冗餘記憶體寫入動作(方塊902),且判定該響應資料 是否包括一經定義錯誤(方塊904至910)。如果該響應資 料並不包括一經定義錯誤(方塊904),該異動便完成(方塊 20 1354888 青案修 in Γδα〇5ΐ3: 918)。如果來自任一分支的響應資料確實含容一經定義錯 誤(方塊906至910),該重演邏輯裝置便對二個分支進行 一快速重置(方塊912至916),並且判定該快速重置對各 個分支是否成功。 5 如果任一分支未通過該快速重置(例如,方塊920) ’便 使未通過的該分支不動作(例如’方塊922)。如果一個分支 均通過,那麼便對相同分支重演冗餘記憶體寫入動作,其 錯誤將導致快速重置(方塊924)。將針對經定義錯誤來檢查 重演響應資料(例如,方塊926與928)。如果它並未含容 1〇 —經定義錯誤,該異動便完成(例如,方塊930)。否則,便 使上面有異動重演的該分支不動作(例如,方塊932),且該 異動便完成(例如,方塊934)。第9圖亦根據本發明的某些 實施例展示出分支故障、分支不動作以及重演的額外組合。 15 JL演過程中的擦拭動作 在某些實施例中,自動地重演的異動響應錯誤包括可校 正錯誤’例如ECC可校正錯誤。在該等實施例中’可在重 演重程中實行一項要求擦拭動作。所謂的'、要求擦拭〃係表 示’如果在一項重演操作中檢測到可校正錯誤,便修復記 20 憶體中的可校正錯誤。第10圖、第11圖與第12圖分別相 似於第4圖、第7圖與第8圖,差異在於第1〇圖、第11 圖與第12圖各展示出在重演過程中實行一要求擦拭動作 的選定層面。為了參照方便,第1〇圖、第11圖與第12 圖的討論將專注於重演特徵中的要求擦拭動作。 21 1354888 丨第96105514 E申請-秦修正頁— 在所展示的實施例中,可校正錯誤(例如,ECC可校正 錯誤)的檢測動作將自動地觸發-項重置動作,力1002、 1102 ik 1 Τη·) 所示。如果該重置動作成功,那麼便可重演 該異動(可校正錯誤418、722與822)。該重演異動響應資 5料將*到分析以判定它是否包括-項錯誤。 如果該重演異動響應資料含容一可校正錯誤,便可校正 該錯誤,經校正的響應資料將被轉送到該請求器,且把經 杈正資料的一副本寫入到記憶體中(如1004、1104與1204 所示)。重演動作中之寫入到記憶體的階段將產生機會以供 10不良響應的''套疊〃寫入。因此,在某些實施例中,寫入動 作的任何其他錯誤將完全地被視為新近寫入動作。 在某些貫她例中,该主機能夠檢測下列的錯誤組合:„新 近〃響應資料以及先前響應資料二者的一發訊錯誤;及/或 發汛錯誤以及軟性錯誤的一組合。在該實施例中,將比較 15該''新近"響應資料(在重演操作之後取得)以及(至少部分地) 來自前面讀取操作(例如,1〇06、11〇6、12〇6)的響應資料。 如果該'、新近"響應資料符合先前傳送的響應資料,便不會 發生發訊錯誤’且ECC邏輯裝置可正常地用來區分可校正 或不可校正錯誤’並完成對資料的適當操作。如果該''新近,, 20資料並不符合先則傳送的資料,那麼在二個傳輸動作中之 -便會發生一發訊錯誤’且將進行另—項重試操作,直到 來自二個連續傳輸動作的資料相符為止。 第13圖為一方塊圖,其根據本發明一實施例展示出一 種電子系統的選定層面。電子系統1300包括處理器1310、 22 1354888 記憶體控制器1320、記憶體1330、輸入/輸出(I/O)控制器 1340 '射頻(RF)電路135〇、以及天線1360。在操作中, 系統1300利用天線1360傳送與接收信號,且該等信號係 由第13圖中的各種不同元件來處理。天線1360可為方向 5 式天線或全向式天線。如本文中使用地,所謂的全向式天 線係表示在至少一平面中具有實質上一致型樣的任何天 線。例如,在某些實施例中,天線1360可為全向式天線, 例如單極天線或四分之一波長天線。同樣地’在某些實施 例中’天線1360可為方向式天線,例如碗碟狀天線、嵌補 10式天線、或八木(Yagi)天線。在某些實施例中,天線136〇 可包括多個實體天線。 射頻電路1350與天線1360以及I/O控制器134〇通 15 20 訊。在某些實施例中,RF電路1350包括對應於—通訊協 疋的—實體介面(PHY)。例如,RF電路550可包括調變器、 解調器、混合器、頻率合成器、低雜訊放大器、功率放大 ^等°在某些實施例中,RF電路135〇可包括外差式接收 益’且在其他實施例中,RF電路135〇可包括方向式轉換 接收器。例如’在具有多個天線136〇的實施例中,各個天 輕合至一個對應接收器。在操作中,RF電路1350接
Vo 2天線136G的通訊錢,纽提供類喊數位信號給 ⑴控制器134〇。再者 RF /ϋ控制器134〇可提供信號給 κ卜電路135G’其對信號進行 136〇 %仃連作且把仏號傳送到天線 。例如,處理器 處理器1310可為任何類型的處理裝置 23 1354888 1310可為微處理器、微控制器等。再者,處理器131〇可 包括任何數量的處理核心,或者包括任何數量的分離處理 器。 記憶體控制器1320提供處理器1310以及展示於第13 5圖令之其他元件之間的通訊路徑。在某些實施例中,記憶 體控制器1320為中樞裝置的部分,其亦提供其他功能。如 第13圖所示,記憶體控制器1320係耦合至處理器1310、 I/O控制器1340、以及記憶體133〇。在某些實施例中,記 憶體控制器1320包括用以檢測經定義錯誤、進行自動快速 10重置、以及重演某些異動的重演邏輯裝置(例如重演邏輯裝 置310 ;展示於第3圖)。 記憶體1330包括多個記憶體裝置。該等記憶體裝置可 根據任何類型的記憶體技術。例如,記憶體1330可為隨機 存取記憶體(RAM)、動態隨機存取記憶體(DRAM)、靜態隨 15機存取記憶體(SRAM)、非依電記憶體’例如快閃記憶體或 任何其他類型的記憶體。 記憶體1330代表單一記憶體裝置或一或多個模組上的 數個記憶體裝置。記憶體控制器1320透過互連體1322對 記憶體1330提供資料,並且響應於讀取請求而接收來自記 20憶體的資料。可透過互連體1322或透過不同互連體 (未展示)對記憶體1330提供命令及/或位址。記憶體控制 器1330可從處理器1310或另一個來源接收欲儲存在記憶 體1330中的資料。記憶體控制器U30可把從記憶體U30 接收到的資料提供給處理器1310或另一個目的地。互連體 24 1354888 多961055丨1~^~讀案修正頁 1322可為雙向互連體或單向互連體。互連體1322可包括 數個並行導體。該等信號可為差分式或單一式的。在某些 實施例中,互連體1322利用一種正向、多相位時脈體系來 運作。 5 5己憶體控制器1320亦可輕合至I/O控制器1340,並且 提供處理器1310以及I/O控制器1340之間的通訊路徑。 I/O控制器1340包括用以與I/O電路通訊的電路,例如串 列埠口、並行埠口、通用串列匯流排(USB)埠口等等。如第 13圖所示’ I/O控制器134〇對RF電路135〇提供一通訊 10 路徑。 第14圖為一方塊圖,其根據本發明一替代實施例展示 出一種電子系統的選定層面。電子系統14〇〇包括記憶體 1330、I/O控制器134〇、RF電路135〇、以及天線136〇, 15 其均如上參照第13圖所述。電子系統1400亦包括處理器 1410以及記憶體控制器142〇。如第14圖所示,記憶體控 制器1420可與處理器1410位於相同的晶粒上。在某些實 施例中,§己憶體控制器1420包括用以檢測經定義錯誤、進 行自動快速重置、以及重演某些異動的重演邏輯裝置(例如 重演邏輯裝置31〇 ;展示於第3圖)。處理器1410可為任 何類型的處理器,如上參照處理器131〇(第5圖)所述。第 13圖與第14圖展示的例示系統包括桌上型電腦、膝上型 電腦、伺服器、蜂巢式電話、個人數位助理、數位家庭系 統等。亦可把本發明實施例的實例備置為用以儲存機器可 執行指令的機器可讀媒體。該機器可讀媒體包括但不限 25 於:快閃記憶體、光碟片、小型碟片唯讀記憶體(CD-ROM)、 數位多用途/視訊碟片(DVD)ROM、隨機存取記憶體 (RAM)、可抹除可編程唯讀記憶體(EPROM)、電性可抹除可 編程唯讀記憶體(EEPROM)、磁性或光學卡、傳播媒體或適 於儲存電子指令的其他類型機器可讀媒體。例如,可把本 發明實施例作為電腦程式來下載,且可利用體現在載波或 其他傳播媒體中的資料信號並透過通訊鏈路(例如,數據機 或網路連結)從遠端電腦(例如,伺服器)傳輸到提出請求的 電腦(例如,客戶機)。 值得注意的是,本發明說明中所謂的〃一個實施例"或,, 一實施例〃表示的是參照實施例所述的一特定特徵、結構、 或者特性係包括在至少一實施例中。因此,要強調且應該 了解的是,本發明說明不同部分中出現的二或多個、、—個實 施例〃或〃一實施例〃或 ''一替代實施例"並必均表示相同的實 k例。再者’在本發明的一或多個實施例中,可適當地余士 合特定特徵、結構或特性》 相似地’應該了解的是,在本發明實施例的前面說明 中,有時將於單一實施例、圖式、或說明中把各種不同的 特徵結合在一起,以協助了解本發明各種不同層面。然而, 所揭露的方法並不應被解釋為反映出本發明請求項目需要 多於清楚地在各個申請專利範圍說明的特徵。反之,如以 下申請專利範圍所反映地,本發明的層面少於前述單—揭 露實施例的所有特徵。因此,本發明詳細說明後面的申請 專利範圍係依此來表述,本發明詳細解說地。 1354888 . · 第96105514號申請案修正頁 100.05.13. t圖式簡單說明3 第1圖為一高階方塊圖,其展示出根據本發明一實施例 實行之一種電腦運算系統的選定層面。 第2圖為一高階方塊圖,其展示出根據本發明一實施例 5 之一種具有多個分支之記憶體系統的選定層面。 第3圖為一方塊圖,其展示出根據本發明一實施例之重 演邏輯裝置的選定層面。 第4圖為一流程圖,其展示出根據本發明一實施例之一 種用於非冗餘記憶體讀取動作之方法的選定層面。 10 第5圖為一流程圖,其展示出根據本發明一實施例之一 種用於非冗餘記憶體寫入動作之方法的選定層面。 第6圖為一流程圖,其展示出根據本發明一實施例之一 種用於組態讀取動作之方法的選定層面。 第7圖為一流程圖,其展示出根據本發明一實施例之一 15 冗餘記憶體讀取動作的選定層面。 第8圖為一流程圖,其展示出根據本發明一實施例之一 冗餘記憶體讀取動作以及記憶體分支之降級的選定層面。 第9圖為一流程圖,其展示出根據本發明一實施例之一 冗餘記憶體寫入動作的選定層面。 20 第10圖為一流程圖,其展示出根據本發明一實施例之 一種在重演過程中具有擦拭動作之非冗餘記憶體讀取動作 之方法的選定層面。 第11圖為一流程圖,其展示出根據本發明一實施例之 一種在重演過程中具有擦拭動作之冗餘記憶體讀取動作的 27 1354888 [第961们:)14號申請案丨 ίοδ: 選定層面。 第12圖為一流程圖’其展示出根據本發明一實施例之 一冗餘記憶體讀取動作以及在重演過程中具有擦栻動作之 記憶體分支降級的選定層面。 5 第13圖為一方塊圖’其展示出根據本發明一實施例之 一種電子系統的選定層面。 第14圖為—方塊圖,其展示出根據本發明一實施例之一 種電子系統的選定層面。 【主要元件符號說明】 100 電腦運算系統 310 重演邏輯裝置 102 請求器 320 快速重置排序器 104 記憶體模組 330 重演控制器 106 記憶體 340 重演仔列 110 主機 . 342 異動資料 112 重演邏輯裝置 344 狀態位元 120 緩衝器 350 資料路徑 122 記憶體裝置 352 請求器 130 互連體 354 ECCyCRC^·測校正/破壞 132 南行位元傳巷 360 點對點互連體 134 北行位元傳巷 370 邏輯裝置 200 電腦運算系統 402〜428 步驟 230 點對點互連體 502〜520 步驟 240 分支 602〜620 步驟 242 分支 702- 744 步驟 28 802〜834 步驟 1330 記憶體 902〜934 步驟 1340 輸入/輸出(I/O)控制器 402-1004 步驟 1350 射頻(RF)電路 702-1104 步驟 1360 天線 802-1204 步驟 1400 電子系統 1300 電子系統 1410 處理器 1310 處理器 1420 記憶體控制器 1354888 1320 記憶體控制器 1322 互連體 29
Claims (1)
1354888 1〇α 5. 13 , 年汙曰修正本 丨第96105514號申請案修正頁 100.05.13. 十、申請專利範圍: 1. 一種積體電路,其包含: 用以在一個點對點記憶體互連體中重置至少某些鏈路 的一重置邏輯裝置; 5 用以儲存與一記憶體異動動作相關聯之異動資料的一 重演佇列;以及 與該重置邏輯裝置以及該重演佇列耦合的一重演控制 器邏輯裝置,如果該異動資料指出一經定義異動響應錯 誤,該重演控制器邏輯裝置便啟始一重置動作。 10 2.如申請專利範圍第1項之積體電路,其中該經定義異動 響應錯誤為下列項目中之一: 來自一記憶體模組的一警示; 一循環冗餘核對(CRC)錯誤;以及 一不可校正錯誤檢查碼(ECC)錯誤。 15 3.如申請專利範圍第2項之積體電路,其中該異動資料包 括用以指出該經定義異動響應錯誤的一或多個狀態位 元。 4. 如申請專利範圍第1項之積體電路,其中如果該重置動 作成功,該重演控制器邏輯裝置便可操作來啟始該記憶 20 體異動動作的一重演程序。 5. 如申請專利範圍第4項之積體電路,其中該記憶體異動 動作為一冗餘資訊傳輸,且其中該重置邏輯裝置可操作 來重置該點對點記憶體互連體的一本地分支以及一遠 端分支二者。 30 1354888 . · I第96105514號申請案修正頁 100.05.13. 6.如申請專利範圍第5項之積體電路,其中該冗餘資訊傳 輸包含下列項目中之一: 一冗餘記憶體讀取動作;以及 一冗餘記憶體寫入動作。 5 入如申請專利範圍第6項之積體電路,其中如果該冗餘資 訊傳輸為一冗餘記憶體讀取動作,該重演控制器邏輯裝 置便可操作來對該遠端分支重演該記憶體異動動作。 8.如申請專利範圍第7項之積體電路,其中該重演控制器 邏輯裝置包含: 10 —降級邏輯裝置,其用以判定該本地分支是否顯出超出 一降級臨界值的異動響應錯誤,且如果該本地分支顯出 超出該降級臨界值的異動響應錯誤,便使該本地分支不 動作。 ' 9.如申請專利範圍第6項之積體電路,其中如果該冗餘資 15 訊傳輸為一冗餘記憶體寫入動作,該重演控制器邏輯裝 置便可操作來對該本地分支重演該記憶體異動動作。 10.如申請專利範圍第1項之積體電路,其中該點對點記憶 體互連體為一個全緩衝式雙直列記憶體模組(DIMM)記 憶體互連體。 20 11.如申請專利範圍第1項之積體電路,其中該經定義異動 響應錯誤包括一可校正ECC錯誤,且其中該重演控制 器邏輯裝置另包括用以把對記憶體之一寫入動作列入 佇列的邏輯裝置。 12. —種用於記憶體重演機構的方法,該方法包含下列步 31 1354888 • . 第96105514號申請案修正頁 100.05.13.丨 驟: 接收來自一點對點記憶體互連體的異動資料,其中該異 動資料係與一異動動作相關聯; 檢測與該異動動作相關聯的一異動響應錯誤;以及 5 至少部分地響應於檢測與該異動動作相關聯之該異動 響應錯誤的步驟,啟始一快速重置動作,其中該快速重 置動作在該點對點記憶體互連體中再訓練至少某些鏈 路。 13. 如申請專利範圍第12項之方法,其中該異動響應錯誤 10 包括下列項目中的至少一個: 來自一記憶體模組的一警示; 一循環冗餘核對(CRC)錯誤;以及 一不可校正錯誤檢查碼(ECC)錯誤。 14. 如申請專利範圍第12項之方法,其另包含下列步驟: 15 如果該快速重置動作成功,便重演該異動動作。 15. 如申請專利範圍第14項之方法,其中該異動動作為一 冗餘資訊傳輸,且其中啟始一快速重置動作的步驟包 含: 啟始該點對點記憶體互連體之一本地分支以及一遠端 20 分支二者的一快速重置動作。 16. 如申請專利範圍第15項之方法,其中該冗餘資訊傳輸 包含下列項目中之一: 一冗餘記憶體讀取動作;以及 一冗餘記憶體寫入動作。 32 1354888 . · 第96105514號申請案修正頁 100.05.13~T 17.如申請專利範圍第16項之方法,其中重演該異動動作 的步驟包含: 如果該冗餘資訊傳輸為一冗餘記憶體讀取動作,便對該 遠端分支重演該異動動作。 5 18.如申請專利範圍第17項之方法,其另包含下列步驟: 判定該本地分支是否顯出超出一降級臨界值的異動響 應錯誤;以及 如果該本地分支顯出超出該降級臨界值的異動響應錯 誤,便使該本地分支不動作。 10 19.如申請專利範圍第16項之方法,其中重演該異動動作 的步驟包含: 如果該冗餘資訊傳輸為一冗餘記憶體寫入動作,便對顯 出該異動響應錯誤的一分支(該本地分支)重演該異動 動作。 15 20.如申請專利範圍第14項之方法,其中該異動動作為下 列項目中的至少一個: 一非冗餘記憶體讀取動作; 一非冗餘記憶體寫入動作; 一組態讀取動作;以及 20 一組態寫入動作。 21.如申請專利範圍第12項之方法,其中該點對點記憶體 互連體為一全緩衝式雙直列記憶體模組(DIMM)記憶體 互連體。 22·—種用於記憶體重演機構的系統,該系統包含: 33 1354888 100.05. IT] 丨第96!〇55!4號申請案修正頁 與一點對點記憶體互連體耦合的一記憶體模組;以及 透過該點對點記憶體互連體與該記憶體模組耦合的一 記憶體控制器,該記憶體控制器包括: 用以重置該點對點記憶體互連體之至少一部分的一 5 重置邏輯裝置; 用以儲存與一記憶體異動動作相關聯之異動資料的 一重演佇列;以及 與該重置邏輯裝置以及該重演佇列耦合的一重演控 制器邏輯裝置,如果該異動資料指出一經定義異動 1〇 響應錯誤,該重演控制器邏輯裝置便啟始一重置動 作。 23_如申請專利範圍第22項之系統,其中該經定義異動響 應錯誤為下列項目令之一: 來自該§己憶體模組的一警示; 15 一循環冗餘核對(CRC)錯誤;以及 —不可校正錯誤檢查碼(ECC)錯誤。 24·如申請專利範圍第22項之系統,其中如果該重置動作 成功’該重演控制器邏輯裝置便啟始該記憶體異動動作 的一重演程序。 2〇 25.如申請專利範圍第24項之系統,其中該記憶體異動動 作為一冗餘資訊傳輸,且其中該重置邏輯裝置將重置該 點對點記憶體互連體的一本地分支以及一遠端分支二 者。 26.如申請專利範圍第25項之系統,其中該冗餘資訊傳輸 34 1354888 第96105514號申請案修正頁 100.05.13. 包含下列項目中之一: 一冗餘記憶體讀取動作;以及 一冗餘記憶體寫入動作。 27. 如申請專利範圍第26項之系統,其中如果該冗餘資訊 5 傳輸為一冗餘記憶體讀取動作,該重演控制器邏輯裝置 便可操作來對該遠端分支重演該記憶體異動動作。 28. 如申請專利範圍第27項之系統,其中該重演控制器邏 輯裝置包含: 降級邏輯裝置,其用以判定該本地分支是否顯出超出一 1〇 降級臨界值的異動響應錯誤,且如果該本地分支顯出超 出該降級臨界值的異動響應錯誤,便使該本地分支不動 作。 29·如申請專利範圍第26項之系統,其中如果該冗餘資訊 傳輸為一冗餘記憶體寫入動作,該重演控制器邏輯裝置 15 便可操作來對該本地分支重演該記憶體異動動作。 3 0.如申請專利範圍第2 6項之系統,其中該點對點記憶體互 連體為一個全缓衝式雙直列記憶體模組(DIMM)記憶體 互連體。 35
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/357,492 US7587625B2 (en) | 2006-02-16 | 2006-02-16 | Memory replay mechanism |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200834299A TW200834299A (en) | 2008-08-16 |
TWI354888B true TWI354888B (en) | 2011-12-21 |
Family
ID=38437903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096105514A TWI354888B (en) | 2006-02-16 | 2007-02-14 | Integrated circuit, method, and system for memory |
Country Status (9)
Country | Link |
---|---|
US (1) | US7587625B2 (zh) |
EP (1) | EP1984822B1 (zh) |
JP (1) | JP5039061B2 (zh) |
KR (1) | KR100992334B1 (zh) |
CN (1) | CN101110047B (zh) |
AT (1) | ATE456090T1 (zh) |
DE (1) | DE602007004448D1 (zh) |
TW (1) | TWI354888B (zh) |
WO (1) | WO2007098062A2 (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8028198B2 (en) * | 2007-07-30 | 2011-09-27 | Micron Technology, Inc. | Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory |
US8151266B2 (en) * | 2008-03-31 | 2012-04-03 | Qualcomm Incorporated | Operating system fast run command |
US8234540B2 (en) | 2008-07-01 | 2012-07-31 | International Business Machines Corporation | Error correcting code protected quasi-static bit communication on a high-speed bus |
US8245105B2 (en) * | 2008-07-01 | 2012-08-14 | International Business Machines Corporation | Cascade interconnect memory system with enhanced reliability |
US8078848B2 (en) * | 2009-01-09 | 2011-12-13 | Micron Technology, Inc. | Memory controller having front end and back end channels for modifying commands |
US8539309B2 (en) * | 2009-09-17 | 2013-09-17 | International Business Machines Corporation | System and method for responding to error detection |
US9158616B2 (en) * | 2009-12-09 | 2015-10-13 | Intel Corporation | Method and system for error management in a memory device |
US8862973B2 (en) * | 2009-12-09 | 2014-10-14 | Intel Corporation | Method and system for error management in a memory device |
KR101187642B1 (ko) * | 2011-05-02 | 2012-10-08 | 에스케이하이닉스 주식회사 | 집적 회로의 모니터링 장치 |
EP2992435B1 (en) * | 2013-04-30 | 2020-12-30 | Hewlett-Packard Enterprise Development LP | Memory node error correction |
US9934085B2 (en) * | 2013-05-29 | 2018-04-03 | Hewlett Packard Enterprise Development Lp | Invoking an error handler to handle an uncorrectable error |
US9626270B2 (en) * | 2014-09-26 | 2017-04-18 | Intel Corporation | Link retraining based on runtime performance characteristics |
EP3057027B1 (en) * | 2015-02-16 | 2018-06-13 | Nxp B.V. | Method for secure data reading, computer program product and data handling system |
US9817738B2 (en) * | 2015-09-04 | 2017-11-14 | Intel Corporation | Clearing poison status on read accesses to volatile memory regions allocated in non-volatile memory |
US9904593B2 (en) * | 2015-11-13 | 2018-02-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and correction method |
US11675659B2 (en) * | 2016-07-15 | 2023-06-13 | Advanced Micro Devices, Inc. | DDR memory error recovery |
US10437946B1 (en) * | 2016-09-01 | 2019-10-08 | Xilinx, Inc. | Using implemented core sources for simulation |
US10635613B2 (en) * | 2017-04-11 | 2020-04-28 | Micron Technology, Inc. | Transaction identification |
US10391764B2 (en) | 2017-05-16 | 2019-08-27 | Canon Kabushiki Kaisha | Element substrate, printhead, and printing apparatus |
US10459785B2 (en) | 2017-09-27 | 2019-10-29 | Western Digital Technologies, Inc. | Error detection for training non-volatile memories |
US11442813B2 (en) | 2017-10-11 | 2022-09-13 | Hewlett-Packard Development Company, L.P. | Memory devices including execution trace buffers |
US11334457B1 (en) | 2019-06-27 | 2022-05-17 | Samsung Electronics Co., Ltd. | Semiconductor memory device and memory system including the same |
US11243831B2 (en) * | 2019-07-15 | 2022-02-08 | Micron Technology, Inc. | Reset and replay of memory sub-system controller in a memory sub-system |
CN110727530B (zh) * | 2019-09-12 | 2021-02-19 | 无锡江南计算技术研究所 | 基于窗口的错误访存请求重传系统及方法 |
US11137941B2 (en) * | 2019-12-30 | 2021-10-05 | Advanced Micro Devices, Inc. | Command replay for non-volatile dual inline memory modules |
US11531601B2 (en) | 2019-12-30 | 2022-12-20 | Advanced Micro Devices, Inc. | Error recovery for non-volatile memory modules |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3754482B2 (ja) * | 1996-02-29 | 2006-03-15 | 株式会社日立製作所 | メモリ転写機能を有する情報処理装置 |
US6333929B1 (en) | 1997-08-29 | 2001-12-25 | Intel Corporation | Packet format for a distributed system |
US7404032B2 (en) * | 2000-01-05 | 2008-07-22 | Rambus Inc. | Configurable width buffered module having switch elements |
US6766429B1 (en) * | 2000-08-31 | 2004-07-20 | International Business Machines Corporation | Low cost and high RAS mirrored memory |
US7028213B2 (en) * | 2001-09-28 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Error indication in a raid memory system |
US6917967B2 (en) | 2002-12-13 | 2005-07-12 | Sun Microsystems, Inc. | System and method for implementing shared memory regions in distributed shared memory systems |
US7028147B2 (en) * | 2002-12-13 | 2006-04-11 | Sun Microsystems, Inc. | System and method for efficiently and reliably performing write cache mirroring |
US7386768B2 (en) * | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
US7111153B2 (en) * | 2003-09-30 | 2006-09-19 | Intel Corporation | Early data return indication mechanism |
US20060026375A1 (en) | 2004-07-30 | 2006-02-02 | Christenson Bruce A | Memory controller transaction scheduling algorithm using variable and uniform latency |
US7292950B1 (en) * | 2006-05-08 | 2007-11-06 | Cray Inc. | Multiple error management mode memory module |
-
2006
- 2006-02-16 US US11/357,492 patent/US7587625B2/en active Active
-
2007
- 2007-02-14 TW TW096105514A patent/TWI354888B/zh not_active IP Right Cessation
- 2007-02-15 AT AT07751004T patent/ATE456090T1/de not_active IP Right Cessation
- 2007-02-15 DE DE602007004448T patent/DE602007004448D1/de active Active
- 2007-02-15 EP EP07751004A patent/EP1984822B1/en active Active
- 2007-02-15 CN CN2007100923079A patent/CN101110047B/zh active Active
- 2007-02-15 WO PCT/US2007/004210 patent/WO2007098062A2/en active Application Filing
- 2007-02-15 KR KR1020087019946A patent/KR100992334B1/ko active IP Right Grant
- 2007-02-15 JP JP2008555397A patent/JP5039061B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7587625B2 (en) | 2009-09-08 |
TW200834299A (en) | 2008-08-16 |
EP1984822B1 (en) | 2010-01-20 |
KR100992334B1 (ko) | 2010-11-05 |
ATE456090T1 (de) | 2010-02-15 |
WO2007098062A2 (en) | 2007-08-30 |
KR20080087035A (ko) | 2008-09-29 |
EP1984822A2 (en) | 2008-10-29 |
JP2009527819A (ja) | 2009-07-30 |
CN101110047B (zh) | 2010-11-17 |
US20070226579A1 (en) | 2007-09-27 |
DE602007004448D1 (de) | 2010-03-11 |
JP5039061B2 (ja) | 2012-10-03 |
WO2007098062A3 (en) | 2007-11-22 |
CN101110047A (zh) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI354888B (en) | Integrated circuit, method, and system for memory | |
US10789117B2 (en) | Data error detection in computing systems | |
US6044483A (en) | Error propagation operating mode for error correcting code retrofit apparatus | |
KR102198611B1 (ko) | 메모리 내 에러 수정 방법 | |
JP4918824B2 (ja) | メモリコントローラおよびメモリ制御方法 | |
Meaney et al. | IBM zEnterprise redundant array of independent memory subsystem | |
US10146632B2 (en) | Efficient mechanism to replicate data for multiple controllers | |
US20130151767A1 (en) | Memory controller-independent memory mirroring | |
KR102378466B1 (ko) | 메모리 장치 및 모듈 | |
US8874958B2 (en) | Error detection in a mirrored data storage system | |
JP3184738B2 (ja) | エラー訂正可能なメモリ・デバイス | |
US7181674B2 (en) | Computer system including a network employing redundant information and slicing | |
US11609817B2 (en) | Low latency availability in degraded redundant array of independent memory | |
JP3748117B2 (ja) | 鏡像化メモリ用エラー検出システム | |
US7577804B2 (en) | Detecting data integrity | |
US11372723B2 (en) | Dynamically adjusting a journal snapshot window | |
US20040003165A1 (en) | Memory subsystem including error correction | |
US20040179527A1 (en) | Stripping packet routing prefixes in a computer system network | |
JP2010086120A (ja) | メモリの誤り訂正方法,誤り検出方法、及びそれを用いたコントローラ | |
CN111625199B (zh) | 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质 | |
US10740179B2 (en) | Memory and method for operating the memory | |
TW202347113A (zh) | 用於處理故障網頁的系統與方法以及主機裝置 | |
CN118113210A (zh) | 存储器控制器和包括存储器控制器的存储器系统 | |
KR20240072877A (ko) | 메모리 컨트롤러 및 메모리 시스템 | |
JP2021520556A (ja) | トランザクションメタデータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |