TWI353755B - A method and apparatus for dynamically configuring - Google Patents

A method and apparatus for dynamically configuring Download PDF

Info

Publication number
TWI353755B
TWI353755B TW095144134A TW95144134A TWI353755B TW I353755 B TWI353755 B TW I353755B TW 095144134 A TW095144134 A TW 095144134A TW 95144134 A TW95144134 A TW 95144134A TW I353755 B TWI353755 B TW I353755B
Authority
TW
Taiwan
Prior art keywords
external
network
programmable
physical interface
component
Prior art date
Application number
TW095144134A
Other languages
English (en)
Other versions
TW200805951A (en
Inventor
Vamsi M Tatapudi
Anirban Banerjee
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW200805951A publication Critical patent/TW200805951A/zh
Application granted granted Critical
Publication of TWI353755B publication Critical patent/TWI353755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3054—Auto-negotiation, e.g. access control between switch gigabit interface connector [GBIC] and link

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Description

指出將用於所述交易的協定。 優選地，所述可編程網路元件設置爲使用多個寄存器來存儲 可訪問資訊的每個埠的物理介面數，其中所述網路設備的用戶可 隨機地映射物理介面識別字至埠數。 根據本發明的一個方面，提供一種用於具有共用結構的多個 網路設備的可编程網路元件，所述可編程網路元件包括： 具有外部處理單元的介面，用於提供所述外部處理單元 和網路設備之間的管理介面控制； 具有多個内部匯流排的介面，其中每個内部匯流排耦合 至所述可編程網路元件和至少一個網路元件； 具有多個外部匯流排的介面，其中每個外部匯流排耦人 至所述可編程網路元件和至少一個物理介面元件；
支援用於與多個物理介面元件通信的多個協定的裴置； 以及 I 用於择定所述多個物理介面元件的狀態的多個可編程寄 存器。 ° 優選地’所述可編簡路元件進—步包括支援至少兩個外部 匯流排的支職置’每侧料部隨制於與外部物理介面元 件連接，其中每個所述外部匯流排支援所述多個物理介面元件7 優選地，所述可編程網路树進一步包括支援至少兩個内部 匯流排的支援裝置，每倾勒部匯流制於油糊路元件連 1353755 接，所述内部網路元件在通過所述網路設備傳輸資訊之前將從所 述至少一個物理介面元件進入所述網路設備的所述資訊轉換爲位 元組。 優選地，所述可編程網路元件進一步包括支援協定條款45或 協定條款22中至少一個的支援裝置。 優選地，所述可編程網路元件進一步包括執行自動掃描操作 以鏈路掃描所述多個物理介面元件巾每働理介面元件的狀態的 震置’其中所述可編賴路元件包括有用於指出將被掃描的鍵路 狀態的埠點陣圖。 優選地’所述可編程網路元件進—步包括使用所述用於指出 哪個鏈路狀態需要被掃描的埠點_對至少—個寄存器編程的裝 八中所述至>、個寄存器設置爲指出所述多個内部匯流排 和外部匯流排中哪個匯流排將被掃描。 優選地’所述可編程網路元件進-步包括使用至少-個寄存 器來選擇所述多個内舰流排和多個外雜流財—個合適的匯 流排發送交以獲絲自多個物騎面元件之-的狀態資訊 的裝置。 。。優選地’所述可編程網路元件進—步包括使用至少一個寄存 盗來指出將用於交易的協定的裝置。 優選地’所述可編程網路元件進—步包括使用多個寄存器來 存儲可訪問糊每辦的物理介面數繼，其中所述網路設
9 1353755 備的用戶可隨機地映射物理介面識別字至埠數。 根據本發明的一個方面，提供一種實現用於具有共用結構的 多個網路設備的可編程網路元件的方法，所述方法包括： 將所述可編程網路元件與外部處理單元連接，以提供所 述外部處理單元和網路設備之間的管理介面控制； 與多個内部匯流排連接，其中每個内部匯流排耦合至所 述可編程網路元件和至少一個網路元件； 鲁 與多個外部匯流排連接’其中每個外部匯流排耗合至所 述可編程網路元件和至少一個物理介面元件； * 支援用於與多個物理介面元件通信的多個協定；以及 - 使用多個可編程寄存器確定所述多個物理介面元件的狀 態。 優選地’所述方法進—步包括^執行自鱗蹄作以鏈路掃 _描所述多個物理介面元件中每個物理介面元件的狀態其中所述 可編㈣路件包括有用於指出將被掃描的鏈路狀態的璋點陣 圖。 ^優選地，所述方法進—步包括：使㈣述用於指出哪個鍵路 狀態需要被掃描的埠點_對至少—個寄存雜程，其中所述至 少一個寄存H設置爲指出所述多侧輕流排和外舰流排中哪 一個匯流排將被掃描。 優k地戶斤述方法進一步包括：使用至少一個寄存器選擇所 < S > 10 1353755 高速模式或10 GE模式下運行的Χ-PORT。一個或多個外部乙太 網埠109x中的每個埠是10/100/1000 Mbps乙太網G-PORT。設備 100的一個實施例中，每個G-PORT模組支援多達12個 10/100/1000Mbps乙太網埠。設備1〇〇的一個實施例也支援一個高 速埠108 ;而本發明另一個實施例中支援多達4個高度埠1〇8，該 高速槔108運行在10 Gbps、12Gbps或10 GE模式。 CPU埠110用於發送資訊至外部交換/路由控制實體或CPU， 以及從外部交換/路由控制實體或CPU接收資訊。根據本發明的一 個實施例，CPU埠110可看作乙太網槔ΐ〇9χ之一。設備1〇〇通過 CPU處理模組111例如CMIC™模組與外部/片外cpu連接，而該 CMIC™模組與將設備1〇〇連接至外部CPU的ρα匯流排連接。 在本發明中’ CMIC™模組U1是軟體可編程模組，其中軟體可對 各個CMIC™寄存器編程以使得CMIC™模組111對多個共用共用 結構的交換晶片100中的每個交換晶片正確地執行cpu管理。 網路資訊流通過外部乙太網埠1〇9χ進入和離開設備1〇〇。具 體來說，設備100中的資訊流從外部乙太網源埠路由至一個或多 個唯一的目的乙太網埠1〇9χ。在本發明的一個實施例中，設備1〇〇 支援物理乙太網埠和邏輯（主幹）埠。該物理乙太網埠是設備1〇〇 的物理埠，通過全局埠識別字全局地識別。在一個實施例中，全 局蟑識別字包括模組識別字和本地埠數，唯一地標識設備100和 特疋的物理埠。主幹埠是一組物理外部乙太網埠，用作一個鏈結
12 1353755 路狀態的埠鱗_ 的寄钟進行配置，其中谭 類型映射寄存H設置爲表示埠是GIG埠或XGIG埠以及，選擇 映射寄存减置爲表示崎或外部MDI〇資龍流排是否將被掃 描。基於料_映射寄存H和選擇映射寄存器獲得的資訊， 311能够選擇用於發送每個交易的恰當_流排。 CMIC™模組211内相關的軟體還對CMicTM模組2ιι⑽協定映 射寄存。!進行編程，以表示條款22或條款45是否將用於ΜΠΜ 父易中。協定映射寄存器指A近似紛阜映射寄存器的璋點陣圖。 此外’相關的軟體可使用應向其傳送資訊的每個埠的ρΗγ數設置 CMIC模組211内的多個位址映射寄存器。該地址映射寄存器可 用於確疋制於每辦的ΡΗγ地址。所述靈活的支援允許晶片 的用戶隨機地映射ΡΗΥ識別字至埠數，而不是要求晶片用戶 執行ΡΗΥ識別字和埠數之間的一對一映射。 貝料包在輸出側由晶片2⑻進行處理後，輸出管線1〇6與 XBODE或GBODE交互，該XB〇DE爲在資料包傳輸至χΑυι 210/PHY 212之制於保存該資料包的輸出資料包緩存，該 GB〇DE爲在資料包傳輸至SERDES 204/PHY 202之前用於保存該 資料包資料的輸出資料包緩存。xb〇de與x_p〇RT 2〇8相關， X-PORT/MAC 208和輪出管線1〇6之間的匯流排協定是以信任爲 基礎的，因此無論何時XB〇DE中有單元（㈤）可用時
’ X-PORT 2〇8中的輪出管線介面向輸出管線1〇6請求更多的資料。近似於 16 1353755 配置cmic™模朗恰當的寄存$。已編程寄存料由cmicTM 模組m使用以確定交換設備的類型。在本發明的一個實施例中， CMIC™模組111的侧軟體從晶#巾讀取設備識別字以確定該晶 片要麵的CMIC™林n設置。暖，練體對恰當的 CMIC™寄存n進行編程。因此，本發明不需要cmicTM模组山 進行硬體改變來適應使肖共用結構的—組交換晶#巾的每個交換 晶片。此外’因爲寄存器介面對具有共用結構的晶片組中的所有 晶片來說都是-樣的’·的軟體結構也可由晶片組中的所有晶 片共用。 具體而言，如圖3a所示，CMIC™模組m支援多達4個8_ n 設置爲使用一個或多個所述s-匯流排。每 麵流排可具有至少-做備。齡可崎置在每麵流排上的 设備的最大數是不受限獅’但是由於延遲因素設備的數量受 到限制。本領域技術人員能够理解的是，s-匯流排的數量可以增加 而不改變本發明的範圍。 在本發明的一個實施例中，如上所述，CMIC™模組311能够 從多個源處收集統計計數（statistics _t)，例如，從輸入模組 施、輸出模組麵和MAC鮮犯。如圖1所示，高度集成的 =換晶片支援相當大數量的埠，每個晶片具有其自有的統計計數 器’ 一般在5〇·100個寄存器中實現。具體而言，G-PORT和x_p〇RT 308-312中的每個埠包括有層⑽2統計計數器，用於記錄流經該 18 1353755 【圖式簡單說明】 圖1是實現本發明一個實施例的網路設備的示意圖； 圖2是設置有網路設備的板的一個實施例的示韋圖； 圖3a是本發明cmictm模組的一個實施例的示意圖； 圖3b是本發明cmictm模組的一個實施例的示意圖。
【主要元件符號說明】 設備100 MMU 1〇4 高速（HiGIG)埠 l〇8a-108x CPU 埠 11〇 外部層1物理介面（PHY) 202 MAC 206、208 CMIC 模組 211 外部MDIO資料匯流排214 内部MDIO資料匯流排218 交換晶片300a MMU 模組 304a G-PORT 和 X-PORT 308-312 板安全模組314a 交換晶片300b MMU 模組 304b G-PORT 和 X-PORT 308b-312b 輸入管線/模組102 輸出管線/模組106 外部乙太網埠l〇9x CPU處理模組ill SERDES 模組 204 XAUI 模組 210 外部層1物理介面（PHY) 212 内部MDIO資料匯流排216 外部MDIO資料匯流排220 輸入管線模組302a 輸出管線模組306a CMIC™模組 311a s-匯流排環316a-322a 輸入管線模組302b 輸出管線模組306b CMICtm 模組 311b 25 1353755 搜索引擎313a-313c 板安全模組314b s-匯流排環316b-322b
26

Claims (1)

1353755 100年6月24日修正替換頁 十、申請專利範園： 1、 一種用於處理資訊的網路設備，其特徵在於，所述網路設備 包括： 可編程網路元件’與料處理單元連接以提供所述外部 處理單元和網路設備之間的管理介面控制，其中所述可編程 網路元件用於具有共用結構的多個網路設備； 多個内部匯流排，其中的每個匯流排耦合至所述可編程 網路元件和至少一個網路元件；以及 多個外部匯流排，其中的每匯流排輕合至所述可編程 網路元件和至少一個物理介面元件， 其中所述可編程網路元件設置爲支援用於與多個物理介 面元件通信的多個協定，並包括有用於確定所述多個物理介 面元件的狀態的多個可編程寄存器。 2、如申請專利範圍第1項所述的網路設備，其中，所述可編程 網路元件設置爲支援至少兩個外部匯流排，其中的每個外部 匯流排用於與外部物理介面元件連接，且其中的每個外部匯 流排均支援所述多個物理介面元件。 3二如申請專利範圍第1項所§的網路設備，荞中，所述可編程 網路元件設置爲支援至少兩個内部匯流排，每個内部匯流排 用於與内部網路元件連接，所述内部網路元件在通過所述網 路設備傳輸資訊前，將從所述至少一個物理介面元件進入所 述網路設備的所述資訊轉換爲位元組。 27 1353755 100年6月2斗曰修正替換頁 4、如申請專利範圍第1項所述的網路設備，其中，所述可編程 2路凡件叹置爲執行自動掃福操作以鏈路掃描所述多個物理 介面7G件中每個物理介面元件的狀態其中所述可編程網路 元件包括有埠轉圖，用於指出將要娜描的鏈路狀態。 5種餘具有翻結制％_路設備的可編糊路元件， 其特徵在於，所述可編程網路元件包括： 具有外。P處理單兀的介面，用於提供所述外部處理單元 和網路設備之間的管理介面控制； /、有夕個内部匯流排的介面，其巾每個㈣匯流排麵合 至所述可編程網路元件和至少一個網路元件； 具有多個外部匯流排的介面，其中每個外部匯流排輕合 至所述可編程網路元件和至少一個物理介面元件； 支援胁财個_介面元件通信衫偏定的裝置； 以及 用於確定所述多個物理介面元件的狀態的多個可編程寄 存器。 6、 如申請專利範圍第5項所述的可編程網路元件，其中，所述 .可編賴路元件進-步包括支援至少_卜部匯流排的支援 裝置’每個所述外部匯流排用於與外部物理介面元件連接， 其中每個所述外部匯流排支援所述多個物理介面元件。 7、 -種實現用於具有共用結構的多個網路設備的可編程網路元 28 100年6月24日修正替換頁 件的方法，其特徵在於，所述方法包括： ，將所述可編程網路元件與外部處理單元連接，以提供所 述外部處理單元和網路設備之_管理介面控制； 、一夕個内°卩匯流排連接，其中每個内部匯流排輕合至所 述可編程網路元件和至少一個網路元件； 、與夕個外部g流排連接，其中每個外部匯流排輕合至所 述可編程網路元件和至少一個物理介面元件； 支援用於與多個物理介面元件通信的多個協定；以及 使用夕個可編程寄存II確定所述多個物理介面元件的狀 態。 8、 如中請專利範圍第7項所述的方法，其中，所述方法進一步 包括：執行自動掃描操作以鏈路掃描所述多個物理介面元件 中母個物理〃面元件的狀態，其巾所述可編程網路元件包括 有用於指出將被掃摇的鏈路狀態的埠點陣圖。 9、 如申請專利範圍第8項所述的方法，其中，所述方法進一步 包括：使用所述用於指出哪個鏈路狀態需要被掃描的埠點陣 圖對至少一個寄存器編程，其中所述至少一個寄存器設置爲 指出所述多個内部匯流排和外部匯流排中哪一個匯流排將被 掃插。 29
TW095144134A 2006-01-04 2006-11-29 A method and apparatus for dynamically configuring TWI353755B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/324,222 US7606945B2 (en) 2006-01-04 2006-01-04 Method and apparatus for dynamically configuring hardware resources by a generic CPU management interface

Publications (2)

Publication Number Publication Date
TW200805951A TW200805951A (en) 2008-01-16
TWI353755B true TWI353755B (en) 2011-12-01

Family

ID=37787836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095144134A TWI353755B (en) 2006-01-04 2006-11-29 A method and apparatus for dynamically configuring

Country Status (4)

Country Link
US (2) US7606945B2 (zh)
EP (1) EP1806653B1 (zh)
CN (1) CN1996857B (zh)
TW (1) TWI353755B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606945B2 (en) * 2006-01-04 2009-10-20 Broadcom Corporation Method and apparatus for dynamically configuring hardware resources by a generic CPU management interface
US7720068B2 (en) * 2006-08-23 2010-05-18 Solarflare Communications, Inc. Method and system for a multi-rate gigabit media independent interface
US20090109967A1 (en) * 2007-10-31 2009-04-30 Anirban Banerjee Method and system for remotely configuring an ethernet switch using ethernet packets
US10185957B2 (en) 2012-06-12 2019-01-22 Square, Inc. Software pin entry
US9773240B1 (en) 2013-09-13 2017-09-26 Square, Inc. Fake sensor input for passcode entry security
US9613356B2 (en) 2013-09-30 2017-04-04 Square, Inc. Secure passcode entry user interface
US9928501B1 (en) 2013-10-09 2018-03-27 Square, Inc. Secure passcode entry docking station
DE102014200101A1 (de) * 2014-01-08 2015-07-09 Bayerische Motoren Werke Aktiengesellschaft Switch-Anschlussvorrichtung für ein Kraftfahrzeug-Kommunikationsnetzwerk
US9853644B2 (en) 2016-01-08 2017-12-26 Futurewei Technologies, Inc. Multiple-layer configuration storage for runtime reconfigurable systems
US9503096B1 (en) * 2016-01-08 2016-11-22 Futurewei Technologies, Inc. Multiple-layer configuration storage for runtime reconfigurable systems
CN106302464B (zh) * 2016-08-17 2019-07-26 浪潮集团有限公司 一种基于硬件的自适应网络架构及自适应网络方法
CN110120877B (zh) * 2018-02-05 2020-11-20 大唐移动通信设备有限公司 一种交换芯片的配置电路及交换芯片的参数的配置方法
JP7104308B2 (ja) * 2018-04-25 2022-07-21 富士通株式会社 プロセッサ及び情報処理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048012A (en) 1987-04-03 1991-09-10 Advanced Micro Devices, Inc. Data link controller with flexible multiplexer
FR2633414B1 (fr) 1988-06-27 1993-07-09 Bull Sa Systeme informatique a interconnexion centrale
US5625780A (en) * 1991-10-30 1997-04-29 I-Cube, Inc. Programmable backplane for buffering and routing bi-directional signals between terminals of printed circuit boards
RU2085937C1 (ru) * 1994-06-06 1997-07-27 Березкина Надежда Георгиевна Способ неразрушающего контроля материалов и изделий, устройство для нанесения пенетранта и индикаторный материал
US6275491B1 (en) * 1997-06-03 2001-08-14 Texas Instruments Incorporated Programmable architecture fast packet switch
US6119159A (en) * 1997-09-09 2000-09-12 Ncr Corporation Distributed service subsystem protocol for distributed network management
JP3704438B2 (ja) * 1998-12-09 2005-10-12 株式会社日立製作所 可変長パケット通信装置
EP1161817B1 (en) * 1999-03-17 2006-10-25 Broadcom Corporation Network switch
US7180906B1 (en) * 1999-12-22 2007-02-20 Advanced Micro Devices, Inc. Method and apparatus for autopolling physical layer devices in a network
US6748457B2 (en) 2000-02-03 2004-06-08 Realtime Data, Llc Data storewidth accelerator
US6807179B1 (en) * 2000-04-18 2004-10-19 Advanced Micro Devices, Inc. Trunking arrangement in a network switch
US6850542B2 (en) * 2000-11-14 2005-02-01 Broadcom Corporation Linked network switch configuration
US20020174197A1 (en) * 2001-03-27 2002-11-21 International Business Machines Corporation Method and system for accurately determining a device location in an arbitrated loop
US20020156888A1 (en) * 2001-04-23 2002-10-24 Lee Man-Ho L. Method and apparatus for detecting and reporting configuration errors in a multi-component switching fabric
CA2369432A1 (en) * 2002-01-24 2003-07-24 Alcatel Canada Inc. System and method for reassembling packets in a network element
EP1661311B1 (en) * 2003-08-15 2012-07-18 GVBB Holdings S.A.R.L Changeable functionality in a broadcast router
US7181556B2 (en) * 2003-12-23 2007-02-20 Arm Limited Transaction request servicing mechanism
US8140694B2 (en) * 2004-03-15 2012-03-20 Hewlett-Packard Development Company, L.P. Method and apparatus for effecting secure communications
US7606945B2 (en) 2006-01-04 2009-10-20 Broadcom Corporation Method and apparatus for dynamically configuring hardware resources by a generic CPU management interface

Also Published As

Publication number Publication date
EP1806653A1 (en) 2007-07-11
US7606945B2 (en) 2009-10-20
EP1806653B1 (en) 2013-03-13
US20070174434A1 (en) 2007-07-26
US8244922B2 (en) 2012-08-14
CN1996857B (zh) 2012-07-25
CN1996857A (zh) 2007-07-11
US20100030879A1 (en) 2010-02-04
TW200805951A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
TWI353755B (en) A method and apparatus for dynamically configuring
US7830892B2 (en) VLAN translation in a network device
US8005084B2 (en) Mirroring in a network device
US6807175B1 (en) Distributed multicast routing in packet-based communication network devices
US7680107B2 (en) High speed trunking in a network device
US7738385B2 (en) Mirroring of data in a network device
US20030235194A1 (en) Network processor with multiple multi-threaded packet-type specific engines
US7570639B2 (en) Multicast trunking in a network device
US20090067431A1 (en) High performance network adapter (hpna)
JP2007525883A (ja) ネットワークノードにおける処理利用管理
JP2002314571A (ja) スイッチングノードのための分類およびタグ付け規則
JP2000295274A (ja) パケット交換装置
WO2007000092A1 (fr) Processeur de reseau
US7269661B2 (en) Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet
US20070116023A1 (en) Method and apparatus for dynamically configuring a generic processing module
KR20020025847A (ko) 데이터 교환 장치용 내부 통신 프로토콜
US8085766B2 (en) S-flow in a network device
EP1806871A2 (en) A method and apparatus for dynamically configuring registers by a generic CPU management interface
Bianco et al. Boosting the performance of PC-based software routers with FPGA-enhanced network interface cards
US7969994B2 (en) Method and apparatus for multiple connections to group of switches
US7720092B1 (en) Hierarchical round robin arbiter
US7751422B2 (en) Group tag caching of memory contents
US6798778B1 (en) Communication packet processor with a look-up engine and content-addressable memory for updating context information for a core processor
WO2021098602A1 (zh) 一种报文转发方法、装置及分布式设备
US6891829B1 (en) Communication packet processor with a look-up engine and content-addressable memory for retrieving context information for a core processor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees