TWI344761B - Double-pumped/quad-pumped variation mechanism for source synchronous strobe lockout - Google Patents

Description

1344761 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種微電子領域，特別是關於一種鎖 定源同步選通接收器的裝置和方法，用於防止使用源同步 資料和位址匯流排的微處理器系統因匯流排雜訊所造成的 錯誤指示。且本發明還提供一種裝置及方法應用於具有不 同頻率的源同步匯流排的微處理系統。 鲁【先前技術】 現在電腦系統採用源同步系統匯流排來為匯流排代理 間提供資料的交換，例如在微處理器和記憶體集線器之間 的資料交換。“源同步”匯流排協定使得資料可在非常高 的速度下傳送，源同步協議是基於以下的原則操作：傳輸 匯流排代理（bus agent)將資料放在匯流排上一段固定的時 間，並發出一個和該資料對應的“選通”信號，用來指示 φ 接收匯流排代理該資料是有效的。換言之，資料信號及其 相應的選通信號以相同的傳播路徑經過匯流排，當接收器 探測到相應選通信號的轉換時，接收器便可確信資料信號 上的貢料是有效的。 但是選通信號會受到一些不明來源的影響而造成的誤 差，這些不明來源可能是鄰近信號引導或輻射的發射物。 雖然以前的匯流排協定能夠探測和校正源同步匯流排上的 選通毛刺（glitch)造成的誤差，但由於沒有絕對參考時間， 只能透過許多個匯流排時鐘週期當作不同的時間參考值， CNTR2297-TW/0608-A41321 -TW/Final 1 6 1344761 用以判定選通信號的轉換是真正的轉換還是干擾脈衝。因 此先前的協議被認為是複雜的，再者，對於當前的源同步 匯流排，大量的資料僅在一個匯流排時鐘週期被傳輸，並 且提供給接收匯流排代理表明資料有效的唯一指示僅僅只 是資料選通信號而已。選通信號轉換的時序是匯流排時鐘 頻率的函數，但是對於接收器來說，一個資料選通信號似 乎在所有的情形下對於匯流排時鐘而言都是非同步的。這 是由於匯流排時鐘和資料選通信號之間存在一個固定的且 鲁未知的相位差。 因此，許多技術用於探測和校正發生在源同步匯流排 上的選通信號的毛刺干擾。本發明涉及的其中一種被稱為 “接收器鎖定”的技術。如前所述，源同步匯流排協定通 常只為資料選通指定匯流排時鐘週期的一小段。假設資料 選通週期被限制在匯流排時鐘週期的1/4以内。現有技術 提供了許多裝置來在匯流排時鐘週期1/4的時間内將接收 器鎖定。但是，這些技術採用了固定的邏輯，譬如一些發 ® 明人採用了固定的邏輯來計算鎖定時間，因此，當操作參 數變化時，譬如匯流排時鐘頻率微小變化，設備參數變化 以及核心操作電壓變化的時候，鎖定時間會被相反地影 響。另外，晶片的製造過程亦會造成不同的鎖定時間。於 是設計者被迫使用最壞情況下的腳本來使用這些技術。 現今的專家學者都注意到了傳統的接收器鎖定技術的 不完善，因為這些技術沒有為前面提到的變數做任何補 償，因此許多誤差被引入了電腦系統中。 CNTR2297-TW/0608-A41321 -TW/Final 1 7 1344761 ^於以上討論的關於現在的積體電路#_和校正發 第=同步系統匯流排中的誤差的背景技術’參考第^及 士第】®，該方塊圖用於說明現在的電腦系統】⑽中， 來六=上的匯流排代理10】透過源同步系統匯流排搬 ，料。該匯流排代理101可以是任何一個單 的任何—個經由匯流排]02來傳輸和接 ，貝料的早π。本領域技術人員都知道，當今—個典型的 :机，代理1G】可以具體化，但不限於微處理器或者中央 =器’記憶體集線器或者記憶體控制器，主或者輔週邊 认備’直接記㈣通道單元，視触㈣，或者其他類型 的®流排界面單元。廣義上說，為了傳輸資料，一個匿流 排代理101將驅動匯流排〗02上的信號的一個子集，同時L 另個匯流排代理探測並接收驅動信號，接著獲取由 個或多個匯流排1G2上的信號的子集表示的資料。現有 技術中有很多不同的匯流排協定，用來在兩個匯流排代理 =間傳輸資料，這裏就不詳細描述這些不同種類的技術。 這畏要充刀體會，在匯流排處理時，在兩個或多個匯流排 代理1 〇 1之間通訊白勺：身料，，可以包括，但不限於：位址 貝汛，與一個或多個位址，控制資訊，或者狀態資訊有關 的資料。不管在匯流排上通訊的資料的種類，現在，越來 越多的電腦系統100在採用一種特殊的通常被叫做“源同 步，協定的匯流排協定，以很高的總線速度來傳輸資料。 /、已有技術對比，採樣資料匯流排協定和源同步協定在如 CNTR2297-TW/0608-A41321 -TW/Final 1 8 -段固」傳輸匯流排代理]0"導資料放到匯流排上 ^的時間，並聲明—個與資料相對應的“選通，，作 知接收匯㈣代理⑻資财效。本領域技術人員。 ㈣㈣在很高料下轉換的料和相應的選通信 =播途徑，包括物理的和電子的參數，可能與匯流排 =2資料相關的傳播途徑很不相同。特別地，傳播 #定的如延遲’匯流排阻抗和電子特性會影響資料信號 ‘疋的時間，或《流排代理⑻的接收“有效”。这就 二原同步匯流排協定在現場設備的市場中流行的原因。在 、言^，配置中’與―組資料信號相關的資料選通信號與 信號走相同的傳播路徑’因此’選通信號與資料 身都受到同樣的傳播特性的影響。如果選通信號在 =有效期間’接收匯流排代理】01探測到一個有效的選 kb唬轉換的時候便可確信有效的資料信號。 $現在參考第2圖，時序圖扇描述了-個源同步資料 、通是如何經由第1圖中的系統匯流排被用來在匯流排代 =m之間傳輸資料的。時序圖細示出了—個或多個資 ^號DATA和一個相應w資料選通信號DATA TROBE ’其包括了在第！圖中的系統匯流排呢上的一 個:集的信號。如上所述，f料選通信號data str〇be 與身料信號DATA經過相同的傳播路徑，因此它們也經歷 同樣的傳播特性。如上所提到的，f料信號Data的狀態 在一個固定或者預先已^的時間窗内在匯流排上被驅動。 在時序圖2GG中’資料信號DATA在時間T()被驅動，並 CNTR2297-TW/0608-A4 ] 321 -TW/Final 1 且在時間T2被再次驅動。資料選通信號DATA STROBE 在時間T1被驅動，來指示在TO被驅動的DATA上資訊的 有效性。同樣，資料選通信號DATA STROBE在時間T3 被驅動來指示在T2被驅動的資料信號DATA上資訊的有 效性。 源同步資料匯流排一般在DATA向匯流排補償資料信 號DATA和資料選通信號DATA STROBE之間的傳播特性 的細微變化之後某個時刻，聲明資料選通信號DATA STROBE。在很多時候，資料選通信號DATA STROBE在 資料信號DATA放到匯流排期間的中間時刻被聲明。當接 收匯流排代理探測到資料選通信號DATA STROBE的狀態 的一個預定變化時捕獲資料信號DATA，特別是當資料選 通信號DATA STROBE透過一個與資料選通信號DATA STROBE的聲明相對應的電壓和電流信號轉換的時候。源 同步匯流排在高總線速度下有效，因為影響資料信號 DATA和影響資料選通信號DAT A STROBE的時序的傳播 距離和匯流排設計的多樣性實質上是一樣的。因此，當探 測到資料選通信號DATA STROBE的聲明時，匯流排代理 也視資料信號DATA有效。 儘管源同步匯流排有利於最大化資料轉換速率，但是 它們仍然受誤差的影響。更特別的是，本領域技術人員都 知道，匯流排上的干擾現象都會導致如接收匯流排代理看 到的“毛刺”，毛刺201、202是一個資料選通信號DATA S丁ROBE的非故意的轉換或聲明。基於所採用的源同步協 CNTR2297-TW/0608-A41321 -TW/Final 1 1344761 議的某一類型，在時間丁2和T5時刻出現的毛刺如果被接 收匯流排代理探測到的話，會導致該代理將資料信號 DATA在時間Τ1和Τ4時刻被選通的狀態理解為在時間丁3 和Τ6時刻被選通有效。毛刺2〇】、2〇2是由匯流排上直接 或間接耦合的雜訊導致的，這些雜訊是積體電路或電腦系 統中的其他彳§號的狀態改變造成的。例如，時間Τ2出現的 毛刺201是由於資料信號資料信號DATA也在這個時刻轉 化。在時間T2的毛刺201在源同步匯流排裏是很常見的。 有很多技術用來探測和校正源同步匯流排上的誤差。 貫際上，也有許多技術用以在一旦探測到資料選通信號 DATA STROBE的有效聲明時，防止接收M流排代理經歷 毛刺2(H、202。例如，⑽輪在專利號為M33，_的^ 國專利中教授了-種方法和裝置在源同步環境中，來為不 同的選通輸入緩衝器防止毛刺，該環境在相應的資料選通 後的-段預先決定的（即固定的）時間内提供毛刺保講。 Kurd等人’在專利號為6,5()5,262的美國專利中教授 種毛刺保護電路’該電路產生輸出代表選通錢和^ =版本的邏輯乘積也教授了—對毛刺保護電路， k-對電路中—個檢測到—個選通信號的轉換，並進 :直到另一個電路也檢測到一個選通信號的轉換 ^路工作於相互牽人(邮㈣则。這兩件專利，㈣2 些延伸的現有技術將邏輯電路用來在—個 /、 後選通信號被鎖定期間提供—段固定的通常專換以 列串聯的反相器實現）。 （、吊由一系 CNTR2297-TW/0608-A41321 -TW/Fina/ 1344761 現在的發明人都注意到在源同步接收器中預防毛刺的 傳統技術是局限的，因為其運用的是固定時序技術。本領 域技術人員員都知道，任何匯流排上信號的時序變化是匯 流排電壓，接收匯流排代理的核心電壓和溫度的函數。此 外，匯流排時鐘信號的頻率也是變化的，由該時鐘信號可 以得到源同步選通信號。此外，製造過程的變化會造成一 個裝置中的時序電路的“鎖定”時間與在相同或不同晶片 (wafer)上的另一個裝置上的結構相同的時序電路的“鎖 # 定”時間完全不同。此外，當資料選通和相應的資料相對 於匯流排上的其他信號，如匯流排時鐘信號，被非同步地 接收的時候，沒有現有技術來指示一個精確的時間，這使 得選通信號的接收被認為是不可靠的。 於是，本發明的發明人注意到鎖定資料選通信號的接 收的現有技術是不足和有限的，因為這些技術並沒有考慮 到由於以上提到的原因造成的時序變化。採用這些現有技 術的裝置必須被配置為在最差條件下工作，這樣會降低它 * 們的效能，或者它們必須在製造和測試過程中調試。因此 我們需要一種裝置和方法來使能接收設備在探測到一個源 同步匯流排選通有效以後的一段時間内鎖定接收器，這段 時間是連續地隨著匯流排和核心電壓中的變化，溫度以及 匯流排時鐘頻率的變化而更新。我們亦需要一種源同步選 通鎖定技術能夠對於批量，晶圓，和裸片之間製造過程中 或者其製造過程之前的變化進行補償。 【發明内容】

CNTR2297-TW/0608-A41321 -TW/Final I 12 1344761 本發明不同於其他發明的地方在於它直接解決了上述 提出的問題，並解決了現有技術的其他一些問題'缺陷和 限制。 π本發明提供了更優良的技術來鎖定源同步選通接收 益’該接收器會連續地補償匯流排時鐘頻率，電壓以及、、田 度的變化。在本發明的一個實施例中，提出了一個可^ 裝置用以防止源同步接收器的接收錯誤，該裳置包括—個 延遲鎖定迴路以及至少一個選通接收器。該延遲鎖定迴路 接收-個參考時鐘信號，並產生一個選擇向量信號和—個 編=選擇向量信號，其中，該編石馬選擇向量信號指示了一 7第一時Μ隔’簡擇向量㈣料衫個參考時好 二的二續延遲版本中選擇一個，這些參考時鐘信號物 遲版本是將參考時鐘信號延遲規定個數週期產生的，其 第一時間_略微短於參考時鐘信號的預定數目個週期。 該延遲鎖定迴路與-個或多個選通接收器減。這些 接收器分別接收該編碼選擇向量信號和相應的選通_號。 在相應的選通信號轉換以後緊跟著的第—時間間隔或第 ^ :間間隔⑽置這些接收器來鎖定相應的選通信號轉 選擇向量信號用來在參考時鐘信號的多個連續延遲 =中選擇-個，並採用該編碼選擇向量信號來 或弟二時間間隔。 中 源同另一個方面提出了 ""個微處理器裝置來鎖定 口八通接收器。這個微處理器袭置具有一個延遲鎖定 〈路和-個選通接收器。該延遲鎖定迴路接收一個參考時 CNTR2297-TW/0608-A41321-Τ W/Final 1 13 丄 / 〇 丄 ^唬並產生—個選擇向量信號和一個編碼選擇向量信 擇向1信號指示了第—時間間隔，該選擇向 =说用來在多個參考時鐘信號的連續延遲版本中選擇一 ㈣是將參考時鐘信號 於該參考時鐘m 其中该第一時間間隔微略短 括-個延目=期。該延遲鎖定辦包 自對應多個來考時什=，、有多路抽頭，每路抽頭各 通接收器_這:::=:=::選 的第-時間間隔内將亚在選通信號轉換以後 選通俨f卢Μ、έ砵 。唬的接收鎖存。通過在多個 運用編碼選擇向量 二延時單元，該單元具有第'::通接收“-個第 頭與多個選通信號的連續抽個第二多路抽 頭的數量比第—多路抽頭多。 子應，弟二多路抽 器的法出了 :種鎖定源同步選通接收 版本，並在多個參考時虎生茶考鋒時鐘信號的連續延遲 r_ 週期產 時鐘信號的連續延遲版本令指明 在蒼考 編碼選擇向量來指明—個第一 3i w後產生一個格雷 以後這段鎖定時間内，在選通將：= CNTR2297-TW/0608-A4132i.TW/Final , 14 1344761 鎖定’其令第二時間間隔是由多個第一時間間隔組成的。 接著，產生選通信號的連續延遲版本，並通過選擇一個選 通信號的連續延遲版本，採用格雷編碼的選擇向量來決定 鎖定時間。 ' 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉出較佳實施例，並配合所附圖式，b作詳 細說明如下： ^ 【實施方式】 以下的說明是為了讓本領域技術人員來·生 太 發明的-個特別實施例和其需求條件。對 許多改進對本領域技術人員來說是明顯的，這裏定義的總 體原則也可以被應用於其他實施例。因此，本發明並不限 於下面描述的實施例，但是必須和這裏揭露的這些原則和 新顆特性所相容的最寬的範圍一致。 本發明克服了現有技術的上述缺陷，提供了動態源同 • 步選通接收裝置和方法，該裝置和方法有一個基於二遲鎖 定迴路(delay-locked loop ; DLL)的動態鎖定間隙，該延遲 鎖定迴路的時鐘信號來自於匯流排時鐘得出的片上時鐘。 該動態鎖定間隙用於根據源同步協定來傳輸資料選通和及 其相關的資料。本發明會根據第3圖到第5圖進行討論。 參考第3圖’時序圖300示出了 X86相容的資料信號 集中信號的交互作用’來執行64位元匯流排處理 (transaction)的資料相位（data phase)。第3圖中的時序圖300 描述的一個本發明的特別實施例’其中配置了接收器的動 CNTR2297-TW/0608-A41321 -TW/Final 1 1344761 態鎖定，儘管本發明的發明人注意到了本發明超出了提出 的特別匯流排協定的範圍。X86相容的源同步協議在本領 域中疋很常見的，也為教導本發明的核心概念提供了相似 的基礎。 這裏說明一下，在本實施例中，時序圖3〇〇中的信號 低電位有效’儘管本領域技術人員都知道聲明信號有效也 可以是高電位’或者在高低電位的轉換處。如上所述，一 個差分匯流排時鐘BCLK[l:〇]的週期如時序時序圖300所 示。 該X86相容的源同步協定為64位元資料匯流排D[63:〇] 做好準備’ 64位元資料匯流排D[63:0]支援在匯流排時鐘 BCLK[ 1 :〇]的兩個周期間的64位元快取記憶體線的資料相 位之間轉換，運用了源同步資料選通信號DSTBPB[3:0]、 DSTBNB[3:0]。在64位元資料匯流排D[63:0]上的八位元 組轉換是分段的，且4段1-4，5-8匯流排時鐘BCLK[1:0] 的一個週期時間内轉換。另外，資料匯流排信號集被分為 4個包括資料和選通信號的子集。在一個子集裏的信號經 由相同的傳播路徑。子集0包括D[15:0]、DSTBPBO、 DSTBNBO。子集 1 包括 D[31:16]、DSTBPB1、DSTBNB1。 子集 2 包括 D[47:32]、DSTBPB2、DSTBNB2。子集 3 包括 D[63:48]、DSTBPB3、DSTBNB3。資料選通信號 DSTBPBO 的下降沿用來指示D[15:0]上的字1、3、5、7。資料選通 信號DSTBNB0的下降沿用來指示D[15:0]上的字2、4、6、 8。資料選通信號DSTBPB1的下降沿用來指示D[31:16]上

CNTR2297-TW/0608-A41321 -TW/Final I 1344761 的字1、3、5、7。資料選通信號DSTBNB1的下降沿用來 指示D[3hl6]上的字2、4、6、8。資料選通信號DSTBPB2 的下降沿用來指示D[47:32]上的字1、3、5、7。資料選通 信號DSTBNB2的下降沿用來指示d[47:32]上的字2、4、6、 8。資料選通信號DSTBPB3的下降沿用來指示D[63:48]上 的字1、3、5、7。資料選通信號DSTBNB3的下降沿用來 指示D[63:48]上的字2、4、6、8。注意資料選通信號 DSTBPB[3:0]和DSTBNB[3:0]的頻率是匯流排時鐘頻率 ^ BCLK[ 1 ··0]白令1¾ H 1¾ <固ϋ 言号虎白勺才目重子^白勺# 4固& (如DSTBPBO和DSTBNBO)相對存在1/2週期的延遲。於 是，X86相容的匯流排協定支援在單獨一個匯流排時鐘週 期内的相同資料子集的4個集合（即4段）的轉換。用上述 信號來描述本發明，儘管本領域技術人員都知道，X86相 容的源同步資料匯流排還包括一些其他信號（如 DINVB[3:0])，但是為了清楚說明，在這裏就不討論其他信 號。 ® 本領域技術人員都瞭解，資料傳遞器（如微處理器、晶 片組和其他匯流排代理），將信號Ε)[χχ:χχ]放置到相應的 匯流排子集上’且在相應的資料選通DSTBXB#聲明資料有 效。於是，和舊技術相比，資料放置在資料/位址匯流排上 並保持一個採樣週期’本發明的匯流排技術透過採樣這些 資料/位址匯流排’在8個匯流排子集的資料包(burst)選通 資料’每個資料包的有效性由相應的選通信號DSTBXB# 的狀態來指示，因此相應的選通信號DSTBXB#與其相應的 CNTR2297-TW/060S-A41321 -TW/Final 1 17 1344761 '貝料L竣D[XX:XX]經由相同的傳播路徑。很肯定的是， ，匯叫排上沒有毛刺和其他錯誤時，當一個接收器探測到 貝料選通信號DSTBXB#時，相應的資料D[XX:XX]將有效 在;又有會發生在匯流排上的毛刺和其他錯誤的情況下。

對接收器來說，資料/位址選通DSTBXB#的聲明似乎 不取决於匯流排時鐘信號BCLK#的聲明。但如前說述，每 個貢料選通信號DSTBXB#的週期和匯流排時鐘信號 週期的一半接近相等。在現在的執行情況中，^ 相今的貧料匯流排（如圖所示）在兩個時鐘週期内選通8個 貧料包的資料信號集’同時χ86相容的位址匯流排在兩個 夺鐘週期内（圖中未示出）選通4個或8個資料包的位址信 唬集，取決於執行狀況。在一個匯流排時鐘週期内選通4 個貢料包資料或位址資訊的執行被稱為“4倍傳輸速率” 匯流排。在一個匯流排時鐘週期内選通2個資料包資料或 位址資訊的執行被稱為“2倍傳輸速率”匯流排。因此，一2 倍傳輸速率位址匯流排的位址選通信號的每個週期近似等 於匯流排時鐘BCLO週期。如前所述，資料和選通轉換 (transition)的時序實質上是匯流排時鐘頻率的函數，但是 接收器的資料選通的切換似乎在所有的情形下，與匯流= 時鐘都是非同步的。這是由於匯流排時鐘和資料選通之間 存在-個固定的但是未知的相位差。帛3圖的時序圖期 示出了這個狀況。注意D[63:48]和相關的選通俨號 DSTBPB3 ’ DSTBNB3的轉換似乎與匯流排時鐘頻^ BCLK_的轉換在同-相位’儘管如此’其餘信號集的轉 CNTR2297-TW/0608-A41321 -TW/Final 1 1344761 換似乎與匯流排時鐘頻率BCLK[1:0]沒有相位關係。這可 能歸咎於傳輸設備在匯流排上傳輸資料的方式，或者歸咎 於信號集的傳播途徑長度不同，或者是同時歸咎於這兩個 因素。 如前所述，微處理器或與源同步匯流排耦接的其他設 備選通接收器受匯流排上雜訊的影響，這會造成選通信號 被錯誤地接收，如第2圖中描述的毛刺201，202。例如， 如果資料選通，如第3圖中的DSTBPB0，被聲明來指示 • D[1 5:0]上資料包1的有效性，接著匯流排上的雜訊與 DSTBPB0耦合先於其聲明來指示資料資料包3的有效性， 接著一個打開的接收器（即可以在探測到前一個轉換後探 測到DSTBPB0的接下來的轉換的接收器）可能錯誤地指示 另一個DSTBPB0聲明，這會造成資料接收的錯誤。第3 圖中的時序圖300適當地闡明了資料信號及其相應的在64 位元源同步資料匯流排配置中的多倍信號集的資料選通的 複雜特性，並且，本技術領域強烈地需要精確地鎖定選通 胃接收器從而防止其接收錯誤的轉換的技術，並且鎖定時間 是被動態調整的，來補償電壓、溫度、壓力和匯流排時鐘 頻率的時序變化。 本發明為鎖定在最有可能由於匯流排雜訊造成狀態轉 換的時候提供了一個同步選通信號DSTBPB[3:0]和 DSTBNB[3:0]。在時序圖300示出的X86相容的匯流排中， 這段時間是匯流排時鐘信號BCLK[1:0]的1/4。根據本發 明，一個開啟的資料選通信號接收器探測到資料選通信號 CNTR2297-TW/0608-A41321 -TW/Fina! 1 1344761 DS丁BPB_和DS丁誦[3:0]，接著在匯流排上鎖定該資 料選通DSTBPBR0]和DSTBNB[3:0]m何轉換接收鎖 定時間小於等於匯流排時鐘BCLk[iμ ι/4。鎖定以

後’鎖定邏輯將接收器開啟來使其接收資料選通信號 DSTBPB[3:0]和DSTBNB[3:0]的子集的聲明。本發明採用 了板上的由匯流排時鐘BCLK[ 1:0]派生的信號\被認為 是DCLK(或未知），來計時的延遲鎖定迴路(Dll)。在實施 例中，該DLL採用了一個64抽頭的延遲單元來產生dCLK 的64個連續延遲版本。該DLL及其相應的邏輯在這64個 延遲版本裏選擇一個’並生成一個6位元的選擇向量信 號’來與選擇的DCLK的版本相對應，該版本接近但不超 過DCLK的2個週期。另外還包括了調整邏輯器來從6位 元選擇向量中減去一個很小的值來補償製造過程和其他變 化。這個值是經由ADJVAL(adjustablevalue)邏輯提供，該 邏輯在該積體電路中的其他地方或者在另外的晶片上處 理。一個調整了的，連續更新的選擇向量，被分佈到積體 電路或設備的資料選通接收器中。每個資料選通接收器包 括了一個結構相同的64抽頭的延遲單元和多工器邏輯來 接收這個6位元的調整的選擇向量信號。在實施例中，& 調整的6位元向量信號在分佈資料選通接收器和多工^ 輯之前被配置為其代表了 6位元格雷編碼選擇信號， 樣的配置方式來為6位元的格雷編碼選擇信號的增量年口:成 量在64抽頭的延遲單元中選擇相鄰的抽頭。 在一個實施例中’單獨的DLL用來為多個資料作號 CNTR2297-TW/0608-A4I321-TW/Final 1 20 1344761 d[xx:xx]的每—個產生—個相應的6位元選擇向量作 唬。比如，第一 DLL用來為包括D[15:0]的第一信號集產 生一個第一 6位元選擇向量信號，第二DLL用來為包括 D[31:16]的第二信號集產生該6位元選擇向量信號，以此 類推該貫施例用來補償跨晶元(cross_die)的過程變化。 相應地，積體電路的控制部分採用了已知的波形（如 DCLK)，該波形來自於匯流排時鐘信號BCLK[1:〇]也展示 了由於電壓，溫度和其他因素造成的頻率變化，來連續地 計异並經由一個選擇向量來指示64抽頭的延遲單元中與 一個2週期的延遲時間相對應的那個抽頭。該選擇向量分 配到有著結構相同的64抽頭的延遲單元的電路上的接收 益上。當給定的接收器收到相應的資料選通信號 DSTBPB[3:0]和 DSTBNB[3:0] ，DSTBI>B[3:0]和 DSTBNB[3:0]就被提供給這個64抽頭的延遲單元，且接收 器中的通過邏輯器（PASS LOGIC)鎖定資料選通 DSTBPB[3:0]和DSTBNB[3:0]接下來的接收直到延遲週期 發生。該通過邏輯器接收一個來自選擇的多工器的通過匯 流排，該多工器為資料選通DSTBPB[3:0]和DSTBNB[3:0] 的接收再次開啟。 為了教導的目的，結合第3圖討論的信號的一個子 集，儘管本領域技術人員都知道，這裏教導的原則適用於 第3圖所示的所有信號，也適用於超出第3圖範圍到根據 不同協定，用來驅動在源同步匯流排上的位址和控制信號 的充分相似的源同步信號。該裝置和方法應用在微處理器 CNTR2297-TW/0608-A41321-T W/Final 1 1344761 和要求通過源同步系統匯流排與其他設備交互作用的積體 電路中。在實施例中，本發明提供了 x86相容的匯流排協 定。 現在苓考第4圖，示出了根據本發明的一實施例的鎖 定源同步選通裝置的方塊圖400，可應用在微處理器和透 過系統匯流排和其他設備通訊來交換資料的積體電路中。 方塊圖400包括一個位於積體電路(jc)的控制部分的延遲 鎖定迴路410。該延遲鎖定迴路410接收到一個中心生成 的參考時鐘信號DCLK，參考時鐘信號DCLK產生於8X 時鐘乘法器。參考時鐘信號DCLK信號來自於匯流排時鐘 信號BCLK ’該匯流排時鐘信號BCLK來自於片外，典型 地疋由母板上的時鐘發生器產生的。參考時鐘信號Dclk L號分佈給一個或多個上述ic上的選通接收器420。該選 通接收β被安排在該1C上的多個不同的點來接收一個同 步的與資料、位址和控制信號集相對應的選通信號 DSTB1-DSTBN。接收器採用參考時鐘信號DCLK來為在 匯流排上的信號傳輸生成外出的同步選通信號，在此實施 例中，參考時鐘仏號DCLK是匯流排時鐘信號BCLK的頻 率的8倍。 母個彳§號集的控制部分延遲鎖定迴路41 〇包括一個64 抽頭的延遲單元4Π，該單元接收來自8χ時鐘乘法器4〇2 的麥考時鐘仏號DCLK，並以一個延遲的時鐘匯流排信號 DELDCLK(63:0)的形式產生64個參考時鐘信號DCLK的 延續延遲版本。在實施例中，64抽頭延遲單元4!〗中的每 CNTR2297-TW/0608-A41321-T W/Finai 1 22 1344761 個階段包括兩個串聯的反相器（圖中未示），因此，64抽頭 的延遲單元411中有128個串聯的反相器。每個抽頭信號 DELDCLK(63:0)與參考時鐘信號DCLK的一個延遲版本相 對應，每一該延遲版本被延遲的時間相差了兩個反相器的 時間，例如DELDCLK⑴比DELDCLK(O)延遲了兩個反相 器的時間，DELDCLK(2)比DELDCLK(l)延遲了兩個反相 器的時間。 抽頭信號DELDCLK(63:0)被提供給64選1多工器 412 ’且64選1多工器412的輸出DLDCLK被發送給2週 期比較邏輯器413。該2週期比較邏輯器413透過增加或 減少一個6位的選擇向量值SUM(5:0)，從抽頭信號 DELDCLK(63:0)中選擇 DLDCLK 。抽頭信號 DELDCLK(63:0)耦接到64選1多工器412上的一個選擇輸 入端。2週期比較邏輯器413計算參考時鐘信號DCLK的 2個連續週期並選擇一個向量值SUM(5:0)，向量值 SUM(5:0)在抽頭信號DELDCLK(63:0)中選擇一個小於且 最接近參考時鐘信號DCLK的兩個連續週期的值。向量值 SUM(5:0)的值是持續更新的，來使能由延遲鎖定迴路41〇 計算的延遲，用以補償匯流排時鐘信號BCLK的頻率、電 壓和溫度的變化。接著，64選1多工器412的輸出DLDCLK 表示了選通接收器420的動態調整的鎖定窗。該鎖定窗比 匯流排時鐘BCLK的週期的1 /4略小，即比任何一個4倍 傳輸率源同步匯流排上的選通信號DSTB1-DSTBN的週期 都略小。

CNTR2297-TW/0608-A41321-TW/Final I 23 1344761 此外，控制部分延遲鎖定迴路4i〇還包括了調整邏輯 器415’在實施例中，調整邏輯器415接收向量值SUM(5:〇) 以及由ADJVAL邏輯器404輸出的SUB(〗:0)。先根據 SUB(1:0)將向量值SUM(5:〇)右移幾位元後，調整邏輯器 415再將向量值SUM(5:0)減去向量值SUM(5:〇)右移後的結 果得到一個調整的6位向量ASUM(5:〇)。在此實施例中， 右移的向量值SUM(5:0)的位元數如表】所示。 表1 6位選擇向量的調整值 SUB(1:0)的值 右移的位元數 00 1位元 01 2位元 10 3位元 11 4位元 在本實施例中 ，ADJVAL邏輯器404包括

金屬或聚乙烯熔絲，這些熔絲在設備或1C製造過程中就被 固熔了，亦可以選擇位於設備和1C上的可編程唯讀記憶體 作為ADJVAL邏輯器。更或者，ADJVAL邏輯器404不在 設備或1C上，並由設備或1C上I/O輸入管腳提供 SUB(1:0)。ADJVAL邏輯器的其他實施例被預期包括，但 不限於多於或少於SUB的2個信號。透過ADJVAL邏輯 電路404和調整邏輯電路415，設計者可改變由DLL經由 向量值SUM(5:0)指示的延遲以達到對於批量’晶圓’和裸 片之間製造過程中或者其製造過程之前的變化進行補償。 CNTR2297-TW/0608-A41321 -TW/Fina! 1 24 1344761 考慮到匯流排時鐘頻率的改變和稍後的64抽頭的延 遲單元的每個階段由於工作工程中溫度和電壓變化造成的 改變，控制部分DLL被配置為連續更新 SUM(5:0)(ASUM(5:0)和 SUM(5:〇)也持續更新）。 因此，根據本發明延遲鎖定迴路410被配置為接收— 個參考％鐘彳s號DCLK，並動態地連續地產生一個選擇向 量值SUM(5:0) ’向量值SUM(5:0)使能64選1多工器412 來從多個選擇選通信號DSTB1-DSTBN的遞增延遲版本選 擇一個。選擇選通信號DSTB1-DSTBN的遞增延遲版本是 由選通信號DSTB1-DSTBN延遲產生的，延遲時間等於或 略小於參考時鐘信號DCLK的特定數量個週期。延遲鎖定 迴路410還包括調整邏輯器415，該邏輯通過從選擇向量 值SUM(5:0)減去自身的由ADJVAL邏輯器404指示的， 在片上或不在片上的一個小量值，來產生調整選擇向量 ASUM(5:0)。延遲鎖定迴路410包括邏輯、電路、設備或 微碼（即微指令或可執行的本地指令），或邏輯、電路、設 備或微碼的集合體，或用以執行本發明中上述功能的同等 的單元。實現這些功能的單元可能會與其他電路、微瑪等 共用，這些單元在1C或設備上還實現其他功能。根據本發 明的範圍，微碼是一個涉及多個微指令的概念。一個微指 令（也可以是可執行的本地指令）是一個單元可執行水平的 指令。例如，微指令被一個精簡指令集電腦（R!SC)處理器 直接執行。對一個複雜指令集電腦（CISC)微處理器’如χ86 相容的微處理器，Χ86指令被翻譯成相關的微指令’這些* CNTR2297-TW/0608-A41321 -TW/Final 1 25 1344761 相關的微指令被CISC微處理器中的一個或多個單元直接 執行。 在如第4圖所示的實施例中，調整選擇向量ASUM(5:〇) 由一個6位元格雷碼編碼器414編碼來生成一個格雷編碼 選擇向量信號SUMG(5:0) ’格雷編碼選擇向量信號 SUMG(5:0)被分配給每個相應信號組的選通接收器42〇。格 雷編碼選擇向量信號SUMG(5:〇)作為格雷編碼信號，其目 的是為了在信號SUMG(5:0)增加或減小時將其狀態轉換的 數量降低到最小。本領域技術人員都知道，格雷編碼信號 SUMG(5:0)相應的2進制信號的適當的增加和減小，單只 改變一個位的狀態。由於在每個選通接收器42〇中，信號 SUMG(5:0)被格雷編碼多工器422用作選擇信號，經由一 個多工器’從資料選通信號DSTRB1-DSTRBN的64個不 同的連續延遲版本中選擇一個。本發明的發明者注意到， 如果提供一個普通的多工器，被忽略的毛刺可能會在格雷 編碼多工器422的輸出PASS1-PASSN上出現。而本發明 通過一個格雷編碼選擇向量值SUMG(5:0)和相應的格雷編 碼多工器422可以防止偽造的選通輸出。 每個選通接收器420接收一個來自片外的資料選通信 號DSTB1-DSTBN。每個選通接收器420具有相同的電路， 不同的是’它們接受不同的選通信號DSTB1-DSTBN，並 產生不同的選通輸出DS01-DS0N。於是，以下對選通接 收器-1 420的描述也適用於其他的選通接收器420。 對選通接收器420，資料選通信號DSTB1接至一個差 CNTR2297-TW/0608-A41321 -TW/Final 1 26 1344761 刀接收器423。該差分接收器423在資料選通信號DSTBl 的值(即電壓或電流值)超過或低於一個參考值REF時被觸 發。差分接收器423的輸出DS1被提供給通過邏輯器424。 在只施例中，通過邏輯器424被配置來在等於或小於參考 犄鐘仏號DCLK的兩個週期的時間内鎖定DS丨的接收，下 面將詳細討論。通過邏輯器424提供了輸出選通信號 DSm ’ DS01對應64抽頭的延遲單元421的輸入，該延 遲單元與控制部分延遲鎖定迴路41〇的64抽頭的延遲單元 4Π結構相同’64位元延遲單元421的抽頭產生64個輸出 選通信號DS01延遲版本，與延遲單元421的輸入對應。 選通k號DS01的每個延遲版本DELDS〇】（63:〇)的時間延 遲與其相對應的由控制部分中的延遲單元41〇產生的參考 時鐘信號DCLK的延遲版本DELDCLK(63:0)完全相等。 當同步選通信號DSTB1由一個狀態轉變為下一個狀 悲時，差分接收器的輸出信號DS1的狀態被允許透過通過 邏輯器424輸出信號DS01。在實施例中，輸出信號DS〇1 是作為輸入選通信號DSTBl的補數。一個透過信號pASS1 被聲明無效(deasserted)，於是將通過邏輯器424禁用。在 由h號SUMG(5:0)指示的兩個參考時鐘信號DCLK週期的 延遲以後，信號PASS1再次被聲明，於是再次致能通過邏 輯益424。當選通接收器420開啟，信號DS1經過到輸出 信號DSCU’且信號DS01被提供給結構相同的64抽頭的 延遲單元421。信號DS01轉變時，通過邏輯器424鎖定 DS1直到仏號PASS 1再次被聲明，以指示一段時間，該時 CNTR2297-TW/0608-A41321 -TW/Final 1 27 1344761 間等於或略小於2個時鐘週期參考時鐘信號DCLK的延 遲。為了指示這個延遲，一個6位的如上所述的格雷編碼 選擇向量SUMG(5:〇)，指導一個64選！的多工器422來選 擇一個信號DSOI的延遲版本DELDS〇1(63:〇)，以聲明信 號PASS1。4號PASS1被聲明時，指導該通過邏輯器424 來開啟該選通接收器42〇，以允許—個膽的子傳輸通過 到信號DS01。通過邏輯器424保持選通接收器㈣開啟 直到PASS1被聲明。 每個選通接收器420包括邏輯、電路、設備和微編碼（即 微指令或可執行的本魅令）或邏輯、電路、設備或微碼的 集合體，或用以執行本發明中上述功能的同等的單元。實 現這些功能的單元可能會與其他電路、微碼等共用，這些 單元在1C或設備上還實現其他功能。 如如面k到的，控制部分中的延遲鎖定迴路4丨〇被配 置為連續更新SUM(5:0)(ASUM(5:0)和SUM(5:〇)也持續更 新）’來補償匯流排時鐘頻率的改變和64抽頭的延遲單元 411、421的每個階段在延遲中由於工作工程中溫度和電壓 變化造成的改變。 在實施例中，設備或1C上的一個單獨的控制部分延遲 鎖定迴路410被配置來接收參考時鐘信號DCLK，並將一 個單獨的選擇向量SUMG(5:0)分佈到多個被置於ic的不 同位置的選通接收器420中。 實施例中’為了補償製造過程的變化，多個延遲鎖定 迴路410被置於被一系列相應的信號集和同步選通信號配 CNTR2297-TW/0608-A41321-T W/Final 1 28 1344761 置的晶片的不同位置。在本實施例中，每個延遲鎖定迴路 410產生一個選擇向量SU]yiG(5:〇)，suMG(5:〇)被提供給在 晶片上精確相同位置的選通接收器42〇。 現在參考第5 ®，時序圖5⑻表明了第4圖中的裝置 如何在-個同步選通接收器42〇中用來防止由於微處理器 或其他採用源同步匯流排選通技術的系統中的匯流排雜訊 造成的錯誤的指示。時序圖500描述了資料選通輸入信號 DSTB1，通過邏輯器424的輸出信號DSCM，和一個通過邏 輯器424的使能信號PASS1，該信號代表了結合第4圖中 的選通接收器420討論的相同名稱的信號。為了便於理 解’圖中也示出了參考時鐘信號的校準信號ALIGNED DCLK ’儘管參考時鐘信號DCLK在選通接收器420工作 期間，沒有被前後提到的信號DSTB1，DS01，PASS1校 準。 在時間T1以前，信號PASS1被聲明來指示接收器開 啟，並且信號DSTB1的狀態是被允許透過通過邏輯器424 到輸出信號DS01。 在時時T1，信號DSTB1轉變通過參考值，使得差分 接收器423的輸出DS01轉變到邏輯高電位。在時序圖500 中，信號DS01與DSTB1呈現互補的狀態。信號DS01經 過延遲單元42卜並開始產生DELDSON(63:0)的64個延遲 版本。在時間T1，信號PASS1也被聲明，來鎖定併發的 信號DSTB1的轉換，這個轉換可能會導致時間T1和T2 之間的毛刺。 CNTR2297^TW/0608-A41321 -TW/Final 1 29 1344761 提供選通接收器42G的格雷編碼多工器〇的選擇 :二選擇—個信號DSQ1的延遲版*，該版本 =。多考時鐘信號DCLK的2個週期略小，在_ τ2，導致 ㈣PASS1被聲明以開啟選通接收器樣。

Β在寺門Τ3 >fD就Dstb]轉變為邏輯高電位，信號Ds〇i 於，轉I為邏輯低電位。在轉換的時刻，探測到信號PASSI 被聲明，便再次鎖定選通接收器420來隔離可能發生在時 間T3和T4之間的毛刺5(H，這個間隔同樣比參考時鐘信 號的2個週期略短。為了教導清楚，在時間T3和T4之^ 丁出了個毛刺5〇】’這段時間比參考時鐘信號DCLK的 ^個時鐘週期略短，其中毛刺則在接近中間的時間，在 。玄4間的相關資料信號（圖中未示）可能在轉變狀態。由於 選通接收器420被鎖定，通過邏輯器424並未通過毛刺训 ^輸出DS0卜儘管時間Τ1·Τ2，Τ3·Τ4的間隔似乎接近相 等，由於相應的控制延遲鎖定迴路41〇連續更新選擇向量 SUMG(5:G)的值，來補償由於匯流排時鐘頻率，電壓= 度的變化，這兩個間隔又不會完全相等。 皿 在時間T4,信號PASS〗被再次聲明，開啟選通接 420 〇 口° 在時間T5，信號DSTB1變低，信號Ds〇1變高，信 號PASS1被聲明無效(Reasserted)，開始另—個比來考時在也 信號DCLK的兩個週期略小的鎖定延遲。 現在參看第6圖，展示了 一個本發明的，在每個第4 圖中的選通接收器420中都有的64選1格雷編竭多工器

CNTR2297-TW/0608-A4! 321 -TW/Final I 30 丄3外4/01 的框圖。如圖’多工器600包括一個並列的4選1左 二田碼夕工斋6〇1和4選i右格雷碼多工器。第一左 。田碼4選1多工器601接收64位延遲選通信號D(63:〇) 的低4位D(3:〇)，如接收來自第4圖中的選通接收器42〇 :的64抽頭單元的信號DELDS01(63:〇)。第一左4選1 f工器601回應編碼選擇向量位元SUMG(1:〇)以產生一個 第一輸出B0，。其中，D(〇)是被延遲單元延遲的資料選通 _ L旎的一個延遲版本，D(])是被兩個延遲單元延遲的版 本’ D(2)是被三個延遲單元延遲的版本，以此類推，d(63) 疋被64個延遲單元延遲的版本。 接下來稍高的四位D(7:4)被輸入到第一右4選1多工 裔602 ’產生一個代表選擇位suMG(l:0)狀態的第二輸出 Bl。同樣地’延遲選通信號D(63:0)剩下的位d(63:8)分別 被提供給相應的左右多工器60〗，602，如圖所示，其中每 個多工器601 ’ 602用來回應選擇信號SUMG(1:0)的狀態’ 鲁且每個多工器提供一個相應的輸出。 第一 4位輸出Β(3:0)提供給另一個左格雷碼編碼4選1 多工器’該多工器用來回應選擇信號SUMG(3:2)的狀態， 並產生輸出C0。同樣，剩下的輸出B(15:4)以4位為一組， 被提供給如圖所示的可選擇的左右多工器601、602，每個 多工器用來回應選擇信號SUMG(3:2)的狀態，並產生輸出 C(3:l)。 輸出C(3:0)提供給一個最終的左格雷碼編碼4選1多 工器601，該多工器回應選擇信號SUMG(5..4)，產生信號

CNTR2297-TW/0608-A41321 -TW/Final I 31 1344761 PASSN。PASSN是接收到的同步選通信號的被選擇的版 本，如第4圖中的信號DSTRBl_DS丁RBN，這些信號比參 考時鐘仏號DCLK延遲略少於兩個週期的時間，並被減去

了由調整向量信號SUB(1:0)示出的量值。當信號pASSN 被聲明，通過邏輯器指導開啟接收器來允許接下來資料選 通的轉換。 為了防止毛刺和偽PASS信號paSSN的產生，請注意 第7圖和第8圖。第7圖示出了一個左格雷碼4選丨多工 态單元700 ’和第6圖所示的第—左格雷碼4選1多工器 601相同。左格雷碼4選！多工器單元7〇〇包括三個2選1 多工器A，B，C。信號D〇耦接到—個反相器υ〗，υι的輸出 耦接到多工器A的輸入端II。信號D1耦接到一個反相器 U2，U2的輸出耦接到多工器A的輸入端12。信號D2耦 接到一個反相器U3，U3的輸出耦接到多工器B的輸入端 II。信號D3耦接到一個反相器U4，U4的輸出耦接到多工 鲁ϋ B的輸入端12。多工器a的輸出輕接到多工器c的輸入 端I卜且多工器B的輸出輕接到多工器c的輸入端i2。 SUMG0耗接到多工器A的選擇輸入端％和多工器B的選 擇輸入端S1。SUMG0經過反相器仍，且反相器仍的輸 出搞接到多工益A的S1和多工器B的S2。SUMG1耗接 到夕工益C的選擇輸入端S2和多工器b的選擇輸入端 SI SUMG1耗接到多工器c的幻，並經過反相器，且 反相器U6的輸出耦接到多工器“勺。多工器c輸出 B0 ° CNTR2297-TW/0608-A41321 -TW/Final 1 Ϊ344761 知作時’由於SUMG(5:0)是格雷編碼的，隨著相應的 —*進位選擇信號ASUM(5:0)的增加和減少，suMG(5:0)每 人只有1位元在改變狀態。因此，如果SUMGO和SUMG1 都為低’則DO經過多工器A和C到輸出B〇。如果SUMG〇 為高’則D1到輸出B0。如果SUMG1為高，則D2經過多 工器β和C。如果SUMG0和SUMG1都為高，則〇3經過 多工器Β和C到輸出Β0。由於選擇位Sumg(1:0)只有！ 鲁位可以隨著ASUM(5:0)的增加和減少改變狀態。因此輸出 就不會有偽輸出。 第8圖示出了 一個右格雷碼4選1多工器單元8〇〇， 和第6圖中相同名字的單元602相同。多工器8〇〇的單元 和k號與第7圖中的多工器700中那些相同序號的單元的 配置和操作結構相同。第7圖中的左多工器7〇〇和第8圖 中的右多工器800不一樣的地方在於：輸入到第8圖中的 多工器C的SUMG1與輸入到第7圖中的多工器c的 鲁 SUMG1是互補的。 根據本發明，當一個64選1格雷碼多工器6〇〇被提供 給一個選通接收器420來鎖定源同步選通信號。由於隨著 調整向量信號ASUM(5:0)的增加和減少，編碼6位元選擇 向量SUMG(5:0)每次只有1位元被允許改變狀態，只允許 選通信號的64個延遲版本中的一個通過到信號pa%#因 此就防止了選通接收器420的偽鎖定和使能。 如前面所提到的，許多現在的源同步匯流排協定將在 同一設備中以不同的傳輸率來操作不同信號集。例如，t CNTR2297-TW/0608-A41321 -TW/Final 1 33 1344761 領域技術人員會知道，x86相容的資料匯流排在一個單獨 的匯流排時鐘週期内傳輸4個資料包，參考第3圖的細節 討論，在相同的x86相容的匯流排上的位址信號集的位址 資料的傳輪只限於在一個匯流排時鐘單個週期内傳輸2個 資料包。因此’ x86相容的位址匯流排被認為是“2倍傳輸 率”匯流排因為2個位址資料的資料包在一個匯流排時鐘 週期内被傳輸通過位址信號集。 其他匯流排協定在同樣的結構中，對信號集有不同的 傳輸率。遍相容的匯流排是一個好的例子來充分說明很 需要提供-個裝置來鎖定源同步選通，該裝置是適用於不 同傳輸速率的。在x8“目容的例子中，需要提供一個源同 步接收器鎖定技術，該技術可以配置為4倍傳輸率匯流排 =X86資料匯流排）或2倍傳輸率匯流排（如跳位址匯流 根據本發明，配置為不同傳輸率的鎖定源同步接收器 的裝置將參考第9®和第1G圖來討論，儘管特別實施例示 出了 2倍傳輸率或4倍傳輸率的要求，採用這裏教導的原 則’這裏揭露的實施例也可以用於其他傳輪率要求。 現在荟考第9圖，根據本發明，該框圖示出了一個2 ==率動態變數裝置_。裝置_包括和源同步 置？相同數位編號的單元，其中百位元數位 弟4圖十裝置_和第9圖中的裝置900 的不同點在於接收器920的構成不。 ^ Q9n y 曰7稱烕不同。在弟9圖中的接收 J20’—個128抽頭的延遲單元921代替了第*圖中的 CNTR2297-TW/0608-A41321 -TW/Final 1 34 選通接收器420的64妯5Saa 邏輯器925接至128抽祕的延遲單元42卜且2/4倍選擇 選擇多路轉換器922之門、^遲草元921和64路格雷編碼 邏輯信號DB1侧被物f母個接收器㈣的倍數選擇 2倍傳輸率模式（ 日=擇迦輯器925選擇 輪率模式。倍數選擇邏二 =接收器42〇)還是4倍傳 邏輯（未示㈣㈣麵™〔上的

到可編程唯讀記憶體，==者它可能被編程 及者匕在重啟的時候被提供。 選摆自—d 根據本發明，該接收器9.20提供了可 、·、疋倍傳輸率或2倍傳輸率匯流排選通信號。例 闽’在現在的X86相容的微處理器中，如參考第1至第8 2論的㈣’資料匯流排是4倍傳輸率(如4個#料包每 丁1 里週期），位址（或其他）匯流排是2倍傳輸率的，其在每 個匯流排時鐘週期只傳輸2個位址資料的資料包。

曰為了提供2倍傳輸率選通信號，在接收1 920中有必 要提供—個鎖定間隙，根據本發明，該間隙是4倍傳輸率 匯流排鎖定間隙的2倍。換句話說，該2倍傳輸率鎖定間 隙必須比參考時鐘信號DCLK的4個週期略小，而不是比 參考時鐘彳§號DCLK的2個週期略小。 為了提供該特點，不需要修改第4圖中示出的控制部 刀延遲!!文迴路410。於是，控制部分DLL910的操作， 其中的，元91 K915’該8X時鐘乘法器902和調整邏輯器 904寿第4圖巾的相同編號那些操作結構相同，其中的百 -TW/Final ! CNTR2297-TW/0608-A41321 35 1344761 位數被替代為“9” 。為了適應2倍傳輸率匯流排，只需要 測量控制部分DLL910的64抽頭中延遲單元911的延遲抽 頭等於參考時鐘信號DCLK的2個時鐘週期的抽頭數量， 在4倍傳輪率環境中，傳輸該6位元編碼選擇向量 SUMG(5:0)至每個接收器92〇,接收器920指示了兩個週期 (和調整/編碼）的延遲。在實施例中，接收器920被修改了， 包括：在原來64路抽頭的延遲單元421的地方，換成了一 個128路抽頭的延遲單元921。該128路抽頭延遲單先921 的每一路抽頭和第4圖中的64路抽頭的延遲單元421的延 遲相同’來為在2倍傳輸率和4倍傳輸率的匯流排配置中 鎖定選通信號提供相同的延遲。於是，128路抽頭的延遲 單元921產生通過邏輯器924的輸出信號DSO#的128個 延遲版本DELDS0#(127:0)，代替第4圖中的選通接收器 420中的64個版本。延遲版本DELDSO#(127:0)耦接到4 倍/2倍選擇邏輯器925 ’在實施例中，該選擇邏輯器925 選擇第一 64 個延遲版本 DELDSO#(63:0)，DELDSO#(63:0) 與DB#對應來指示一個4倍傳輸率操作模式；並選擇 DELDSO#(127:]25:……·3:1)的每個版本來與DB#對應來指 示一個2倍傳輸率·操作模式。被選擇的延遲版本經由信號 Ε#(63:0)送到格雷碼多工器922，來通過編碼選擇向量 SUMG(5:0)的指導來選擇通過信號PASS#。 相應地，當DB#指示為4倍傳輸率模式，DSO#的延遲 版本的低64個DELDSO#(63:0)被選擇，經過選擇邏輯器 925至格雷編碼多工器922，正如第4圖中的選通接收器 CNTR2297-TW/0608-A4132 ] -TW/Final ] 36 1344761 420。當DB#指示2倍傳輸率模式，64個延遲版本經過 E(63:0)至格雷編碼多工器，為了經由SUMG(5:〇)的選擇。 SUMG(5:0)被配置來指示參考時鐘信號DCLK的2個週期 略小的延遲，但是因為每個其他延遲版本 DELDSO#(127:125:...“:3:l)經由 E#(63:〇)至格雷編碼多工 器，選通信號DSTB#被鎖定的時間微略短於指示的鎖定間 隙的兩倍，也就是說，微略短於參考時鐘信號DCLK的4 個週期。 • 現在跳到第】〇圖，根據本發明的一實施例詳細給出了 4倍/2倍選擇邏輯器1 〇〇〇的方塊圖。選擇邏輯器〗〇〇〇接 收4倍/2倍選擇信號DB , 4倍/2倍選擇信號DB耦接到多 路平行配置的2選1的多工器JM64選擇輸入端S2。4倍 /2倍選擇信號db也耦接到反相器ui，ui的輸出耦接到 多工器J1-J64選擇輸入端S1。第1 〇圖中的實施例1 〇〇〇描 述了 64路多工器J1-J64提供給第9圖中的選通接收器920 鲁的可配置的4倍/2倍傳輸率操作。但是這裏討論只是為了 教導本發明清晰的必要的方面。其他實施例也可以被預 想。接收選通信號的低64個延遲版本D(〇:63)被順序辆接 到每個多工器J1-J64的輸入端11。每個接收選通信號的其 他延遲版本被順序搞接到每個多工器j I 的輸入端J2， 由D1開始，到D127結束。 在操作中，當4倍/2倍選擇信號D3指示4倍傳輸率 模式時’選擇輸入端S1 / S 2指導多工器J Μ 6 4將信號D (0:6 3) 放至到它們的輪入端II來輸出Ε(〇:63)。當4倍/2倍選擇 CNTR2297-TW/0608-A4 ] 32 ] -TW/Final 1 37 1344761 信號DB指示2倍傳輸率模式時，選擇輸入端S1/S2指導 多工器J1-J64將信號0(1:3:···:127)放至到它們的輸入端12 來輸出Ε(0:63)。 本發明的一個優點是：相應配置的積體電路會在輕微 雜訊約束的封裝中製造，這是現在的製造所要求的。因為 本發明將同步選通接收器的接收鎖定了一段最優的時間， 通過積體電路的封裝傳達到選通信號的雜訊也被鎖定了。 於是，本發明所涉及的積體電路可以採用更廉價的封裝技 術，即可以採用較少的層數，更密集的信號執跡集合和次 優的雜訊特性。 儘管本發明及其物件、特性和優點已經被詳細描述 了，本發明還包括其他的實施例。例如，儘管本發明的單 元被以分佈在積體電路中的接收器的概念來描述，本發明 的發明者也留意到這樣的配置只是提出的實施例的其中一 個。本發明也可以配置為在多個積體電路和其他提供印製 電路板和相同的内部耦接原理的設備上分佈的接收器和 DLL。 另外，儘管本發明預期了在X86相容的微處理器環境 中，提供防止源同步選通探測錯誤的實施例，在超出那樣 環境以外的實施例也可以被認為有用。例如，一個特別應 用的信號處理器或微處理器可以通過源同步協定與其他設 備進行貧料通訊。因此’這樣設備也可以從這晨揭露的裝 置和方法中獲益。 更進一步，參考時鐘信號DCLK在這裏被用作反映匯 CNTR2297-TW/0608-A4! 321 -TW/Final 1 38 1344761 ::時鐘頻率、電壓和溫度變化的信號，也適 接收"要的延遲的向量。此外，根據本發明，參 “時里^〇3的兩個週期被認為是較接收器的最有 核,ω胃如此’ 14些細節只是用來教導本發明最 =二"°ΜΧ86Μ的率源同步匯流排 的那樣。在其他的應”，可能需要不同的 二：:二同的延遲，本發明的原則也適用于這些應 f声，^ Γ·—個是主時鐘信號的16倍的參考信 唬亚“不-個比參考信號的8個週期略小的延遲。 數曰站s本《明在貫施例中只描述了具有包括相同 ，頭的，即64個抽頭延遲單元的控制部分和接收器， 小=的發明者也注意到這不是本發明權利範圍的一個必 :要=。=需的是在其延遲鎖定迴路中提供足夠數量抽頭 〜貝'里和指不翏考時鐘的某個數量的週期的控制部分。在 接收器的延遲單元中提供足夠數量抽頭來產生一個鎖定延 遲’此鎖定延遲的長度以控制鎖定迴路中測量和指示的週 期數為基礎，這樣的接收器也是必需的。例如，本發明的 -個實施例預期-個控制部分的延遲鎖定迴路有^路延 遲單元’這些延遲單元測量參考時鐘信號0咖的每個週 期並提供與測量相當的信號向量。該實施例為了在接收器 產生-個鎖定延遲’接收器可能包括—個64抽頭的延遲單 並將提供的信號向量的值加倍來產生—個比參考時鐘 信號DCLK的2個週期略短的鎖定延遲。其他變化也 包括。 σ 7 CNTR2297-TW/0608-A41321-Τ W/Fina] 1 39 ^44761 ^何本領域技術人M，可在運用與本發明相同目的的 進===概=別實施例來作為設 ^ ... 、 ，土礎這些麦化、替代和改進不 月匕月f I要求書所界定的本發明的保護範圍。 【圖式簡單說明】 弟】圖為一電腦系統的方塊圖，表明在一個電腦系統 資料兩個或多個匯流排代理經由源同步系統匯流排來交換 的李【二，一個時序圖，描述了如何經由如第1圖所示 9糸，·先匯〜排，採用源同步資料 輸資料。 /貝心通在區流排代理之間傳 第3圖是以執行6 4位^匯流排傳輸的观相 k號集的交互作用為特徵的時序圖。 、、/ 置的Li圖圖是表明根據本發明所描述的鎖定源同步選通裝 據二個時序圖’示出第4圖所示的裝置如何根 器中防止由於微處理器系統中的匯流 錯誤指示’該微處理器系統採用源同步資 料位址和/或控制匯流排。 、 第6圖是依照本發明詳細描述 方塊圖。 、1格雷碼多工器的 第7圖是描述第6圖所示的格雷 _)多工器單元的方塊圖。 时的一個左 第8圖是詳細示出第6圖所示的格雷石馬多工器的一個 CNTR2297-TW/_-A4|32 丨·丁觀⑽丨 1344761 右（right)多工器單元的方塊圖。 第9圖是一個方塊圖，示出了一個根據本發明的一實 施例，用以源同步接收的2/4倍傳輸率裝置。 第10圖是一個方塊圖，描述了第9圖中的2/4倍選擇 邏輯的細節。 【主要元件符號說明】 100 電腦系統； 101 匯流排代理； 102 源同步匯流排； 200 選通匯流排時序圖； 201、202、50】：毛刺信號； 300 : 64位元傳輸四倍傳輸率源同步資料相點陣圖 400 :鎖定同步選通的結構； 402、902 : 8X時鐘乘法器； 404、904 : ADJVAL 邏輯器； 410、 9〗0 :延遲鎖定迴路； 411、 421、911 : 64抽頭的延遲單元； 412、 912 : 64選1多工器； 413、 913 : 2週期比較邏輯器； 414、 914 : 6位元格雷碼編碼器； 415、 915 :調整邏輯器； 420、920 :選通接收器； 422、 922 :格雷編碼多工器； 423、 923 :差分接收器； CNTR2297-TW/0608^A41321 -TW/Final 1 1344761 424、924 :通過邏輯器； 500 :動態選通鎖定時序圖； 600 : 64選1格雷編碼多工器； 601 :左格雷碼多工器； 602 :右格雷碼多工器； 700 :左格雷碼4選1多工器； 800 :右格雷碼4選1多工器； 900 : 2倍/4倍傳輸率動態變數裝置； 921 : 128抽頭的延遲單元； 925 :四倍/二倍選擇邏輯器； 1000 : 4倍/2倍選擇邏輯器。

CNTR2297-TW/0608-A41321 -TW/Final 1

Claims (1)

1344761 十、申請專利範圍： 1.一種鎖定源同步選通接收器的可配置裝置，包括. -延遲鎖定迴路，用以接收一參考 量信號以及—編碼選擇向量信號，該編碼選擇向量 j 7F 了帛日^間間隔’該選擇向量信號用來在該參 考時鐘信號的多個連續延遲版本中選擇—個，其中該參考 =鐘信號的多個連續延遲版本是將該參考時鐘信號延/遲一 ::數目個週期產生的’其，該第一時間間隔短於該參考 時鉍信號的該預定數目個週期；以及 、個或夕個選通接收器’轉接到該延遲鎖定迴路，用 碼選擇向量和相應的—選通信號，其中該選通 來在選通信號轉換以後的該第-時間間隔或一第 内將該選通信號的接收鎖I透過在多 =的ί續延遲版本中選擇—個，該編碼選擇向量信號被 用來决疋遠第-時間間隔或該第二時間間隔。 ；u 二第1項所述之鎖定源同步選通接收 4 j配置裝置’其中’該延遲鎖定迴路包括： ，有—第—多路抽頭的第—延遲單71，該第一多路 =的母-路與該參考時鐘信號的多個連續延遲版本一一 哭的2項所述之鎖定源同步選通接收 狀相器/，第—多路抽頭包括兩個連續串聯 4、如申請專利範圍第所述之鎖定源同步選通接收 CNTR2297-TW/〇6〇8.A4I32I.TW/FinaI I 43 ^44761 窃的可配置裝置’其中該選通接收器包括： 一具有一第二多路抽頭的第二延遲單元該 夕 相應的，通信號的多個連續延•本 多。W /、中5玄第一多路抽頭的路數比該第一多路抽頭 5冗如巾請專職，丨項所述之鎖定源同步選通接收 配置裝置’其中該源同步接收器 源同步匯流排。 丨口 1寻铷卞 ^如中請專職圍第5項所述之鎖定_ 率的源同步匯赌。 域接心倍傳輸 7^如巾請專利範圍第〗項所述之鎖定源同 益的可配置裝置，其中該參考時鐘信號來自於—匯= 鐘信號，該預定數目個週期包含兩個週期。 μ f =如巾請專利範圍第W魏之較和 .的可配置裝置’其中該些參考時鐘信 版本輸入到一多工器，其中該 、，貝延遲 工“、〇里仏5虎被提供給該多 的、擇輸〜該多工器輸出該些參考時鐘”的多 個連續延遲版本中的一個。 了 Μ口號的夕 9、如申請專利範圍第1項所述之鎖定源同步選通接收 器的可配置裝置，其中該些選通信號的多個連續 輸入到格雷碼多工器，其中該編、遲版本 今格+牌夕m视 爲馬選擇向置信號被提供給 …各由碼的選擇輸人端，該格雷碼多卫 的該些選通信號的多個連續延遲版本的中的—個。，〜 CNTR2297-TW/0608-A41321 -TW/Final 44 1344761 】〇、如申請專利範園第9項 ，可配置裝置，更包…“4:=接 包括下列步步選通接收器的方法’其特徵在於， 鐘信ί = 鐘信號的多個連續延遲版本，該參考時 數目個週期產生版本是將該參考時鐘信號延遲預定 本中擇向量在該參考時鐘信號的多個連續延遲版 及 產生一格雷編碼選擇向量來指示一第一時間間隔；以 選通信號轉換以後一鎖定 破的接收，該鎖定包括下列步驟： 〜韻紅 間隔指Γ;鎖；=「時間間隔還是為-第二時間 …：。亥第-時間間隔是該第-時間間隔的多倍； 產生邊選通信號的多個連續延遲版本；以及 透過在該選通信號的多個連續 採用該格雷編碼選擇向量來決選擇一個’ 專觸_1丨销敎敎和步選通接 ::::還::該產生該參考時鐘信號的多個連㈣ 使用-具備—第—多路抽頭的延遲單元 路與該些參考時鐘信號的多個連二 A4l321-TW/Final CNTR2297.TW/0608- 45 i ‘二步選通接 使用-且有—笛/碼選擇向置的步驟包括： 抽頭中的—、弟一夕路抽頭的延遲單元，該第二多 針廂兮、母—路與該些選通信號的多個連續延遲版太 對應’該第二多路括頭的路數比該第—多路抽頭 收器的方法，並中兮產"鎖疋源问步選通接 版本的步驟包括 考時鐘信號的多個連續延遲 預定流排時鐘信料出該參考時鐘㈣，並規定兮 預疋數目個週期為兩個週期。 見疋。亥 收器範圍第π項所述之鎖定源同步選通接 版本的步驟包括：5玄產生该參考時鐘信號的多個連續延遲 器的==信號的多個連續延遲版本提供給-多工 向量提供給該多工器的選擇輸入， 個亥:工讀出該參考時鐘錢的多個連續延遲版本中的一 收哭^ 11 ^述之鎖定源同步選通接 的步驟包括·/、〃_通信號的多個連續延遲版本 器通錢的多個連續延遲版本輸人到格雷碼多工 將該編碼選擇向量信號提供給該格雷碼多工器的選擇 CNTR2297-TW/0608-A41321 -TW/Final 46 1344761 輸入端，於是，該格雷碼多工器輸出該選通信號的多個連 續延遲版本中的一個。

CNTR2297-TW/0608-A41321 -TW/Final 1 47