TWI343021B - Data transformation method and data transformation circuit capable of saving numeral operations - Google Patents

Data transformation method and data transformation circuit capable of saving numeral operations Download PDF

Info

Publication number
TWI343021B
TWI343021B TW095139110A TW95139110A TWI343021B TW I343021 B TWI343021 B TW I343021B TW 095139110 A TW095139110 A TW 095139110A TW 95139110 A TW95139110 A TW 95139110A TW I343021 B TWI343021 B TW I343021B
Authority
TW
Taiwan
Prior art keywords
bit
complex array
data
bit data
data conversion
Prior art date
Application number
TW095139110A
Other languages
English (en)
Other versions
TW200820066A (en
Inventor
Hung Lun Chien
De Yu Kao
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Priority to TW095139110A priority Critical patent/TWI343021B/zh
Priority to US11/627,335 priority patent/US7849118B2/en
Publication of TW200820066A publication Critical patent/TW200820066A/zh
Application granted granted Critical
Publication of TWI343021B publication Critical patent/TWI343021B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5332—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by skipping over strings of zeroes or ones, e.g. using the Booth Algorithm
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0233—Measures concerning the signal representation
    • H03H17/0236—Measures concerning the signal representation using codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

1343021 九、發明說明： 【發明所屬之技術領域】 本發明係提供-種可節省數字之龍轉财法與資料轉 換電路，尤指—㈣錄字騎以鮮化錢位元表示法進行編 碼以節省數字運算之資料轉換方法與資料轉換電路。 【先前技術】 在一電子系統中，乘法器及加法器是經常使用於數字運算的基 本70件，舉凡積分三角電路、·器、調變器等電路中，乘法 器及加法器的使用相當頻繁。業界—直致力於改善電路設計之效 能，如增進其操作速度、減少硬體裝置、節省晶片面積及減低功 率消耗。，然而，隨著晶片功能越來越複雜，所需的數字運算也越 來越多，造成電路中的乘法器及加法器也越來越多，不僅會增加 製作成本也相對應增加了硬體面積。 此外’乘法器的運算相當耗費時間，由硬體架構的角度來看， 也會造成功率絲。因此，如何料財，進-步節省更多 的乘法n及加法H的使用’已成為—項重要課題。 【發明内容】 本發明係提供一種可節省數字運曾 认 逆^之負料轉換方法，該資料轉 換方法包含將複數筆數字資料以—' 得 、局石馬方式進行編碼，以產生複 6 m5021 } . « t 數組位元資料；判斷該複數組位元資料中所包含的複數個重複樣 式，根據該複數個重複樣式位於該複數組位元資料的位置，對該 ’· 複數組位元資料進行移位運算，以產生複數組已移位位元資料； ' 以及對該複數組已移位位元資料進行加法運算。 本發明係提供一種可節省數字運算的資料轉換電路，該資料轉 換電路包含一編碼單元、一重複樣式比對單元、一移位器以及一 加法器。該編碼單元係用來將複數筆數字資料以一編碼方式進行 編碼，以產生複數組位元資料。該重複樣式比對單元係用來判斷 Φ 該複數、.且位元資料_所包含的複數個重複樣式。該移位器係用來 根據該複數健概式位於該餘組位元資制位置，觸紐 . 組位元資料進行移位運算，以產生複數組已移位位元資料。該加 法器係耗接於該移位器，該加法器係用來對該複數組已移位位元 資料進行加法運算。 【實施方式】 本發明係使用標準化有號位元(Can〇nical SignedD袖，CSD)表 示法的編碼，達觸省數字運算H減少加法器及乘法器之 目的。如本領域具通常知識者所知，標準化有號位元表示法的可 以將⑽位元資料的非零項目降到最少，且提高發生重複樣式的 機率。因此，本㈣係透過鮮化有號位元表示法，達到減少兩 =的複:陶法器的數目，進而在硬體製作上節省晶片： 功率祕。其中，實現乘法運算的方式可以_位運算、 7

Claims (1)

  1. ms〇2i 年}月4日修正/更^ 十、申請專利範圍： 1.-種可節省數字運算之賴轉換方法，包含有： 將複數筆數字資料以標準化有號位元（Canonicalsigned Dlg】t，CSD)表示法進行編碼’以產生複數組位元資料； 修改該複數組位元資料令的最低有效位元（[咖Significam Bit，LSB)，以產生複數組已修改位元資料； 判斷該複數組已修錄元資料巾所包含_複數個重複樣式 (Repetition Pattern) ； 根據該複數個重複樣式位於該複數組位元資料的位置，對該複 數組位元資料進行移位運算，以產生複數組已移位位元資 料；以及 對該複數組已移位位元資料進行加法運算。 2‘如申請專利範圍第1項所述之資料轉換方法，其另包含： 根據該複數個重複樣式位於該複數組已修改位元資料的位 _ 置’對該複數組已修改位元資料進行移位運算，以產生該 複數組已移位位元資料；以及 對該複數組已移位位元資料進行加法運算。 3·如申請專利範圍第1或2項所述之資料轉換方法，其中移位 運斤以及加法運舁係依據該複數纟且位元資料以及該複數組 已修改位元資料之標準化有號位元來操作。 25 1343021 . ?严> 月輪正 .如申》月專利範圍第2項所述之資料轉換方法，其中在該複數 J 組位7〇資顺簡數邮修錄元韻巾，其鮮化有號位 -、 元的值可為+ 1。 5.如申請專利範圍第2項所述之資料轉換方法，其中在該複數 組位元資料_複數組已修改位元龍巾，其標準化有號位 元的值可為—1。 _ 6.如申凊專利範圍第2項所述之資料轉換方法，其中在該複數 組位元資料_複餘已修改位元㈣巾，其鮮化有號位 * 元的值可為〇。 7·如申請專利範圍第】項所述之資料轉換方法，其可應用於積 分三角電路之積分三角運算。 春8.如申請專利範圍第！項所述之資料轉換方法，其可應用於色 彩空間（ColorSpace)之色彩信號轉換。 9.如申請專利範圍第i項所述之資料轉換方法，其可應用於乘 法器（Multiplier)之乘法運算簡化。 1〇_ *申請專利範圍第i項所述之資料轉換方法，其可應用於可 適性濾波器(Adaptive Filter)中之濾波係數(Filtering Coefficient)調整。 26 1343021 巧牟4月曰修在/承在 1]· 一種可節省數字運算的資料轉換電路，包含有： 一編碼單元’用來將複數筆數字資料以標準化有號位元 (Canonica丨Signed Digit，CSD)表示法進行編碼，以產生 複數組位元資料； —位元修改單元，耦接於該編碼單元，用來接收該複數組位元 資料並修改該複數組位元資料中的最低有效位元（Least Significant Bit ’ LSB) ’以產生複數組已修改位元資料； —重複樣式比對單元，搞接於該編瑪單元，用來判斷該複數組 已修改位元資料中所包含的複數個重複樣式； 一移位器（Shifter)，耦接於該編碼單元以及該重複樣式比對 單元，用來根據該複數個重複樣式位於該複數組位元資料 的位置，對該複數組位元資料進行移位運算，以產生複數 組已移位位元資料；以及 一加法器（Adde〇，__該移位器，該加法來對該複 數組已移位位元資料進行加法運算。 12·如申請專利範圍㈣項所述之資料轉換電路，其另包含： 該移位器（Shifter) ’另耗接於該位元修改單元，用來根據該 複數個重複樣式位於該複數組已修改位元資料的位置，對 該複數組已修改位元資料進行移位運算，以產生複數組已 移位位元資料；以及 '' 該加法器另用來對該複數組已移位位元倾進行加法運算。 27 ^43021 • i 13. 14. # 15. 16. # 17. IS- 19- 年；月d日修正/更壬 如申:專利範圍第11或12項所述之資料轉換電路，其中該 移㈣以及該加法祕依據職碼單元職生之該複數組位 元資料以及該位元修改單元所產生之該複數組已修改位元資 料之標準化有號位元來操作。 如申請專利範圍第12項所述之資料轉換電路，其中在該複數 組位元·與额數組已佩位元資财，其標準化有號位 元的值可為+1。 如申請專利範圍第12項所述之資料轉換電路，其中在該複數 組位元資_賴數組已修錄元_巾，其標準化有號位 元的值可為-1。 如申請專利範圍第12項所述之資料轉換電路，其中在該複數 組位元資料與該複數組已修改位元㈣巾，其標準化有號位 元的值可為〇。 如申請專利範圍第11項所述之資料轉換電路，其可應用於積 分三角電路之積分三角運算。 、 如申請專利範圍第項所述之資料轉換電路，其可應用於色 彩空間（Color Space)之色彩信號轉換。 如申請專利範圍第11項所述之資料轉換電路，其可應用於乘 28 1343021 法器（Multiplier)之乘法運算簡化。 20.如申請專利範圍第11項所述之資料轉換電路，其可應用於可 適性濾波器(Adaptive Filter)中之滤波係數(Filtering Coefficient)調 整。
    十一、圖式：
    29
TW095139110A 2006-10-24 2006-10-24 Data transformation method and data transformation circuit capable of saving numeral operations TWI343021B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095139110A TWI343021B (en) 2006-10-24 2006-10-24 Data transformation method and data transformation circuit capable of saving numeral operations
US11/627,335 US7849118B2 (en) 2006-10-24 2007-01-25 Data transformation method and data transformation circuit capable of saving numeral operations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095139110A TWI343021B (en) 2006-10-24 2006-10-24 Data transformation method and data transformation circuit capable of saving numeral operations

Publications (2)

Publication Number Publication Date
TW200820066A TW200820066A (en) 2008-05-01
TWI343021B true TWI343021B (en) 2011-06-01

Family

ID=39360946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139110A TWI343021B (en) 2006-10-24 2006-10-24 Data transformation method and data transformation circuit capable of saving numeral operations

Country Status (2)

Country Link
US (1) US7849118B2 (zh)
TW (1) TWI343021B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8819095B2 (en) 2007-08-28 2014-08-26 Qualcomm Incorporated Fast computation of products by dyadic fractions with sign-symmetric rounding errors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967388A (en) * 1988-04-21 1990-10-30 Harris Semiconductor Patents Inc. Truncated product partial canonical signed digit multiplier
US6757326B1 (en) * 1998-12-28 2004-06-29 Motorola, Inc. Method and apparatus for implementing wavelet filters in a digital system
US7277479B2 (en) * 2003-03-02 2007-10-02 Mediatek Inc. Reconfigurable fir filter
US8819095B2 (en) * 2007-08-28 2014-08-26 Qualcomm Incorporated Fast computation of products by dyadic fractions with sign-symmetric rounding errors

Also Published As

Publication number Publication date
US20080109506A1 (en) 2008-05-08
TW200820066A (en) 2008-05-01
US7849118B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
JP2010534374A5 (zh)
TWI343021B (en) Data transformation method and data transformation circuit capable of saving numeral operations
Mundici Free products in the category of abelian l-groups with strong unit
Huang et al. Sign-extension avoidance and word-length optimization by positive-offset representation for FIR filter design
JP4640858B2 (ja) 多入力符号化加算器、デジタルフィルタ、信号処理装置、合成装置、合成プログラム、および合成プログラム記録媒体
Shin et al. Narrow bus encoding for low power systems
Aoki et al. Redundant complex number arithmetic for high-speed signal processing
Huang et al. A novel VLSI linear array for 2-D DCT/IDCT
He et al. A probabilistic prediction based fixed-width booth multiplier
Zhou et al. Approximate comparator: Design and analysis
Ko et al. A Unified Algorithm for Subband‐Based Discrete Cosine Transform
Blair The equivalence of twos-complement addition and the conversion of redundant-binary to twos-complement numbers
Olivieri et al. Bus-switch coding for reducing power dissipation in off-chip buses
JP4290203B2 (ja) リダクションアレイの装置および方法
CN101101628B (zh) 二维条码编码的汉字信息压缩方法
Owens et al. A very efficient storage structure for DWT and IDWT filters
Kumar et al. Performance evaluation and synthesis of FIR filters using various multipliers algorithms
EP1480112A3 (en) Method and apparatus for defining an input state vector that achieves low power consumption in digital circuit in an idle state
Saste et al. Design and Implementation of Radix 4 Based Arithmetic Operations
TWI325277B (en) A multi-function video encoding circuit system
Nikhare et al. A Detailed Review on Architectures for 2-DWT by using Radix-4 Booth Multiplier
Chen et al. Booth memoryless modular multiplier with signed-digit number representation
Gang et al. The design of a 32 bit floating-point RISC microprocessor
Sharook Salman et al. PPA Based MAC Unit Using Vedic Multiplier and XOR Logic
Purohit et al. Comparative Analysis of Discrete and Fused Floating Point Arithmetic Units and its Application for Fused Butterfly Unit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees