TWI333148B - Frame order processing apparatus, systems, and methods - Google Patents

Frame order processing apparatus, systems, and methods Download PDF

Info

Publication number
TWI333148B
TWI333148B TW095123318A TW95123318A TWI333148B TW I333148 B TWI333148 B TW I333148B TW 095123318 A TW095123318 A TW 095123318A TW 95123318 A TW95123318 A TW 95123318A TW I333148 B TWI333148 B TW I333148B
Authority
TW
Taiwan
Prior art keywords
lane
tag
frame
fifo
lut
Prior art date
Application number
TW095123318A
Other languages
English (en)
Other versions
TW200710669A (en
Inventor
Nai Chih Chang
Pak-Lung Seto
Victor Lau
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200710669A publication Critical patent/TW200710669A/zh
Application granted granted Critical
Publication of TWI333148B publication Critical patent/TWI333148B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9084Reactions to storage capacity overflow
    • H04L49/9089Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
    • H04L49/9094Arrangements for simultaneous transmit and receive, e.g. simultaneous reading/writing from/to the storage element
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9047Buffering arrangements including multiple buffers, e.g. buffer pools
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

九、發明說明: C 明 屈 3 發明領域 本說明書所說明之各種實施例’一般係論及數位通 訊’其中係包括一些使用一個連接導向協定來處理訊框之 裝置、系統與方法。 【先前技術3 發明背景 一種串列附接小型電腦系統介面(SCSI)-串列SCSI協 定(SAS-SSP)主機匯流排轉接器(HBA)裝置,係可與一個廣 埠組態内之目標裝置(例如,碟片驅動器)相通訊。該廣埠可 能包含有多個實體介面配對,一個在HBA處之介面配對, 和另一個在目標裝置之介面配對。一個在該等HBA與目標 裝置之間的訊框路徑,係可能包含有該等介面,以及係可 被稱作一個”線道”。一些與一個既定之輸入輸出("I〇")或 SCSI起始器-目標-邏輯單元-仔列(”ITLQ”)相關聯的訊框, 可使在一種被本說明書稱作"IO"串流子集次序之序列中被 傳輸。 —個SAS協定規格,可容許整體訊框在不同之線道上 面傳輪。一個SAS末端裝置,可就一個SAS廣埠組態中之線 道的利用率之效益,起始線道交換。—個線道交換舉例而 吕’可能會於ACK/NAK序列在原來與一個1〇相關聯之線道 上面變為平衡時發生。依據上述之SAS標準,其中有兩種 類型之訊框,互鎖型訊框和非互鎖型訊框。在互鎖型訊框 之情況中,一個發射器可在傳送另一個訊框之前等待確 認。相形之下,該發射器可在接收確認之前,傳送額外之 #互鎖型訊框給未決之訊框。當接收到之ACK/NAKs的總 數,與傳輸之訊框的總數相等時,ACK/NAK序列係可呈平 衡。就SAS-SSP有關之額外資訊而言,請參閱工作草稿計 劃美國國家標準τιο ’資訊科技_串列附接5(:510八5),版本 1·1,修訂版09d(2005年5月30曰)。 一個與一個10相關聯之較早接收到的訊框,可能會變 為停頓在一個第一接收緩衝器内。同時,一個較遲接收到 而與上述_關聯之線道交換式訊框,可能會出現在一個 第一接收緩衝器之頭端處,而準備供一個與上述第二線道 相關聯之協定處㈣處理用。該第二線道之協定處理器將 可決定出,-些類似與上述叫目關聯之較早接收到的訊框 等訊框,是否已緩衝儲存在上述已停頓之線道上面。此種 情況可能在-些包含有上述料的線道之間,造成複雜之 10標籤搜尋,其巾或許包括料線道之間的相互通訊。 另-潛在之複雜性是,兩個與同一 10相關聯之訊框, 可能會同時出現在多重接收緩衝器之頭端。蚊何者訊框 首先應該被處理,可能會有困難’特別是在—個SAS廣璋 内有大量之線道的情況中。
【發明内容:J 依據本發明之一實施例,係特地提出一種裝置,其包 含有: -個線道號碼先進先出緩衝器(聊)陣列,其係位於 一個串列附接小型電腦系統介面(SCSI)-串列SCSI協定 (SAS-SSP)裝置内,該HFO陣列係被組織成多個FIFO,每 一個FIFO可儲存一個線道號碼序列,該序列係代表在多個 線道接收緩衝器處接收到之多個SAS-SSP訊框的—個輪入 輸出(10)串流子集,其中,儲存在一個第一FIFO内之_第 一位置處的一個第一線道號瑪,係與來自對應於該第—線 道號碼之一個第一線道接收緩衝器内所儲存的該1〇串流子 集的一個第一訊框相關聯;以及 耦合至該FIFO陣列之一個10標籤詢查表(LUT),其可 儲存與該1〇串流子集相關聯之一個第一 10標籤,以及可使 用該第一 10標籤自該FIFO陣列檢索出該第一 FIFO。 圖式簡單說明 第1圖係一個依據本發明之各種實施例的裝置和代表 性系統之方塊圖; 第2圖係一個例示幾種依據本發明之各種實施例的方 法之串流程圖;而 第3圖則係一個依據本發明之各種實施例的商品之方 塊圖。 C實施方式3 較佳實施例之詳細說明 第1圖係包括一個依據本發明之各種實施例的裝置 和系統190之方塊圖。作為一個範例計,假定一些被標識為 "A.3"和"A.m+2”之訊框,係與一個特定之1〇相關聯。字母 "A”可能表示一個獨一之10標籤,或許起因於一個遠距節點 識別索引(RNI)和-個ITLQ標籤攔位之鍵接。某些實施例可 月匕包含有其他之10標籤定義。一個獨一之SAS位址,可能 與-個SAS域内之每-個遠距節點相關聯。依據上述之SAS 標準’該標籤攔位可能包含-種可容許—個ssp末端裝置淳 參照-個有關齡和任務管理魏之脈絡祕。上述訊框 A.3之數目3 ’可能代表上述訊框A 3之接收的次序。在此範 例中’訊框A.3和A.m+2兩者,係出現在線道2和線道N之對 應緩衝器的頭端處’以及因而係、準備好作協定處理。為維 持-個10内之接收資料次序,訊框A3勢必要在訊框A W 之前被處理。 在另一個範例中,假定如第…中所顯*,訊框A卜 九2,係儲存在-個廣埠組態中之線道的接收緩衝器 内’訊框Α.3至A.m+卜在一個線道2之緩衝器内,以及訊 框A.m+2,在-個線道Ν之緩衝器内。當有—個訊框出現在 -個接收緩衝器之頭端處時’該協^處理器,便會使用一 個自上述訊框剖析出而作為-個索引之!⑽籤,得到來自 -個線道號碼ΠΚ)之頭端的線道號碼。此線道號碼,可能 對應於一個儲存上述訊框之接收緩衝器。該線道號碼b ,可能對應於上述师籤所識別之訊框序列。該訊框 序列,可能係儲存在各個緩衝器内。在第丨圖中訊框父^ 舉例而言,係出現在上述線道i接收緩衝器之頭端處,以及 係準備好被處理。該線道1之協定處理器,可使用1〇標籤χ, 自上述線道號碼FIFO,索引出該線道標識符”Γ。上述如此 索引出之標麟,可削上述與該訊_存所在之接收緩 1333148 衝器1相關聯的線道號碼;所以’訊框χ.ι係容許被處理。 同理,上述出現在一個線道2之接收緩衝器的頭端處之 訊權A.3 ’可觸發一個來自上述線道號碼HFO之線道號碼詢 查表。然而,在此種情況中,上述自線道號碼FIFO索引出 5 之線道標識符"Γ ’並無法識別訊框A.3儲存所在之線道2。 訊框A.3因而並不會被處理,以及勢必要等待,直至一個線 道號碼FIFO詢查表,回報一個線道標識符"2"為止。訊框 A.m+2將會出現在一個對應於線道N之接收緩衝器的頭端 處,以及自上述之線道號碼HFO ’索引出該線道標識符 1〇 "丨"。由於此標識符"1"並無法識別上述訊框A.m+2儲存所在 之線道號碼N,此訊框亦勢必要等待被處理。在完成一個既 定之緩衝器内的訊框有關之訊框處理運作後,該緩衝器内 之10標籤所索引出的線道號碼’將會自該線道號碼FIFO取 出,藉以促成次一有關協定處理之有序訊框的閘控。本說 15 明書所說明之實施例,因而可迫使上述與一個特定之10串 流相關聯之訊框的處理,按該等訊框接收之次序。 該裝置100可能係納於一個與一個SAS-SSP裝置110相 聯結之硬體協定引擎106内,以及可包含有一個在SAS-SSP 裝置110内之線道號碼HF0陣列114»該裝置110可使耦合至 20 '個主機介面116。該線道號碼FIFO陣列114,可被組織成 夕個FIFO,每〆個FIFO,係由上述陣列114之一列所組成, 藉以儲存一個與一個特定之10相關聯的線道號碼118之序 列(舉例而言,參閱第一FIFO 142)。該序列118可能代表 多個線道接收缓衝器130處所接收到之多數SAS-SSP訊框 9 1333148 126的輸入輸出(10)串流子集122A、122B、1220 —個儲存 在上述第一 FIFO 142内之第一位置138處的第一線道號碼 134,可使與一個來自第一線道接收緩衝器152内所儲存之 10串流子集122A的第一訊框146相關聯,該第一線道接收緩 . 5 衝器152,係對應於上述之第一線道號碼134。 該裝置100亦可包含有一個耦合至上述FIFO陣列114之 10標籤詢查表(LUT) 154 ’藉以儲存一個與該等10串流子集 122A、122B、122C相關聯之第一1〇標籤 156。該LUT 154 > 可使用該第一 10標籤156’而自上述之FIFO陣列114,索引 10 出第一FIFO 142。該LUT 154在尺寸上,可使具有之位置數 目’足以支援某一希望數目之現行未決的1〇。 該裝置100可能進一步包含有多個耦合至上述LUT 154 之接收訊框標籤剖析器模組158。此種剖析器模組158,可 使與多個線道接收緩衝器130相聯結。有一個與上述第一線 15 道接收緩衝器152相聯結之第一剖析器模組160,在運作上 > 係可自一個與上述第一訊框146相關聯之頭標,擷取出一個 ITLQ連結標籤。該第一剖析器模組16〇,可使上述之ITLQ 標籤’與一個接收自一個連接管理單元之RNI相串接,藉以 形成上述之第一 1〇標籤156(例如,10 A)。因此,彼等與來 20自上述10串流子集122A、122B、122C(例如,10 A)之訊框 相關聯的10標籤,彼此係可能相同。 該裝置100亦可能包含有一個10標籤更新邏輯模組 M2 ’藉以接收來自上述第一剖析器模組160之第一10標籤 156。有一個1〇標籤LUT處理器164,可使耦合在該等IO標 10 籤更新邏輯模組162與10標藏LUT 154之間。該處理器164 可在接收到來自上述〗〇標籤更新邏輯模組162之第—1〇標 籤156時,查詢上述第一10標籤156有關<UJT 154。若該項 查詢發現到,該LUT 154並未包含上述之第一 1〇標籤156, 該處理器164,便會將上述之第一1〇標藏156,寫進—個可 利用之LUT位置166内。該處理器164,亦可能將上述對應 於第一訊框146之第一線道號碼134,推進上述對應於第一 10標籤156之第一 FIFO 142内。 該裝置100可能進一步包含有多個耦合至上述線道號 碼FIFO陣列114之線道協定處理器168。此種協定處理器 168,在存在上可能係與多個線道接收緩衝器13〇相聯結。 有一個第一線道協定處理器170,可提供一個第二1〇標藏 172A,給上述之FIFO陣列114,或許是經由一個耦合至該 FIFO陣列114之線道號碼管理器176。該第二10標籤172A, 可使與一個出現在一個與上述第一線道協定處理器17〇相 聯結之線道接收緩衝器(例如,第一線道接收緩衝器152)的 頭端處之第二訊框174相關聯。 該線道號碼管理器176在運作上,可回報一個使用該第 二10標籤172A自一個第二線道號碼FIf〇 18〇索引出之第二 線道號碼178A、178B。若上述使用第二1〇標籤172A、172B 自FIFO陣列114索引出之第二線道號碼178Α、Π8Β,係與 一個對應於上述線道接收緩衝器之線道號碼182相匹配,該 第一線道協定處理器170,便可能處理上述之第二訊框 174。該線道號碼管理器176在運作上,亦可在該第一線道 1333148 協定處理器170,完成上述第二訊框174之處理後,自該第 二FIFO 180,取出上述之第二線道號碼178B。 在另一個實施例中,一個系統190可能包含有一個或多 個裝置100,其中如前文所説明,係包含有一個在一個 5 SAS-SSP裝置110内之線道號碼FIFO陣列114、一個10標籤 LUT 154、一個10標籤LUT處理器M4、若干個接收訊框樑 籤剖析器模組158、若干個線道協定處理器168、和一個線 道號碼管理器176。該系統190亦可能包含有一個耗合至上 述裝置110之磁碟機194,藉以傳輸上述之第一訊框146。 10 任何一個前文所說明之組件,係可以眾多之方法來加 以具現,其中包括軟體中之實施例。因此,該等裝置丨〇〇 ; 硬體協定引擎106 ;裝置110 ;線道號碼HF0陣列114 ;主機 介面 116 ;線道號碼 118、134、178A、178B、182 ; 10 串流 子集 122A、122B、l22C ;訊框 126、146、174 ;線道接收 15 緩衝器 13〇、152 ;位置 138 ; FIFO 142 ' 180 ; 10標籤詢查 表(LUT) 154 ; 10標蕺156、172A、172B ;剖析器模組 158、 160; 10標籤更新邏輯模組162; 1〇標籤LUT處理器164; [υτ 位置166;線道協定處理器168、17〇;線道號碼管理器丨% ; 系統190 ;和磁碟機194,在本說明書中全部可被特性化為" 20 模組"。 該等模組如同該等裝置1〇〇和系統190之架構所希望, 以及如同適合於各種實施例之特定具現體,可能包括硬體 電路、單-或多處理器電路、記憶體電路、軟體程式模組 和物件、韌體、和彼等之組合❶ 12 1333148 各種實施例之裝置和系統’可被使用在一些除了使用 一個SAS-SSP裝置硬體協定引擎内之線道號碼FIF〇陣列的 有序SAS-SSP 10訊框處理之外的應用例。該等裝置丨00和系 統190之例示,係意在提供各種實施例之結構的一般性瞭 5解,以及彼等並非意使充作—些可利用本說明書所說明之 • 結構的裝置和系統之所有元件和特徵的完全說明。 些可flb由各種貫施例之獨創性裝置和系統的應用 例,係包含有一些被使用在高速電腦、通訊和信號處理電 φ 路、數據機、單一或多處理器模組、單一或多重内嵌式處 1〇理器、資料交換器、和特殊應用模組之電子電路,其中包 括多層、多晶片模組。本說明書中之實施例,可使納入為 各種類似電視、蜂巢式電話、個人電腦、工作站、收音機、 視訊播放器、交通工具、等等之電子系統内的子組件。某 些實施例係可能包括許多之方法。 15 第2圖係一個可例示幾種依據本發明之各種實施例的 方法之流程圖。一個此種方法211,可能使用一個與多數線 φ 道接收緩衝器相平行之線道號碼FIFO陣列,藉以在一個多 線道SAS-SSP裝置内的鏈接層與傳輸層之間形成橋接。該 SAS-SSP裝置’可能遵照被合併進美國國家標準計劃丁1〇, 20資訊科技-串列附接SCSI(SAS)修訂版9d(2005年5月30曰)工 作草稿内之一組標準。 此種方法211可能使用上述之線道號碼FIFO陣列,來排 序訊框之處理。排序在發生上可使一些與多個線道接收緩 衡器處所接收到之多數SAS-SSP訊框的1〇串流子集相關聯 13 1333148 之訊框’在一個I〇串流子集次序中被處理。該1〇串流子集 次序,可能對應於上述SAS-SSP裝置處之訊框的接收次序。 此種方法211可能在區塊223處開始,而將一個線道號 碼序列,儲存進該線道號碼FIFO陣列内,此陣列係被組織 5成多個FIFO。該線道號碼序列,可能係代表上述在多個線 道接收緩衝器處接收到之訊框的10串流子集。亦即,—個 第一FIFO内之第—位置處所儲存的第一線道號碼,可能係 與一個來自一個對應於上述第一線道號碼之第一線道接收 緩衝器内所儲存的1〇串流子集之第一訊框相關聯。 10 此種方法211可能在區塊231處繼續,而使用一個與上 述第一線道接收緩衝器相聯結之第一訊框標藏剖析器模 組,自一個與上述第一訊框相關聯之頭標,擷取出一個ITLq 連結標籤。該第一訊框標籤剖析器模組,可能係由多個與 多數線道接收緩衝器相聯結之訊框標籤剖析器模組中的一 15個所組成。此種方法211亦可能在區塊237處,包括使上述 之11標籤,與一個接收自一個連接管理單元之RNI相串 接’藉以形成一個第—1〇標蕺。 此種方法211亦可能在區塊241處,包括在接收到來自 一個10標籤更新邏輯模組之第一 1〇標籤時,使用一個耦合 20至上述10標籤LUT之1〇標籤LUT處理器,來查詢上述第一 10標籤有關之LUT。此種方法211可能進一步在區塊245 處,包括若該查詢發現上述之LUT並未包含該第一 1〇標 籤,便將該第一10標籤,寫進一個可利用之LUT位置内。 若該查詢發現上述之LUT包含該第一 1〇標籤,此種方法211 14 1333148 可能直接自區塊241進行至區塊247 ^此種方法211可能在區 塊247處,包括使用該等第一 1〇標籤和LUT,自該線道號竭 FIFO陣列,索引出上述之第一FIF0。亦即,上述LUT内之 10標籤值’可能被用作一個指向上述陣列中的一個特定 5 FIFO之索引。 此種方法211亦可能在區塊249處,包括將上述對應於 第一訊框之第一線道號碼,推進上述對應於第一1〇標籤之 第一HF0内。重復區塊231至249,可在運作上以一個線道 號碼序列’填滿一個對應於一個1〇標籤之FIF〇。上述序列 10内之每一個線道號碼,可能係對應於被上述1〇標籤識別出 之10内的§fL框。上述序列内之線道號碼的次序,可能係對 應於一個來自各個接收緩衝器内所儲存被識別出之1〇的訊 框之希望處理次序。 此種方法211亦可能在區塊255處開始,而提供一個第 15二1〇標籤,給上述之FIFO陣列。該第二10標籤,係自一個 出現在一個線道接收緩衝器之頭端處的第二訊框剖析出。 一個與上述線道接收緩衝器相聯結之協定處理器,可被用 來執行此一活動。此種方法211可能在區塊259處,將一個 自一個第二FIFO索引出之第二線道號碼,回報給上述之協 20定處理器。一個耦合至上述線道號碼FIFO陣列之線道號碼 管理器,可被用來執行上述使用該第二1〇標籤作為一個索 引之索引運作。 此種方法211亦可能在區塊261處,包括倘若使用第二 10標籤自上述線道號碼FIFO陣列索引出之第二線道號碼, 15 1333148 係與一個對應於上述線道接收緩衝器之線道號碼相匹配’ 便處理該第二訊框。此種方法211亦可能在區塊263處,包 括在該協定處理器完成上述第二訊框之處理後’自該第二 FIFO取出上述之第二線道號碼。倘若該第二HFO非屬騰 5 空,此種方法211便可能自區塊263返回區塊255。此種方法 211可能在區塊267處,包括在該第一FIFO變為騰空時,藉 由標記一個對應之LUT位置為無效,來釋放上述LUT中之 第一 1〇標籤登錄項。 本說明書所說明之活動,係可能在以上說明之次序外 10的次序中被執行。而且,各種參照本說明書所識別之方法 而加以說明的活動,係可在重複、序列、或平行之方式中 被執行。一個内含參數、指令、運算元、和其他資料等資 訊,係可透過有線或無線路徑來傳送及接收。 本技藝之一般從業人員將可瞭解,一個軟體程式係可 15由一個電腦式系統内之電腦可讀取式媒體來發動,而執行 該軟體程式内所界定的功能之方法。有多種程式語言,可 被採用來建立一個或多個被設計來具現及執行本說明書所 揭示之方法的軟體程式。該等程式可使用—個類似她或 C++等物件導向語言,使結構化成一種物件導向格式。或 20者,該等程式可使用一個類似組合語言或C等程序語古,使 結構化成一種程序導向格式。該等軟體組件在通訊上,可 使用本技藝之專業人員所習見類似應用程式介面或程序間 通訊技術等眾多包含有遠距程序呼叫之機制。各種實施例 之揭示說明,並非受限於任何特定之程式語言或環境。因 16 此,如下文參照第3圖之討論,有其他之實施例係可被實現。 第3圖係一個依據本發明之各種實施例的商品385之方 塊圖。此等實施例之範例可能包含有··一個電腦、一個記 憶體糸統、一個磁性或光學碟片、某些其他之儲存裝置、 或任何類型之電子裝置或系統。此種商品3 8 5可能包含有一 個或多個耦合至一個類似記憶體389(例如,一種包括電 氣、光學、或電磁元件等記憶體)等機器可存取式媒體之處 理器387。該媒體可能包含有一個相關聯之資訊391(例如, 電腦程式指令、資料、或兩者),其如前文所說明,在被存 取時,可使一個機器(例如,處理器387)使用一個線道號碼 FIFO陣列,而在一個多線道SAS-SSP裝置的鏈接層與一個 傳輸層之間形成橋接。 本說明書所揭示之裝置、系統、和方法的具現,因而 可在運作上使用一個線道號碼FIFO陣列,來訂立SAS-SSP 10接收訊框在一個SAS-SSP裝置硬體協定引擎中之處理的 次序,而使一些與多個在線道接收缓衝器處接收到之多數 SAS-SSP訊框的1〇串流子集相關聯之訊框,在一個1〇串流 子集次序中被處理。 該等形成本說明書之一部分的附圖,係藉由圖例而非 有限制意,來顯示一些可在其中實現本主題之特定實施 例。此等例示之實施例’係充份加以詳細說明,以促使本 技藝之專業人貝’能夠實現本說明書所揭示之授義内容。 其他之實施例係可被利用及可自彼等導得,以致在不違離 此揭示内容之界定範圍下,係可完成一些結構上和邏輯上 之替代體和變更形式。此『實施方式』一節,因而不應被 視為有限制意,以及各種實施例之界定範圍,係僅由所附 之專利請求項連同此等專利請求項被授權之等價體的整個 範圍來加以界定。 本原創性主題之此等實施例,在本說明書中可個別地 或集體地藉由術語”本發明,,來指稱,此純為便利計而非在 事貫上有超過一個觀念被揭示時,意欲自動使此申請案之 界定範圍,被局限於任何單—之發明或原創性觀念。因此, 本說明書雖然已例示及朗了_些較之實關,任何被 設想來達成同-目的之配置,係可取代該等所顯示之特定 實施例。此揭㈣容係意使涵蓋各種實關之任何一個和 所有之適性體或變更形式。以上諸實施例之組合,和其他 未明確說明在本說明書中之實施例,將可為本技藝之專章 人員於檢閱上文之說明而得明瞭。 。 發月摘要』—節,係遵M37CFR§1 而要求-個摘要可容許其讀者能迅速掌縣技術揭 之性質。其在遞交上係瞭解到,其將不會被 ^ ==項:界定範圍或意義。此外,在二 "』 彳見到的是,為簡化此揭示内容 ㈣㈣個單-實施例中。此種 之方法’不當被解釋為需要比起每―固專利請内容 白列舉者更多之特徵。 月求項中所明 在少於-個單-揭示之=地說’此原創性主題,係可 以下之申請專利範圍,=的所Γ徵中見到。因此, 糸错由使合併進f實施方 ^ 八』一節 内’而使每-個專利請求項,本身可代表_個獨立之實施 例。 【圓式簡單說明】 第1圖係一個依據本發明之各種實施例的裝置和代表 性系統之方塊圖; 第2圖係一個例示幾種依據本發明之各種實施例的方 法之串流程圖;而 第3圖則係一個依據本發明之各種實施例的商品之方 塊圖。 【主要元件符號說明】 100…裝置 146…第一訊框 106.··硬體協定引擎 152…第一線道接收緩衝器 1KL.SAS-SSP 裝置 154…1〇標籤詢查表(lut) 114…線道號碼FIFO陣列 156…第一 1〇標籤 116…主機介面 158...接收訊框標籤剖析器模組 118…線道號碼序列 160…第一剖析器模組 122A,122B,122C...輸入輸出(10) 162··ΙΟ標籤更新邏輯模組 串流子集 164…10標籤LUT處理器 126 …SAS-SSP 訊框 166…LUT位置 130…線道接收緩衝器 168…線道協定處理器 134…第一線道號碼 170…第一線道協定處理器 138.··第一位置 172\1728…第二 10標籤 142...第一 FIFO 174…第二訊框 1333148 176.. .線道號碼管理器 178A,178B...第二線道號碼 180…第二線道號碼FIFO 182…線道號碼 190.. .系統 194.. .磁碟機 385…商品 389.. .記憶體 387.. .處理器 391.. .資訊
20

Claims (1)

1333148 第95123318號申請案申請專利範圍替換頁99.07 〇9 十、申請專利範圍: 1· 一種訊框處理裝置,其係包含有: 一個線道號碼先進先出緩衝器(FIFO)陣列,其係位 於-個串列附接小型電腦系統介面(SCSI)串列叱幻協 定(SAS-SSP)裝置内,該FIF〇陣列係被組織成多個 FIFO ’每一個FIF0可儲存_個線道號碼序列該序列 係代表在多個線道接收緩衝器處接收到之多個 SAS-SSP訊框的一個輸入輪出(1〇)串流子集,其中,儲 存在一個第一FIFO内之一第一位置處的一個第〜線道 號碼,係與來自對應於該第一線道號碼之一個第〜綠道 接收緩衝器内所儲存的該1〇串流子集的一個第〜訊樞 相關聯;和 耦合至該FIFO陣列之_個1〇標籤詢查表(LUT),其 可儲存與該10串流子集相關聯之一個第一1〇標籤,以及 可使用該第一 10標籤自該FIF〇陣列檢索出該第— HF0。 2. 如申請專利範圍第丨項之裝置,其中,與來自該1〇串流 子集之訊框相關聯的該等1〇標籤係彼此相同。 3. 如申請專利範圍第1項之裝置,其中係進一步包含有: 輕合至該LUT之多個接收訊框標籤剖析器模組,有 一個第一剖析器模組係與該第一線道接收緩衝器相聯 結,藉以自與該第一訊框相關聯之一個頭標擷取出一個 起始器-目標-邏輯單元·仔列(ITLq)連結標籤,該第一剖 析器模組亦可選擇性地使該ITLq標籤與接收自一個連 21 接官理單元之—個遠距節點識別索引(RNI)相串接,藉 以形成該第一 IO標籤。 如申請專利範圍第3項之裝置,其中係進一步包含有: —個10標籤更新邏輯模組,其可接收來自該第—剖 析器模組之該第一 10標籤。 如申請專利範圍第4項之裝置,其中係進一步包含有: 一個10標籤LUT處理器,其係與該10標籤LUT相耦 合,藉以在接收到來自該10標籤更新邏輯模組之該第— 1〇標籤時,對該LUT查詢該第一 1〇標籤,藉以在倘若該 項查詢發現到該LUT並未包含該第一 10標藏時,便將該 第一1〇標籤寫進一個可利用之LUT位置内,以及將對應 於該第一訊框之該第一線道號碼推進對應於該第一 J 〇 標鐵之該第一FIFO内。 如申請專利範圍第5項之裝置,其中係進一步包含有: 輕合至該線道號碼FIFO陣列之多個線道協定處理 器’該等協定處理器係與該等多個線道接收緩衝器相聯 結’有一個第一線道協定處理器可提供一個第二1〇標織 給該FIFO陣列,該第二1〇標籤係與出現在與該第一線 道協定處理器相聯結之一個線道接收緩衝器的頭端處 之一個第二訊框相關聯’若有使用該第二1〇標籤自該 FIFO陣列檢索出之一個第二線道號碼係與對應於該線 道接收緩衝器之一個線道號碼相匹配,該第一線道協定 處理器便會處理該第二訊框。 如申請專利範圍第5項之裝置’其中係進一步包含有: 1333148 一個線道號碼管理器,其係耦合至該FIF〇陣列藉 以回報使用該第二ίο標籤而自一個第二nFO檢索出之 一個第二線道號碼,以及在該第一線道協定處理器完成 該第二訊框之處理後,自該第二pIF〇取出該第二線道號 5 碼。 8. —種訊框處理系統,其係包含有: 一個線道號碼先進先出緩衝器(FIF〇)陣列,其係位 於一個串列附接小型電腦系統介面(SCSI)•串列5(:51協 定(SAS-SSP)裝置内,該FIF〇陣列係被組織成多個 0 FIF〇,每一個FIF0可儲存一個線道號碼序列,該序列 係代表在多個線道接收緩衝器處接收到之多個 SAS-SSP訊框的一個輸入輸出(1〇)串流子集,其中,儲 存在一個第一FIFO内之一第一位置處的一個第一線道 號碼,係與來自對應於該第一線道號碼之一個第一線道 5 接收緩衝器内所儲存的該10串流子集的一個第一訊框 相關聯; 耦合至該FIFO陣列之—個1〇標籤詢查表(LUT),其 可儲存與該10串流子集相關聯之一個第一 1〇標籤,以及 6 可使用該第一10標籤自該FiF〇陣列檢索出第一FIF〇 ; 和 —個碟片驅動機,其係耦合至裝置’藉 以傳輪該第一訊框。 如申凊專利範圍第8項之系統,其中係進一步包含有: 耦合至該LUT之一個1〇標籤lut處理器;和 23 1333148 » * • 耦合至該I〇標籤LUT處理器之多個接收訊框標籤 '- 剖析器模組。 10. 如申請專利範圍第9項之系統,其中係進一步包含有·· 耦合至該FIFO陣列之一個線道號碼管理器;和 5 耦合至該線道號碼管理器之多個線道協定處理器。 11. 一種訊框處理方法,其包含有下列步驟: 使用一個線道號碼先進先出緩衝器(FIF〇)陣列,而 在一個多線道串列附接小型電腦系統介面(Scsi)·串列 SCSI協定(SAS-SSP)裝置的一個鏈接層與一個傳輸層之 10 間形成橋接,而使與在多個線道接收緩衝器處接收到之 多個SAS-SSP訊框的一個輸入輸出(1〇)串流子集相關聯 之一些訊框,依一個10串流子集次序被處理。 12. 如申清專利範圍第π項之方法,其中進一步包含有下列 步驟: 15 將一個線道號碼序列儲存進該線道號碼FIF 〇陣列 内,該FIFO陣列係被組織成多個nF〇,該線道號碼序 列係代表在該等多個線道接收緩衝器處所接收到之訊 框的該ίο串流子集,其中,儲存在一個第一FIF〇内之 一第一位置處的一個第一線道號碼,係與來自對應於該 20 第一線道號碼之一個第一線道接收緩衝器内所儲存的 10串流子集之一個第一訊框相關聯。 13. 如申請專利範圍第12項之方法,其中進一步包含有下列 步驟: 使用與該第一線道接收緩衝器相聯結之—個第一 24 1333148 机低你取;f;f ^ 弟一訊框相關聯之一個頭 標,擷取出一個起始器 项 俨箍,M m 邏輯早K宁列(ITLQ)連結 才示紙該第一 _標籤剖析器模组係由與該等多個 接收緩衝器相聯結之多個訊框標鐵剖析器模組中的-個所組成。 M·如申請專·圍第13項之方法,其中進—步包含有 步驟:
10 使該1TLQ標籤與純自-個連接管理單it之-個 遠距節點識別索引_)相串接,藉以形成一個第一 IO 標籤。 15.如申請專利範圍第14項之方法,其中進_步包含有下列 步驟: 15
20 在接收到來自一個1〇標籤更新邏輯模組之該第一 10標籤時,使用耦合至該10標籤LUT之一個1〇標籤LUT 處理器’來查詢一個10標籤詢查表(LUT)以找出該第一 10標蕺; 倘若該項查詢發現到該LUT並未包含該第一IO標 籤’便將該第一 10標籤寫進一個可利用之LUT位置内。 16.如申請專利範圍第15項之方法,其中進一步包含有下列 步驟: 使用該第一IO標籤和該LUT,自該FIFO陣列檢索出 該第一 FIFO。 17.如申請專利範圍第16項之方法,其中進一步包含有下列 步驟: 25 1333148 將對應於該第一訊框之該第一線道號碼,推進對應 於該第一 IO標籤之該第一 FIFO内。 18. 如申請專利範圍第17項之方法,其中進一步包含有下列 步驟: 5 在該第一FIFO變為騰空時,藉由標記一個對應之 LUT位置為無效,來釋放該LUT中之第一10標籤登錄 項。 19. 如申請專利範圍第11項之方法,其中進一步包含有下列 步驟: 10 提供一個第二IO標籤給該FIFO陣列,該第二10標 籤係使用與一個線道接收緩衝器相聯結之一個協定處 理器,而自出現在該線道接收緩衝器之頭端處的一個第 二訊框剖析出。 20. 如申請專利範圍第19項之方法,其中進一步包含有下列 15 步驟: 使用與該FIFO陣列相耦合之一個線道號碼管理器 回報自一個第二FIFO檢索出的一個第二線道號碼,藉以 使用該第二10標籤作為一個索引,來執行該檢索運作。 21. 如申請專利範圍第20項之方法,其中進一步包含有下列 20 步驟: 若使用該第二10標籤自該FIFO陣列檢索出之該第 二線道號碼,係與對應於該線道接收緩衝器之一個線道 號碼相匹配,便處理該第二訊框。 22. 如申請專利範圍第21項之方法,其中進一步包含有下列 26 1333148 步驟: 在該協定處理器完成該第二訊框之處理後,自該第 二FIFO取出該第二線道號碼。 23. —種包括有具有相關聯資訊的機器可存取式媒體之物 5 品,其中,該貧訊在被存取時會使一個機器執行下列動 作: 使用一個線道號碼先進先出緩衝器(FIF〇)陣列,在 一個多線道串列附接小型電腦系統介面(SCSI)串列 SCSI協定(SAS_SSP)裝置的—個鏈接層與—個傳輸層之 10 卿成橋接,岐與在多個線道接收緩衝n處接從到之 多個SAS-SSP訊框的-個輪人輪出⑽串流子集相關聯 之一些訊框,依一個10串流子集次序被處理。 24. 如申請專利範圍第η項之物品,其中,該10串流子集次 序係對應於該SAS-SSP裝置處之該等訊框的一種接收 15 次序。 25. 如申請專利範圍第23項之物品,其中,該SAs_ssp裝置 係遵照合併進美國國家標準計劃T1〇,資訊科技串列附 接SCSI(SAS)修訂版9d(2003年5月30日)工作草稿的一 組標準。 27
TW095123318A 2005-06-29 2006-06-28 Frame order processing apparatus, systems, and methods TWI333148B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/171,959 US7366817B2 (en) 2005-06-29 2005-06-29 Frame order processing apparatus, systems, and methods

Publications (2)

Publication Number Publication Date
TW200710669A TW200710669A (en) 2007-03-16
TWI333148B true TWI333148B (en) 2010-11-11

Family

ID=37027911

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095123318A TWI333148B (en) 2005-06-29 2006-06-28 Frame order processing apparatus, systems, and methods

Country Status (5)

Country Link
US (1) US7366817B2 (zh)
EP (1) EP1899831A1 (zh)
CN (1) CN101208675B (zh)
TW (1) TWI333148B (zh)
WO (1) WO2007002922A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366817B2 (en) 2005-06-29 2008-04-29 Intel Corporation Frame order processing apparatus, systems, and methods
US7797463B2 (en) * 2005-06-30 2010-09-14 Intel Corporation Hardware assisted receive channel frame handling via data offset comparison in SAS SSP wide port applications
US7809068B2 (en) * 2005-12-28 2010-10-05 Intel Corporation Integrated circuit capable of independently operating a plurality of communication channels
EP2510608B1 (en) * 2009-12-07 2016-03-02 Sigma Designs Israel S.D.I Ltd. Enhanced power supply unit for powerline networks
CN105183568B (zh) * 2015-08-19 2018-08-07 山东超越数控电子有限公司 一种存储双控制器间scsi命令同步方法
CN106445849B (zh) * 2016-10-21 2019-05-28 郑州云海信息技术有限公司 一种多控制器中处理有序命令的方法
CN110677188B (zh) * 2019-09-23 2021-05-28 四川安迪科技实业有限公司 卫星通信空口限速动态调整方法、发送方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922062A (en) * 1997-06-26 1999-07-13 Vlsi Technology, Inc. Combined IDE and SCSI disk controller interface for common hardware reference platforms
US6259699B1 (en) * 1997-12-30 2001-07-10 Nexabit Networks, Llc System architecture for and method of processing packets and/or cells in a common switch
US6092127A (en) * 1998-05-15 2000-07-18 Hewlett-Packard Company Dynamic allocation and reallocation of buffers in links of chained DMA operations by receiving notification of buffer full and maintaining a queue of buffers available
US6359883B1 (en) * 1998-06-23 2002-03-19 The Kohl Group, Inc. Reducing the variability of the data rates of high-rate data streams in order to communicate such streams over a low-rate channel of fixed capacity
US6839794B1 (en) * 2001-10-12 2005-01-04 Agilent Technologies, Inc. Method and system to map a service level associated with a packet to one of a number of data streams at an interconnect device
US20030214949A1 (en) * 2002-05-16 2003-11-20 Nadim Shaikli System for reordering sequenced based packets in a switching network
US7373561B2 (en) * 2002-10-29 2008-05-13 Broadcom Corporation Integrated packet bit error rate tester for 10G SERDES
CN100396044C (zh) * 2003-01-28 2008-06-18 华为技术有限公司 动态缓存管理的atm交换装置及其交换方法
US7197591B2 (en) * 2004-06-30 2007-03-27 Intel Corporation Dynamic lane, voltage and frequency adjustment for serial interconnect
US7676613B2 (en) 2004-08-03 2010-03-09 Lsi Corporation Methods and structure for assuring correct data order in SATA transmissions over a SAS wide port
US8065401B2 (en) 2004-08-18 2011-11-22 Lsi Corporation Systems and methods for frame ordering in wide port SAS connections
US7366817B2 (en) 2005-06-29 2008-04-29 Intel Corporation Frame order processing apparatus, systems, and methods
US7797463B2 (en) 2005-06-30 2010-09-14 Intel Corporation Hardware assisted receive channel frame handling via data offset comparison in SAS SSP wide port applications

Also Published As

Publication number Publication date
CN101208675B (zh) 2012-06-27
EP1899831A1 (en) 2008-03-19
TW200710669A (en) 2007-03-16
US20070005832A1 (en) 2007-01-04
US7366817B2 (en) 2008-04-29
CN101208675A (zh) 2008-06-25
WO2007002922A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
TWI333148B (en) Frame order processing apparatus, systems, and methods
CN110741342B (zh) 区块链交易提交排序
US10997481B2 (en) System and method for collecting and analyzing multi-fields two-dimensional code
US7575168B2 (en) Methods, devices and computer program products for generating, displaying and capturing a series of images of visually encoded data
CN104126192B (zh) 时间管理式电子邮件消息
CN111930676B (zh) 多处理器间的通信方法、装置、系统及存储介质
US8423792B2 (en) Apparatus, system, and method for communication between a driver and an encryption source
CA2588722A1 (en) Digital data interface device message format
CN107622207B (zh) 加密系统级数据结构
CN101720478A (zh) 高有效性传输
US20200168253A1 (en) Video matrix barcode system
CN102656860A (zh) 多粒度流处理
US20100115152A1 (en) Sending large command descriptor block (CDB) Structures in serial attached SCSI(SAS) controller
WO2022125285A1 (en) Contactless item delivery confirmation
CN101526925A (zh) 一种缓存数据的处理方法及数据存储系统
CN111932178A (zh) 产品物流信息的处理方法、装置、服务器及系统
CN105320673A (zh) 多数据源之间的数据传输方法及其装置
EP3678368B1 (en) Video streaming batch
US20110093483A1 (en) Method and apparatus for data exchange in a distributed system
CN102446321B (zh) 一种交易方法和系统以及一种销售点终端
US20070156782A1 (en) System and method for managing log information
JP6384359B2 (ja) 分散共有メモリを有する情報処理装置、方法、および、プログラム
CN104580130A (zh) 基于rsa公钥加密算法对上传网盘数据自动加密的方法
CN117499133A (zh) 一种基于零拷贝技术的数据跨网隔离传输方法及装置
CN108538357A (zh) 一种智能药框的管理系统

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees