TWI316662B - Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof - Google Patents

Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof Download PDF

Info

Publication number
TWI316662B
TWI316662B TW095111045A TW95111045A TWI316662B TW I316662 B TWI316662 B TW I316662B TW 095111045 A TW095111045 A TW 095111045A TW 95111045 A TW95111045 A TW 95111045A TW I316662 B TWI316662 B TW I316662B
Authority
TW
Taiwan
Prior art keywords
bus
super
transmission
computer system
central processing
Prior art date
Application number
TW095111045A
Other languages
English (en)
Other versions
TW200736921A (en
Inventor
Ming Wei Hsu
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW095111045A priority Critical patent/TWI316662B/zh
Priority to US11/681,917 priority patent/US7747883B2/en
Publication of TW200736921A publication Critical patent/TW200736921A/zh
Application granted granted Critical
Publication of TWI316662B publication Critical patent/TWI316662B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

.1316662
. 三達編號:TW2438PA 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種具有超傳輸匯流排的電腦系 統,且特別是有關於一種具有超傳輸匯流排且處理器不支 援超傳輸之電腦系統及其超傳輸匯流排的控制方法。 【先前技術】 鲁 電腦系統主要由輸入單元、輸出單元、控制單元、記 憶單元及算數邏輯單元所構成,各單元之間係透過匯流排 傳輸資料,以發揮電腦系統的效能。 匯流排可分為資料匯流排(Data Bus)、位置匯流排 (Address Bus)、控制匯流排(Control Bus)、擴充匯流排 (Expansion Bus)、及區域匯流排(Local Bus)等。匯流排之 傳輸能力取決於匯流排之頻寬,匯流排之頻寬=匯流排寬 φ 度(Bus Width)x工作頻率。工作頻率亦有人稱之為匯流排 速度(Bus Speed)。舉例來說,若匯流排寬度為8bit或 16bit,即表示匯流排一次可傳輸8bit或16bit的資料。而 工作頻率係以時脈為運作單位,所以如果工作頻率為 100MHz,而匯流排寬度為8bit,代表資料能以每秒100MB 的速度傳輸。同樣地,若匯流排寬度為16bit,則代表資料 能以每秒200MB的速度傳輸。 然而,在開機程序中,一般處理器係以較低的工作頻 率及較低的匯流排寬度傳輸資料,若欲提高匯流排之工作 6 、1316662
三達編號:TW2438PA 頻率及匯流排寬度’則電腦系統需要增加信號線來傳送控 制信號以改變匯流排之工作頻率及匯流排寬度。當信號線 增加時,容易造成信號線彼此間的電磁干擾。且信號線的 增加,將造成信號線電路佈局(Layout)於印刷電路板 (Printed Circuit Board,PCB)上時,其佈局的困難度的提 高。 【發明内容】 有鑑於此’本發明的目的就是在提供一種電腦系統及 超傳輸匯流排之控制方法。將電腦系統中之中央處理器、 北橋及系統管理控制器分別電性連接至同一條電源管理 信號線。系統管理控制器藉由電源f理信號線將電源管理 信號輸出至北橋及中央處理器,使得超傳輸匯流排由第一 工糊率改變至第二工作頻率,且由第—匯流排寬度改變 至弟二匯流排寬度。進而達到超傳輸匯流排最佳化的目 ,據本發明的第—個目的,提出—種電腦系統。電腦 系^括系統管理控制器、北橋、超傳輸匯流排、中央處 源管理信號線。北橋與系統管理控制器係透過超 排電性連接。而中央處理器係與北橋電性連接, 支援超傳輸匯流排。系統f理控制器係 北橋,使超傳輸匯流排由第 處理為及 率,且超傳輸匯流排由^ & $一工作頻 併田弟匯流排寬度改變至第二匯流排 7 ,'1316662
-· 二達編號:TW2438PA 寬度。 根據本發明的第二個目的,提出一種超傳輸匯流排之 電源管理方法。超傳輸匯流排之電源管理方法係用於—電 腦系統,而電腦系統包括系統管理控制器、北橋、超傳輪 匯流排及中央處理器。中央處理器與北橋電性連接且中央 處理器係不支援超傳輸匯流排技術。而北橋與系統管理控 制器係透過超傳輸匯流排電性連接。 _ 超傳輸匯流排之電源管理方法包括如下步驟:首先, 提供一電源管理信號線。接著,系統管理控制器致能電源 管理信號。最後,經由電源管理信號線將電源管理信號輸 .出至中央處理器及北橋,使超傳輸匯流排由第一工作頻率 改變至第二工作頻率,且超傳輸匯流排由第一匯流排寬度 改變至第二匯流排寬度。 又 為讓本發明之上述目的、特徵、和優點能更明顯易 ^ 下文特舉一較佳實施例,並配合所附圖式,作詳细說 i 明如下: ^ ^ 【實施方式】 超傳輸匯流排(Hyper-Transport bus)於開機時,係以規 定之第—工作頻率及第一匯流排寬度來傳輸資料;若欲提 向超傳輪匯流排之工作頻率及匯流排寬度,則系統管理控 制器需輪出一個信號至北橋,信號以發出後隨即復原的狀 〜呈現’並在信號復原時使超傳輸匯流排根據系統管理控 制器中暫存器之設定值,來以第二工作頻率及第二匯流排 8 '1316662
-. Ξ達編號:TW2438PA 寬度來重新傳輸資料。 由於系統管理控制器在中央處理器進入省電狀態C3 時會將電源管理信號發出,因此可藉由將電源管理信號同 時輪出至北橋及中央處理器,並於一段預定時間過後令系 統管理控制器復原電源管理信號,如此一來,超傳輸匯流 排即能由第一工作頻率提高至第二工作頻率,且由第一匯 流排寬度改變至第二匯流排寬度,進而讓超傳輸匯流排之 φ 資料傳輸達到最佳化的目的。 請參照第1圖’其繪示為依照本發明一較佳實施例的 一種電腦系統之方塊圖。電腦系統20包括中央處理器 210、北橋220、系統管理控制器(System Management Controller ’ SMC)230、電源管理信號線240、主匯流排(Host Bus)25〇 及超傳輸匯流排(Hyper Transport Bus)260 ;其中, 系統管理控制器230例如是南橋,電源管理信號線24〇則 用以傳輸電源管理信號’電源管理信號包含睡眠信號Slp • #。中央處理器210係不支援超傳輸匯流排,例如為英特 爾P4系列(Intel P4)、超微K7系列(AMD κ乃或賽揚系列 (Celeron)。 由於英特爾奔騰系列、超微K7系列或賽揚系列等中 央處理器之規格係不支援超傳輸匯流排架構,因此於本實 施例中’主匯流排250即為非超傳輸匯流排。 於電腦系統20中,中央處理器210與北橋220之間 的主匯流排250為非超傳輪匯流排,而北橋22〇與系統管 理控制器、230係以超傳輪匯流排26〇傳輸資料,此架構係 , 1316662
. 三達編號:TW2438PA 為先前技術所未使用。 、中央處理器210及北橋220分別與主匯流排25〇電性 連接,以藉由主匯流排250互相傳輸資料。北橋22〇及系 統官理控制器230則分別與超傳輪匯流排26〇電性連接’,、 以於資料傳輪狀態下藉由超傳輸匯流排260傳輪資料。電 源管理信號線240係用以電性連接至中央處理器21〇、北 橋220及系統管理控制器230。 鲁進一步來說,北橋220更包括第一暫存器222,系統 管理控制器230更包括第二暫存器232、計時器234及電 源管理暫存器236。計時器234例如為自動;復計時器 (Auto Resume Timer) ’且計時器234用以計時一預定時 間。而第一暫存器222、第二暫存器232及電源管理暫= 器236係用以儲存一設定值。 電腦系統20於開機時,超傳輸匯流排260係以第— 工作頻率及第一匯流排寬度傳輸資料,第一工作頻率例如 _ 為200MHz ’而弟一匯流排見度例如為gbit。 當欲提局超傳輸匯流排260之工作頻率及匯流排寬 度時,電腦系統20將更改第一暫存器222及第二暫存器 232中之設定值。並透過作業系統驅動系統管理控制器23〇 §賣取電源管理暫存器 236(Power Management I/O Register, PMIO Register),以發出(Assert)睡眠信號 SLP#,同時, 計時器234將開始計時。 系統管理控制器2 3 0將睡眠信號S L p #輸出至中央處 理器210及北橋220後’中央處理器210之工作狀態會自 1316662
號:TW2438PA 正常狀態CO改變至最低之省電狀態C3,以 器210所耗費之電力。雷 中央地理 、心电刀而屯恥糸統20於電源管理信號發 =後’將隨之中斷(dise_eet)超傳輸匯流排匯流排% 先之資料傳輪狀態。 μ 當計時器234計時到一預定時間後,系統管理控制器 230即不發出(De_assert)睡眠信號SLp#,使得中央處理 器21〇於電源管理信號不發出後,超傳輸匯流排匯流排細 將回復原先之資料傳輸狀態,並根據第一 二暫存器⑽中更改後之設定值,以第二工作;;率 匯流排寬度傳輸資料,即自省電狀態C3 _正常狀態 以執行各項工作。其中,第二工作頻率例如為 400MHz、600MHz、800Mh 或 1GHz,而第二匯产 例如為16bit。讓超傳輸匯流排鳩以更高i作^率及= 流排寬度傳輸資料’以達到超傳輸匯流排_最佳化的目 的。 ,參照\2®,讀示為依照本㈣—較佳實施例的 種超傳輸匯流排之㈣方法之流程圖。超
控制方法包括如下步驟:首先如步驟 …L ^ w a 1 υ所不,描供雷源 官理信號線240 (電源管理信號線24 線 #),並將電源管理信號線240與中來由如為U虎線SLP 220及系統管理控制器23G電性連接。、々理11 21°、北橋 之後如步驟320所示,系統管理 管理信號線240發出電源管理信號至;為230經由電源 橋220,中斷(disconnect)超傳輸匯流拆、處理益210及北 1排26〇原先之資料傳 '1316662
*' Ξ達編號:TW2438PA 輪狀態。 最後如步驟330所示,系統管理控制器230不發出電 源管理信號,使超傳輸匯流排260由第一工作頻率改變至 第二工作頻率,且超傳輸匯流排260由第一匯流排寬度改 變至第二匯流排寬度。 請參照第3圖,其繪示為使超傳輸匯流排達最佳化之 細部流程圖。使超傳輸匯流排260達最佳化之細部流程包 _ 括如下步驟: 首先如步驟410所示,於第一暫存器222及第二暫存 器232分別設定超傳輸匯流排260之第二工作頻率及第二 匯流排寬度,第二工作頻率例如為1GHz,第二匯流排寬 度例如為16bit。 接著如步驟420所示,關聯計時器234與中央處理器 210之工作狀態。例如致能系統管理控制器230中之自動 回復計時暫存器(Auto Resume Timer Register),使得中央 •處理器210改變至省電狀態C3時,計時器234即對應開 始計時。 接著如步驟430所示,使中央處理器210改變至省電 狀態C3 ’例如咼等組態管理介面(Advanced Configuration & Power Interface,ACPI)規範當讀取電源管理輸入輸出 (Power Management I/O)暫存器時,中央處理器21〇即對應 改變至省電狀態C3。 接著如步驟440所示,中斷(disconnect)超傳輸匯流排 260原先之資料傳輸狀態’且計時器開始計時。由於 12 .1316662
. 三達編號:TW2438PA 系統管理控制器230將電源管理信號發出,並輸出至北橋 220及中央處理器210’因此,中央處理器210改變至省 電狀態C3時,超傳輸匯流排匯流排260之資料傳輪狀,熊 被中斷。 接者如步驟4 5 0所不’當計時器2 3 4計時到一預定時 間後’系統管理控制器230即不發出電源管理信號。 接著如步驟460所示,中央處理器210自省電狀態 φ C3回到正常狀態C0,且超傳輸匯流排260以第二工作頻 率及第二匯流排寬度進行資料傳輸。 就電腦系統中對於北橋及南橋(Southbridge)的匯流排 (BUS)而言,由於連接北橋及南橋之匯流排頻寬取決於外 部的周邊裝置,周邊裝置例如為鍵盤、滑鼠、軟碟、硬碟 及印表機等。隨著高速的I/O周邊裝置陸續成為電腦系統 的標準配備,例如Serial-ATA、通用序列匯流排(Universal Serial Bus,USB)及火線(IEEE1394 或 Firewire)等,使得舊 • 有之匯流排規格顯然已不敷使用。因此,業界提出一種超 傳輸匯流排(Hyper Transport Bus)作為北橋及南橋之間的 資料傳輸,以使北橋與南橋之間可更快速的傳輸資料。 超傳輸匯流排規範是由超微(AMD)所提出,其特點是 在各積體電路間點採用對點的高速互連,並在連接兩個晶 片時採用兩個單向連接(發送與接受),並於連接多個元件 時採用菊花鏈(daisy chain)連接,因此可無限制的增加 功能模組。 13 .1316662
. 三達編號·· TW2438PA 超傳輸匯流排具有4位元、8位元、16位元及32位 元頻寬的高速序列連接功能,可變更各引腳的的同步時鐘 頻率,並提供每秒12.8GB的頻寬,亦可根據需要和電腦 系統的處理能力選擇最高傳輸速度,因此可在成本與速度 之間取得平衡。 需要說明的是,超傳輸匯流排並不是僅僅局限於南橋 和北橋之間的傳輸方式,而是適用於電腦系統中的任何模 _ 組間信號傳輸。超傳輸匯流排主要是針對記憶體控制器、 硬碟控制器以及PCI匯流排控制器這些高頻寬設備需要而 研發的技術。超傳輸匯流排將隨著傳輸設備的不同,而調 - 節其工作頻率與位元寬度。超傳輸匯流排可以實現雙倍的 資料傳輸速率。請參照下表1,其繪示為超傳輸匯流排於 400MHz及800Mhz下之資料傳輸速率。 400MHz超傳輸匯流排 雙向4bit模式 0.8GB/S 雙向8Μΐ模式 1.6GB/S 800MHz超傳輸匯流排 雙向8bit模式 3.2GB/S 雙向16bit模式 6.4GB/S 雙向32Μΐ模式 12. 8 表1 14 .1316662
. 三達編號:TW2438PA 本發明上述實施例所揭露之電腦系統及其超傳輸匯 流排之控制方法,系統管理控制器藉由電源管理信號線與 北橋及中央處理器電性連接,以將電源管理信號輸出至北 橋及中央處理器。當系統管理控制器欲使中央處理器進入 省電電源狀態時,同時中斷超傳輸匯流排的資料傳輸狀 態,並於一段預定時間過後,以更高的工作頻率及匯流排 寬度重新傳輸資料,以達到超傳輸匯流排最佳化的目的。 $ 此外,由於同一條電源管理信號線與北橋及中央處理 器電性連接,因此,將避免不同電源管理信號線彼此將的 電磁干擾。 另外,由於北橋及中央處理器藉由同一條電源管理信 號線來接收電源管理信號,因此,當電源管理信號線電路 佈局(Layout)於印刷電路板(Printed Circuit Board,PCB)上 時,其困難度將隨之將低。 同樣地,由於同一條電源管理信號線與北橋及中央處 φ 理器電性連接,因此,系統管理控制器之接腳數將對應地 減少,使得系統管理控制器的體積將對應減少。 綜上所述,雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 本發明之精神和範圍内,當可作各種之更動與潤_,因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 15 1316662
三達編號:TW2438PA 【圖式簡單說明】 第1圖繪示為依照本發明一較佳實施例的一種電腦 系統之方塊圖。 第2圖繪示為依照本發明一較佳實施例的一種超傳 輸匯流排之控制方法之流程圖。 第3圖繪示為使超傳輸匯流排達最佳化之細部流程 圖。 【主要元件符號說明】 20 .電腦糸統 210 :中央處理器 220 :北橋 222 :第一暫存器 230 :系統管理控制器 232 :第二暫存器 φ 234 :計時器 236 :電源管理暫存器 240 :電源管理信號線 250 :主匯流排 260 :超傳輸匯流排 16

Claims (1)

  1. '1316662 二達編號:TW2438PA 十、申請專利範圍: 1· 一種電腦系統,包括: 一系統管理控制器(System Management Controller, SMC); 一北橋(Northbridge); —超傳輸匯流排(Hyper Transport Bus),該北橋與該 系統管理控制器係透過該超傳輸匯流排電性連接;
    一中央處理器(Central Processing Unit,CPU),該中 央處理器係與該北橋電性連接,且該中央處理器並不^ 超傳輪匯流排;以及 一電源管理信號線,該系統管理控制器係透過該 管理信號線輸出一電源管理信號至該中央處理p ^源 橋,使該超傳輸匯流排由一第一工作頻率改變至一第〆北 作頻率’且該超傳輸匯流排由一第一匯由工 Width)改變至一第二匯流排寬度。 又(Bus 2.如申請專利範圍第丨項所述之 系統管理控制器係發出(AsSert)該電源管理信號吏=中該 =理為自-工作電源狀態進人—省電電源狀態,並=央 傳輪匯流排中斷(disconnect)資料傳輸狀熊。 一超 3.如申清專利辄圍第3項所述之電腦系統, 该糸統管理控制器不發出(De_As 、中备 超傳輸匯流排回復資料傳輪狀態,且該超該 疒工作頻率改變至該第二工作頻率,且該超傳該 由該第一匯流排寬度改變至該第二匯流排寬度。,匚机排 17 •1316662 三達編號:TW2438PA 4. 如申請專利範圍第3項所述之電腦系統,其中該 電源管理控制器更包括一計時器,該計時器用以計時—預 定時間,該系統管理控制器於該預定時間後不發出該電源 管理信號。 5. 如申請專利範圍第1項所述之電腦系統,其中該 電源官理信號線係為信號線SLP#。 6. 如申請專利範圍第1項所述之電腦系統,其中該 工作電源狀態係為電源狀態C〇。 7. 如申請專利範圍第丨項所述之電腦系統,其中該 省電電源狀態係為電源狀態C3。 ^ 8.如申請專利範圍第1項所述之電腦系統,其中該 第—工作頻率大於該第一工作頻率,且該第二匯流排 大於該第一匯流排寬度。 、又 9.如申請專利範圍第丨項所述之電腦系統,其 中央處理器係為奔騰處理器。 中央二亡專利範圍第1項所述之電腦系統,其中該 τ央處理态係為K7處理器。 中j理^請專利範圍第1項所述之電腦系統,其中該 、处里。0、係為赛揚處理器(Celeron)。 统,==超傳輸難排之控制方法,仙於—電腦系 連接且不支二處理器係與該北橋電性 ,不支k超傳輸匯流排,該北橋與該系統管理 糸透過該超傳輸匯流排電性連接,該電源管财法包括口. 18 .1316662 _ 三達編號:TW2438PA 18. 如申請專利範圍第12項所述之控制方法,其中 該中央處理器係為奔騰處理器。 19. 如申請專利範圍第12項所述之控制方法,其中 該中央處理器係為K7處理器。 20. 如申請專利範圍第12項所述之控制方法,其中 該中央處理器係為賽揚處理器(Celeron)。
    20
TW095111045A 2006-03-29 2006-03-29 Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof TWI316662B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095111045A TWI316662B (en) 2006-03-29 2006-03-29 Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof
US11/681,917 US7747883B2 (en) 2006-03-29 2007-03-05 Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095111045A TWI316662B (en) 2006-03-29 2006-03-29 Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof

Publications (2)

Publication Number Publication Date
TW200736921A TW200736921A (en) 2007-10-01
TWI316662B true TWI316662B (en) 2009-11-01

Family

ID=38560894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095111045A TWI316662B (en) 2006-03-29 2006-03-29 Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof

Country Status (2)

Country Link
US (1) US7747883B2 (zh)
TW (1) TWI316662B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411924B (zh) * 2007-11-27 2013-10-11 Inventec Corp 多處理器系統及切換cpu方法
TW201423409A (zh) * 2012-12-06 2014-06-16 Hon Hai Prec Ind Co Ltd 板卡管理裝置及使用其的板卡管理系統和控制卡
CN104579605B (zh) * 2013-10-23 2018-04-10 华为技术有限公司 一种数据传输方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076674B2 (en) * 2001-12-19 2006-07-11 Hewlett-Packard Development Company L.P. Portable computer having dual clock mode
FI115562B (fi) * 2002-03-27 2005-05-31 Nokia Corp Menetelmä ja järjestelmä tehonkulutuksen määrittämiseksi elektroniikkalaitteen yhteydessä ja elektroniikkalaite
TWI240206B (en) * 2003-10-31 2005-09-21 Via Tech Inc Power management for processor and optimization method for bus
TWI242133B (en) * 2003-12-02 2005-10-21 Via Tech Inc Interrupt signal control method
US7487371B2 (en) * 2005-12-16 2009-02-03 Nvidia Corporation Data path controller with integrated power management to manage power consumption of a computing device and its components

Also Published As

Publication number Publication date
TW200736921A (en) 2007-10-01
US7747883B2 (en) 2010-06-29
US20070234082A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
EP3913489A1 (en) Link layer-phy interface adapter
CN106209695B (zh) 给加载/存储通信协议提供低功率物理单元
US8312299B2 (en) Method and apparatus for dynamic power management control using serial bus management protocols
US7146510B1 (en) Use of a signal line to adjust width and/or frequency of a communication link during system operation
CN106970886B (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
JP3636157B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
CN112597089A (zh) 使用消息总线接口的phy重新校准
US20140281753A1 (en) Systems, Apparatuses, and Methods for Handling Timeouts
US8015426B2 (en) System and method for providing voltage power gating
US8339869B2 (en) Semiconductor device and data processor
JP2017525200A (ja) リンクレイヤ/物理レイヤ(phy)シリアルインターフェース
US20080177912A1 (en) Semiconductor integrated circuit and data processing system
US20050091564A1 (en) Data transfer control device, electronic instrument, and data transfer control method
TWI316662B (en) Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof
WO2017171997A1 (en) A method, apparatus and system for communicating between multiple protocols
TW202241110A (zh) PCIe介面和介面系統
US10331592B2 (en) Communication apparatus with direct control and associated methods
TWI247994B (en) Main-board and control method thereof
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
CN211375594U (zh) 一种基于sw421处理器的接口扩展机构
TWI683254B (zh) 伺服器節電系統及其節電方法
TWI297428B (en) Computer system and power management method thereof
CN100390708C (zh) 非支持超传输处理器的计算机系统及超传输总线控制方法
TW442721B (en) Adaptive power-down clock control
JP2008287558A (ja) 半導体装置及びマイクロコンピュータ