TWI290426B

TWI290426B - Encryption processing circuit

Info

Publication number: TWI290426B
Application number: TW095103544A
Authority: TW
Inventors: Akira Iketani; Shizuka Ishimura; Kazumasa Chigira
Original assignee: Sanyo Electric Co
Priority date: 2005-02-03
Filing date: 2006-01-27
Publication date: 2007-11-21
Also published as: US20060171532A1; TW200629853A; KR20060089155A; KR100828272B1

Description

1290426 九、發明說明：【發明所屬之技術領域】本發明涉及公共密鑰塊加密方式所採用的密输處理電路0 【先前技術】近年來，像無鑰匙進入系統那樣通過無線電等通信機構收發資料的技術在廣泛實行。在無鑰匙進入系統的情況下，以資料不會被第三者非法解讀的方式，對資料進行加密後進行收發

雖然資料的加密方式多種多樣，但是希望採用DES (Data Encryption Standard)或 AES ( Advanced Edncryption 15

Standard)等標準規格。在這些標準規格的加密方式的情況下，非法解讀的風險的計算容易，是因為可以基於該風險來計算非法解讀的情況下的保險金。相反，在採用標準規才。，外的獨特規格等的加密方式的情況下，難以計算非解讀的風險，-般多為保險金變高。彳料八的MS或AES等公共密鑰塊加密方式中，將資置；二拖2塊，按每個塊進行轉置或替換等處理。兮榦之對應表預先存儲在_中=::=的對應的輪入資料對應的如資料便可以實^應表求出與所提供 =，1:特_4-12_ -二==;=情::，重複 ‘、、、寺，故處理負荷高， 20 1290426 ’肖耗功率大。因此，若在無输匙進入系統中採用由軟體實現轉置或替換的公共密鑰塊加密方式，則存在以下問題：使用者進行上鎖·開鎖的操作的子機的電池消耗加快。並且，在無鑰匙進入系統中，為了使對於上鎖或開鎖的操作的回應（response)良好，需要使加密以及解密的處理速度提高。

【發明内容】本發明就是鑒於上述問題而進行的，其目的在於提供 1〇 —，以低消耗功率且高速地進行公共密鑰塊加密方式中的加密以及解密的處理的密鑰處理電路。、/為了只現上述目的，本發明的密鑰處理電路，是一種進行基於每位元的對應規則重新排列多位元輸入資料後輸出的公共铪鑰塊加密方式的轉置處理的密鑰處理電路， υ其中可以具備··資料登錄部，其接收上述多位元輸入資料， Ϊ具妾收的上述多位元輸入資料並列輸出的輸出皐，貝枓輸出部，其具有並列輸入多位資料的輸入淳，並將向上述輸入埠輪入的上述多位資料輸出；和轉置部，直基t上述母位元的對應規則，將上述輸出埠和上述輸入埠二，本發明的密鑰處理電路，是一種進行基於對應規：輸入資料變換後輸出的、公共密鑰塊加密方式的：換处理的密鑰處理電路，其中可以具備：資料登錄 4 〃接收上述讀元輸人資料，並具有將所接收的上述 6 !29〇426 多位元輸人資料並顺出的輪料；賴部， ^對應賴、將從上述資料登錄部並顺㈣錢;位元輸入資料變換後輸出的邏輯電路；和輸”料部，其具有 :從上述替換部輸出的多位資料並列輸入的輸入埠，並將向上述輸入埠輸入的上述多位資料輸出。另外，本發明的密鑰處理二==輸出的、公共密鑰塊加密方式的替換處理的讀處理桃，妓狀上職人:#料、和指示上述輸入貧料的重新排列的選擇資料，並將基於上述選擇資料重上述輸人料後㈣料，基於規定㈣應規則變換後輸出。在進行公共密鑰塊加密方式的替換處理的密餘處理電 ^中’不修正硬體，便可對替換處理中的輸人㈣和輸出資料的對應規則進行變更，故可以提高安全性。 15

【實施方式】 ===整體構成==== a第-圖為表示作為採用本發明的密輪處理電路的一實二行^車鎖的上鎖.開鎖的無鑰匙進人系統1的正體構成的圖。無鑰匙進人祕1構成為包含可檇式的子和搭載在汽車等上的母機3。子機2被設置在例如插入八的門，或轉向鎖（steenngl〇ck)的輪匙孔中的输匙的方向盤=等中。並且’母機3被設置在汽車側。子機2備有電池！卜操作開關12、資料處理電路13 7 20 !29〇426 以及收發電路14。電、、也供給需-要的功率。操仙，於向子機2的各部分的動作開鎖的#匕干Μ μ '、 f 2為接收來自使用者的上開鎖的和不的開關。f料處刊上鎖· 所需要的認證用的資料的仃上鎖·開鎖之際處理電路13㈣14是將從資料大後_磁波送1的|_類_，對其進行放收從母機3卽的t 收發電路14還可以接處理電路！3輸入。另外作^其變換成數位資料後向資料路電路21、收發電路22以及驅動電貞；’、理電路21基於從子機2減 f認證處理等。收發電路22是接收從子機2送== ;將其艾換成數位資料後向資料處理電路Μ輸入的❿ 路並且收發電路22還可以將從資料處理電路2 15 的數位資料變換成舰㈣，對其進行放大後作為電磁波达出。驅動電路23 I向使汽車的鎖上鎖·開鎖的鎖機構動作的執行元件24發送軸信號的電路。另外，從汽車的蓄電池25向母機3的各部分21〜23供給功率。一負料處理電路的構成==== 第二圖為表示資料處理電路13的構成的圖。資料處理 2〇電路 13 備有：CPU51A、RAM (Rand〇m 心觀 Me贿y，隨機存取記憶體）52A、EEPROM (Electrically Erasable Programmable Memory，電可擦可編程唯讀記憶體）53A、亂數生成電路54A、密鑰處理電路55A以及輸入輸出埠 56A。並且，各個部分51A〜56A通過匯流排57A可相互通 1290426 信地連接。 CPU51A對資料處理電路13的整體進行控制。在 RAM52A中，存儲CPU51A使用的作業用資料等。 EEPROM53A是可改寫的非易失性記憶體，存儲著程式或保存用的資料等。亂數生成電路54A是生成加密處理中採用的偽亂數或者物理亂數的電路。密鑰處理電路55A是進行在公共密鑰塊加密方式中的轉置或者替換的處理的電路。輸入輸出埠56A是用於與存在於資料處理電路13外部的刼作開關12或收發電路14等進行資料的收發的介面。另外，在本實施方式中，採用DES (Data Encryption ^andard)來作為公共密鑰塊加密方式。在這樣的資料處理，路13中，通過程式的執行或密鑰處理電路55a的控制專進行DES的加欲或解密的處理。而且，資料處理 15 20 21也是同樣的構成，備有：cpU51B、RAM52b、 EPROM53B、亂數生成電路54B、密餘處理電路$犯、輸入輸出琿5紐以及使各部分51B〜56B可相互通信地接的匯流排57B。 ===通信順序=== 第三圖為表示無鑰匙進入系統丨的子機2和母機3之順序的流程圖。首先，通過子機2的操作開關12 木作麵動發送處理（隱）。子機2的資料處理電路母機=^ΕΕΓΓ53Α中的車號（車身號碼）發送給發送來ir(S3〇r的資料處理電路21，待機從子機2 水早唬（S303)，一旦接收從子機2發送來的車號， 9 1290426

EEPROM53B 3的ΐ=Γ；ΓΓ情況下（S304:不行（ng))，母機收接躺發送了不_汽車車號，返回接丄、处理（S303)。若車號一致（S3〇4 ··是（〇 ϋ钭處理電路21採用亂數生成電路 54Β，生成64你，密餘助_)。並且，#料處理電路在EEPR〇M53B t的公共密输κ，DES對納^錯 R0進行加密後發送給子機2 (S306)。了在鑰 =2的資料處理電路13，—旦接收從母機3 ^ 口在麵叫錄RG，麟时财卿奶勒A ^密鑰κ對臨時密鑰ROit行解密（s 的料處理電路U採用亂數生成電路54 接^資密鑰Ri(S3〇8)。並且，資#㈣f成64位，臨時 15 拯跄科處電路13採用從母機3 接收咖時密餘R0，以DES對該臨時密㈣機3 發送給母機3 (S309)。母機3的資 ^^丁加密後，子機2發送來的加密後的臨時密：旦密鑰R0對臨時密鑰R1進行解密（S3l〇)。、'^木用臨時其後，子機2的資料處理電路13 以卿對上鎖·開鎖指示等資訊資讀鑰W，機3 (S311)。母機3的資料處理電路=加:後發送給母機2發送來的加密後的資訊資料，則旦接收從子訊資料進行解密（S312)。並且，次^ ^日可铪鑰111對資資訊資料，例如經由驅動電路23 — 电峪21，基於執仃元件24發送上鎖· 10 20 1290426 開鎖指示信號。機3 2是，在無鑰匙進入系統1中，通過在子機2以及母

亩、-Γί用亂數生成電路54A、54B來生成臨時密鑰，DES $ 〜*以及解密的處理，從而使安全強度提高。 5 二= >DES的加密·解密的處理===

^四圖為表示DES的加密處理的流程的流程圖。DES 、與、口在處理由第丨段至第16段為止的處理構成。首先，通 k初始轉置（Imtial Permutati〇n)，對成為加密對象的64 位元的明文進行重新排列，生成成為第1段的輸入資料的 10左側的32位元（L〇)以及右侧的32位（R0) (S401)。亚且’通過下式（卜2)求出成為第2段的輸人資料的Ll 以及Ri。

Ll=R〇 (1)

Ri = L〇㊉F (R〇，KD (2) 15 在此，Kl為由64位公共密鑰生成的密鑰。首先，通過縮減型轉置（permute(jQioicel :以後稱作“pci轉置’’）將64位的公共密鑰變換成56位，生成左側的28位（C〇) 以及右侧的28位（D〇) (S402)。進而，對於c〇以及D〇進行左旋轉移動，生成Ci以及Di (S403，S404)。並且， 2〇通過縮減型轉置（permuted ··以後稱作“pC2轉置）將ci以及D!變換成48位，從而得到κ! (S405)。並且，通過使Cl以及Di進一步左旋轉移動，並進行pC2 轉置，從而可以生成在第2段以後採用的密鑰κ2〜Κΐ6。如此求出的以及Rl成為第2段的輸入資料，重複執 11 !29〇426 行處理直到第16段為止。即，Ln以及Rn由下式（3，4) 求出。

Ln=Rn'i (3)

Rn = Ln-1 ㊉F (Rn—i，κη—0 (4) 、並且，通過對於作為第16段的輸出資料的l16以及Rl6 進行隶終轉置（Inverse Initial Permutation)，從而可以得到將明文加密後的加密文（S406)。第五圖為表示F函數（F (R，K))的處理的流程的圖。首先，通過放大型轉置將32位元的資料R變換成48 位元，生成R’（S501)。接著，將通過按每位對R，與48 位的密鑰K進行異或而得到的48位元的資料，按每6位元進行分割，向S1〜S8的S — BOX輸入。並且，通過對從各 BOX輸出的4位進行合併而構成的32位元的資料進行轉置而重新排列後的資料變成F函數的輸出資料（85〇2)。 15 苐六圖為表示DES的解密的處理的流程的流程圖。 DES的解密處理與加密處理同樣由第丨段至第16段為止的處理構成。首先，通過初始轉置對成為解密對象的64位元的加密文進行重新排列，生成成為第丨段的輸入資料的左側的32位元（R16)以及右側的32位（l16) (S601)。並且，通過下式（5)以及（6)求出成為第2段的輸入資料的Ri5以及L15。 (5) (6) 16

Rl5 = L L15 = R16㊉F (L16，K16) 在此，Κ1ό是由64位的公共密鑰生成的密鑰，首先， 12 20 Ϊ290426 過PCI轉置將64 >(立的公共密鍮變換成56位，生成左侧、、28位（c16)以及右側的28位（〇16) (S6〇2)。並且，

7過PC2轉置將。以及D16變換成48位，得到Kl6 603)。通過將Cb以及Da右旋轉移動，並進行pc2 置，從而可以生成第2段以後採用的密錄K15〜K卜如此求出的Rls以及Lis變成第2段的輸入資料，重複仃處理直到第16段為止。即Rn以及Ln，成為通過下式 (7)以及（8)而被求出。

Rn-1 = Ln ( 7 )

Ln—1 = Rn㊉F (Ln，κη) (8)

15 D〇 = D 亚且’通過對作為第16段的輸出資料的以及l〇進行最終轉置’從而可轉到對加密文紐_後的明文 (S604)。另外’解密處理中的“、、。、^，盥加密處理中的Ln、Rn、Cn、Dn、&相同。並且n ; 16 ===密鑰處理電路的構成=== …在本實施方式中，第四圖〜第六圖所說明的加密以及解检處理中的轉置·替換處理採用密鑰處理 ^ B來實現。錄處，路似以絲鑰處 A 55 同樣的構成。以後’針對密鑰處理電路55A進^5Β = 七圖為表示録處理電格55A _成的圖。j 5竭:輸:寄存器(資料登錄部)61、轉置.二= 路輸出緩衝器（貢料輸出部）63、選擇寄存器64、工哭 66以及位址解碼器67。 A Μ ' 13 1290426

〜FF輸：寄存器61是採用多個D型觸發器（以後稱作“D 盘匯冷排t成的64位的寄存器，D~FF的輸人端子D， .二:連接①，的輸出端”(輪 ,5成輸入寄存器6^DsFFf=P62連接。亚且’向構 (WRmn 的日守釦輸入端子，輸入寫入信號輸入寄存器：Γΐ以：t在資料匯流排為8位元的情況下， • 汉為铋用8個8位的寄存器的構成。放大=ΓΓΓΓ初始轉置部71、最终轉置部-、〇 ^6 ^；/7；r#74'P#^75'PC1^* 置部C2轉置部78的8個模組。轉資料進行轉置或者替換處理，^輪入可存益61輸入的 63輸出。吳處理，經由多工器66向輸出緩衝器置部。並且，選擇寄存器64、多工;^當於本發明的轉當於本發明的選擇部。 # “5以及多工器66相輸出緩衝器63是64位的二能缮输M备入端子(輸入槔)上經由多該64位的輸為8位元的情況下，輪出緩衝器二』马抹用8個8位的三態緩衝器的構成。位的;:!存：64是採用多個D，而構成的、例如8 的可存益，D一FF的輸入端子D與匯流排5M的資料匯 1290426 流排連接，D — FF的輸出端子Q與多工器65、66連接。、，且’向構成選擇寄存器64的D_FF的時鐘輸人 = 入信號（WRITE)。向選擇寄存器料中寫入表示選擇轉晋寫替換部62中的哪個模組的選擇資料。多工器6 5擇寄存器64中⑽的選擇資料，將從輸人寄存器61、= 的貧料向該模組輸出。另外，多卫器66，基於從選擇= 器64=出的選擇資料，將㈣模組輸出的缓器63輸出。训田故衝位址解碼☆ 67触赌57A的位址匯流 1〇與由位址匯流排指定的位址相符合的電路。另外，在^ 施方式中’向輸入寄存器61寫入的位址 ^ 63讀出的位址相同。刑货存裔下面針對在資料處理電路13中、採 55A進行轉置或者替換處理的流程進行說明。首；路 15 CPU51A向㈣匯流排輸出選擇寄存器匯流排輸出表示轉置.替換部62的所希望_的^二料，通過輸出寫入信號（WRITE) 令、擇貝 :=:t’CPU51A向位址匯流排輸出輸入寄 2〇入貝枓通過輸出寫入信號（WRITE)，從寄存器61。這樣’輸入到輸入寄存器6二資二、毛由夕工态65而向所希望的模組輸入，的結果經由多工器66向輸出緩衝器63輸出成者曰換處理之後，cPU51A將作為與輸入寄存器61相同的位址的 15 1290426 輸出緩衝器63的位址向位址匯流排輸出，向輸出緩衝器幻輸入讀出信號（READ)。賴，對輸人:#料崎了轉置或者替換處理後的資料便從輸峡衝器63向:#料匯流排輸出。如此，CPU51A僅通過將資料寫入輸入寄存哭61，從輸出緩衝器63讀出資料’便可以進行轉置或者替換處理。 ===轉置·替換部的構成===

接著，對轉置替換部的各模組71 (1)初始轉置〜78的構成進行說明。初始轉置+每位元__ 的圖逵對應規則91表不：例如向初輸入資料的第58位元成為輸出資料的第二元的6二的第50位元成為輸出眘位兀，輸入貝Η 人資^==:64位㈣ 15

20 初始轉置==^_卩71轉成㈣。如圖所示接線。例如，按昭；::和輸出侧，基於對應規則91而4 的方式被接線，按“：二= 則的第1位; 元的方式被接線。gp，、弟4成為輪出側的第2 4 將輸入寄存器61 =轉置部71經由多工器65、66 子基於對應規則91 ^接端子Q與輸出緩衝器63的輸入共 (2)最終轉置第十圖為表示最级一該對應規則92表示· j罝宁母位元的對應規則92的圖。的輸入資料的第40仿列如向最終轉置部72輪入的64位元 70成為輪出資料的第1位元，輸入資 16 1290426 料的第8位元成為輸出資料的第2位元那樣的、64位元的輸入資料與64位元的輸出資料的每位元的對應。

10

一，十一圖為表示最終轉置部72的構成的圖。如圖所不，最終轉置部72的輸入側和輸出側，基於對應規則92 而被接線。例如’按照輸入側的第40位成為輸出側的第i 位元的方式而被接線，按照輸人側的第8位成為輸出侧的第2位70的方式而被接線。即，最終轉置部72經由多工器 65、66 ’將輸入寄存器61的輸出端子Q與輸出緩衝器二的輸入端子基於對應規則92連接。 (3)放大型轉置第十二圖為表示放大型轉置中每位元的對應規則93的圖。該對應規則93表示：例如向放大型轉置部73輸入的 32位το的輸入資料的第32位元成為輸出資料的第1位元，輸入資料的第1位元成為輸出資料的第2位元這樣的、32 位元的輸入資料與48位元的輸出資料的每位元的對應。而且，在放大型轉置中，由於將32位元的輸入資料放大成48 位爾出資料’因此輸入資料中的16位元，被輸出貧料的2位元。例如，輸人資料的每i位^，被輸輸出資料的第2位元以及第48位的2位。第十三圖為表示放大型轉置部73的構成賴。如圖所示，放大型轉置部73 &輸入側和輸出側，基於對應規則％而被接線。例如，按照輸入側的第32位成為輸出側的第i 位7L的方式而被接線，按照輪人_第丨位成為輸出側的第2位元的方式而被接線。即，放大型轉置部73經由多工 17 20 1290426 器 65、幻 · 66，將輸入寄存器61的輸出端子Q與輸出緩衝器的輪入端子基於對應規則93連接。

(4) S-BOX 厂第十四圖為表示S —BOX部74的構成的圖。如圖所八S 部74由S1〜S8構成，自48位元的輸入資料勺開碩起’每隔6位元而分割的資料被輸入到S1〜S8。並、’例如在S1中，基於對應規則將6位元的輸入資料變換成4位7^後輸出。同樣地，即使在S2〜S8中，基於各自的對應，則也能將6位元的輸入資料變換成4位元後輪出。 15 第十五圖為表示S —BOX (S1)的對應規則94的圖。一该，應規則94中，向S1輸入的6位元的輸入資料的第i 行轉第6行（B1.B6)成為行，輸入資料的第2位元至第5 :(B2〜B5)成為列，在其交差處存在的f料成為輸出資料。例如，輸入資料“110000”被輸入到S卜這種情況下、，胸6，成為“1()，，，第3行被選擇。並且„成為 1000 ’將其由十進絲示後的第8顺選擇。這樣， 1111 =輸出。同樣地，對於S2〜S8也制定對應規則。一十六圖為表示S_B0X部74❸S1的構成的圖。如圖所了 S1備有·選擇11 95、置換電路96以及選擇電路 9^7並且&置si〜S8公共採用的選擇寄存器98。而且，選擇器95以及置換電路96相當於本發明㈣換電路。 ^經由電路97向選擇器95輸人B1以及B6。依據心入：、不對應規則94的哪行被選擇的信號向置換電 18 20 1290426 路96輸出。在置換電路％中，構成將犯〜扔變換成對應規則94的各行的值的邏輯電路，基於來自選擇器％的信號對B2〜B5進行變換後輸出。，擇寄存器98是採用多個D-FF而構成的、例如8 位的寄存器，D-FF的輸人端子D與匯流排57A的資料匯流排連接，D — FF的輸出端子Q與選擇電路97連接。並且，選擇私路97，依據從選擇寄存器98輸出的選擇資料，可以重新排列向選擇器95輸出的B1和B6。例如，在從選擇寄存器98輸出選擇資料“〇”時，選擇電路97從第丨位元輸出B卜從第2位97b輸出B6。並且，在從選擇寄存哭 98輸出選擇資料“1，，時，選擇電路97從第i位元97a^ 出B6，從第2位97b輸出B卜別 15 即，在上述輸入資料“110000”的情況下，從選擇寄存器98輸出選擇資料“丨，，時，從選擇電路卯向選擇器= 輸入的資料成為01 ，第2行被選擇，第2行第8列的十進位的“1〇”由二進位表示後的“ 1()1G” *輸出。如此，通過使向選擇寄存器98寫人的選擇資料改變，從而可以使S1的對應規則94 改變。另外，即便關於S2〜S8，也與S1同樣地構成。即，由S1〜S8構成的s-B〇x部74可以叫做邏輯電路，盆麵 =多工器65、66，基於S1〜S8的對應規則，對^ 存器61的輪出端子Qji簡出的輪人資料進行變幹出緩衝器63的輸入端子輪出。 ⑽ 並且，在本實施方射，賴為由選擇電路97對最高 19 20 1290426 位元和最低位的2位進行重新排列後向選擇器％輸入，剩餘的4位元向置換電路％輸入的構成’然而s一Β〇χ部 74的構成並非限於此’ ^要是將基於選擇資料對所輸入的 ό位（B1 Β6)重新排列後的資料，基於對應規則變換成4 5 位元的邏輯電路即可。 (Ρ轉置）第十七圖為表示Ρ轉置中每位元的對應規則101的圖。該對應規則101表示：例如向最終轉置部75輸入的32 位元的輸人資料的第16位从為輸出資料的第i位元，輸入資料的第7位械為輸出資料的第2位從樣的、32位凡的輸入讀與32位柄輸出資料的每位元的對應。 15 第十八圖為表示P轉置部75的構成的圖。如圖所示， P轉置部75的輸人側和輸出側’基於對應規則顧而被接線二如’按照輸入側的第16位成為輸出側的第h

St I按照輸入側的第7位成為輸出侧的第2位元的^被接線。即，P轉置部75經由多工器… 入寄存H61的輸《子Q與輪峡㈣ = 於對應規則101連接。刃别八鲕于暴 (6) PC1轉置第十九圖為表示PCI Μ罢士 > , 圖。該對應規則1〇2表示=中=元的對應規則102的 64位元的輸入資料的第5二向：轉则^ 成為輸出貧料的第1位元，輸入貝枓的弟49位兀成為輪出位元的輸人資料與59位元的_ ^㈣、64 妁輸出貧料的每位元的對應。並 20 20 1290426 且，在PC1轉置中，由於將64位元的輸入資料縮位元的輸出資料，因此輸入資料中的8位元不於中輸出資料中。 Μ 第二十圖為表示PC1轉置部76的構成的圖示，PC1轉置部76的輸入側和輸出側，基於對應而被接線。例如’按照輸入侧的第57位成為輸出側的位元的方式而被接線，按照輸入側的第49位第2位元的方式而被接線。即，PC1轉置部％經^ = 65、66，將輸人寄存H 61的輸出端子Q與輪出緩^器二的輸入端子基於對應規則1〇2連接。 (7)旋轉移動第二十-圖為表示旋轉移動中的輸入的對應規則103的圖。即，對應規則表示：m 15 20 位的Co以及28位的D〇左旋轉移動i位而得以及28位的Dl，通過將Q以及仏左旋 8位的C! C2以及D2，通過將c芬動1位而得到、❿將A以及〇2左旋轉移動2 以及D3。如此，在對應規則1〇3巾，表示c 侍到C3 〜D16為止的旋轉數。 1 Ci6以及D! 的各位*輸出資偏欠’㈣移動的處理為輸入資料以口幅二的各位1對1對應，與其他轉晉pm叮以叫做母位元的職朗。他轉置问樣可 - 二十二圖為表示旋轉移動部77的構成Mm =轉移動部77中、由Cq以及Dq生成q H。該圖表 =將輸::的。以及D。分別左旋轉移作及亚向輪出側輪出的方式接線。並且，印使=二 21 l29〇426 以及Do生成(^〜匕6以及d2〜D16的部分，也同樣地構成。即’旋轉移動部77經由多工器65、66，將輸入寄存器61 的輪出端子Q與輸出緩衝器63的輸入端子基於對應規則 • 103連接。 -5 另外，雖然將生成ci〜C16以及Di〜D16的旋轉移動部 77 ’也可按照例如生成以及D!的電路、生成C2以及D2 的電路的方式各自分別構成，但是還可將它們統一而構 φ 成。即，細1轉移動部77還可以按照根據從輸入寄存器61 輸出的C〇以及D〇，一次生成Cl〜Ci6以及Di〜Di6，向輸 ίο出緩衝器63輸出。這時，輸出緩衝器63需要將56位元（7 個位元組）16倍後的112個位元組以上的容量。如此，由於通過-人生成（^〜。丨6以及Di〜Di6，從而由一次處理便可以貫行用於生成密鑰^〜!^6的旋轉移動，故可以使加密以及解密處理的處理速度提高。 15 ( 8 ) PC2 轉置 • 第二十三圖為表示PC2轉置中每位元的對應規則1〇4 的圖。该對應規則1〇4表示，例如按照向pc2轉置部78輪入的56位το的輸入資料的第14位元成為輸出資料的第工位兀，輸入資料的第17位元成為輸出資料的第2位元這樣 20的、56位疋的輸入資料與48位元的輸出資料的每位元的對應。亚且，在PC2轉置中，由於將56位元的輸入資料縮減為48位元的輸出資料，因此輸入資料中的8位元不會被轸出到輸出資料中。％第一十四圖為表示PC2轉置部78的構成的圖。如圖所 22 1290426 示’PC2的轉置部78的輸入側和輸出側，基於對應被接線。例如，按照輸入側的第14位成為輸出側的第元的方式被接線，按照輸人側的第17位成為輪位兀的方式被接線。即，PC2轉置部78經由多工哭乐將輸入寄存器61的輸出端子Q與輸出緩衝器^的子基於對應規則1〇4連接。别入& 以上’針對應用作為本發明的—實施方式的電路55A、55B的無鑰匙進人系統丨作了朗 ^ 密鍮處理電路55A、55B是進行作為公共密上= 斤述’ 的DES的轉置處理的電路，僅通過將需要轉；的二在、方式的輸出緩衝器63中得到轉置後的結二資枓。即，在该密鑰處理電路55A、55B中 =的貝 15 20 體的對應表的參照等處理，便仃土於軟率且高速化執行加密以及解密轉置遍錢消耗功並且，在密鑰處理電路55A、55B中，，置處_初轉置部7卜最 == 轉置4 78 ’成夠以低消耗古部分執行的魅處理。 I 4物由這些各個另外，在密鍮處理電路ΜΑ、％二Π擇此寄=二及，，向所希望的模 w，、用輸入可存器61，從而與按每 23 1290426 寄存器的情況相比較，可以削減部件數 1，可以削减電路整體的消耗功率。丨件數 1、隹此！L密if處理電路55Α、55Β還具備S —職部74，需要替換的輸人資料寫的處理僅通過將規則付到替換後的結果的資料。即^ 55八、別中’未進行基於軟體的對應表二等 ^行賴’且能触低消耗功率且高速雜加密以及^

f且，在本實施方式的密料理電路MAI 灯轉置或者替換的多個模组71〜78，雜使用、裝姐 64以及多工器65、66 ’對所採用的模、组71〜二但也可以單獨構成各模組71〜78。例如 = 僅進行初始轉置的密鑰處理電路。 Ύ構成 15 20 另外，在密鑰處理電路55Α、55Β中，以作為將來自輸入寄存器61的輸出資料部62的電路。作為對資料、^檢出貝枓刀配給轉置.替換乍為對貝枓進仃分配的電路’除多工哭 =可_三態緩衝器。但是，—般與三態緩衝。。5 方從接收輸出的指示至物件資料被輸出=’ 处旦。因此，通過在密鑰處理電路55Α、55Β中^ 、符 ^衝器動作快的多工器65，從而可處理逮度提高。 &从及解密的 —另外，在密鑰處理電路55A、55B中，通過由夕 FF構成的輸入緩衝器61來實現資料登錄部，通^ 24 1290426 態緩衝器構成的輸出緩衝器63來實現資料輸出部，除此以 1 ^料登錄部中還可以使用預先存儲所寫人的資料的記憶體，。但是，在使用記憶體的情況下，需要將所寫入的貢料讀出到轉置·替換部62白勺各模組的動作（時鐘）。因 5此，通過採用本實施方式的密鑰處理電路55A、55B的構成’從而可與向輸入寄存器&寫入資料同時，將轉置或者替換士後的結果的資料向輸出缓衝器63輸入，從輸出緩衝器 63項出該資料。即，能夠削減轉置·替換所需要的時鐘數，以低消耗功率且高速進行加密以及解密。 ίο 另外，在密鑰處理電路55A、55B中，向輸入寄存器 61寫入的位址和從輸出緩衝器幻讀出的位址是相同的。這樣，在進行轉置或者替換之際，由於只要向某位址寫入資料二從該位址讀出資料即可，因此在程式中不需要進行位址k換等的處理，可以削減處理步驟。因此，降低加密以 μ及解密處理中的消耗功率，且使處理速度提高。如此，通過將降低消耗功率、且使處理速度提高的密输處理電路55A、55B應用於無鍮匙進入系統1中，從而 =以抑制子機2的電池U的消耗或母機3的蓄電池25的絲。亚且’因加密以及解密的處理是高速進行的，從而 20可以使上鎖或開鎖等的操作相對的回應提高。另外’密鑰處理電路55A、55B的s — BOX部74，將基於k選擇寄存98輸出的選擇資料對向S1〜S8的各s -BOX輸人的6位元資料進行域顧後的㈣，基於規 &的對應規則變換後輸出。即，在該密祕理電路55A、 25 !29〇426 u?仃基於軟體的處理便可進行替換，能夠以低二178二:速如1"加密以及解密。另外，雖然在特開2004 …ί報中’提出了 —種通過軟體來實現公共密錄 5 式中的替換處理等的方法，然而是將輸入資料與 ^ ^的對應規則固定化了的構成。因此，在這樣的構

則B士莖，^過差分攻擊法或者線形攻擊法等分析其對應規二：若不修正硬體則無法對替換處理中的對應規則進仃义更’ *全性不足。另—方面，在密鑰處理電路 55Α、 ⑺摆次HB0X部74中，通過對存儲在選擇寄存器中的選

貝V行改寫，從而未對硬體進行修正便可對s —BOX 輸入資料與輸出資料的對應規則進行變更，使安全性提Γΐ尤其，在本貫施方式密输處理電路55A、55B的S 部％中，通過基於選擇資料，對6位元的輸入資料土最门位元的4立元以及敢低位的位進行重新排列，從而因 15未對硬體進行修正便可對例如S1中的對應規則94中所選擇的行進行變更，因此使安全性提高。在本只施方式中，雖然就將本發明的密鑰處理電路應用于作為公共密魏加密方式的一種的DES的例子作I說明，然而公共密鑰塊加密方式並非限於DES，即使 2〇 ^ 二重 DES 或 AES ( Advanced Encryption Standard)等的 t共密鑰塊加密方式中，也可根據同樣的構成，未使硬體知正便可對替換處理中的輸入資料與輸出資料的對應規則進行變更，能夠使安全性提高。

另外，在本實施方式中，作為密鑰處理電路55A、55B 26 1290426 的應用例，列舉了無錄匙進入糸統1 ’然而並非限於無输匙進入系統1，還可應用於例如採用1C卡的自動檢票系統或進退室管理系統等、需要資料加密的各種系統中。並且，上述實施方式是用於容易理解本發明的，並非用於對本發明進行限定解釋的。本發明在未脫離其主旨的則提下，可進行變更、改艮，同時本發明還包含其等效物。

27 l29〇426 【圖式簡單說明】第一圖為表示作為採用本發明的密鑰處理電路的一貫 ^方式的、進行汽車鎖的ϋ鎖的無鑰匙夢系統的整 • 體構成的圖。第一圖為表示資料處理電路的構成的圖。 ^第二圖為表示無鑰匙進入系統的子機和母機之間的通 • ^順序的流程圖。第四圖為表示DES的加密處理的流程的流程圖。第五圖為表示F函數（F (R，K))的處理流程的流 10 程圖。第六圖為表示DES的解密處理的流程的流程圖。弟七圖為表示密鎗處理電路的構成的圖。第八圖為表示初始轉置（Initial Permutation)中每位元的對應規則的圖。 15 第九圖為表示初始轉置部的構成的圖。 # 第十圖為表示最終轉置（Inverse Initial permutati〇n) 中每位元的對應規則的圖。第十一圖為表示最終轉置部的構成的圖。第十二圖為表示放大型轉置中每位元的對應規則的 20 圖。第十三圖為表示放大型轉置部的構成的圖。第十四圖為表示S —BOX部的構成的圖。第十五圖為表示S —BOX (S1)中的對應規則的圖。弟十六圖為表示S — BOX部的S1的構成的圖。 28 :290426 第十七圖為表示P轉置中每位元的對應規則的圖。第十八圖為表示P轉置部的構成的圖。第十九圖為表示PCI (Permuted Choicel)轉置中每位 • 元的對應規則的圖。、5 第二十圖為表示PC1轉置部的構成的圖。第二十一圖為表示旋轉移動中的旋轉數的圖。第二十二圖為旋轉移動部的構成的圖。 _ 第二十三圖為表示PC2 (Permuted Choice2)轉置中每位元的對應規則的圖。 10 第二十四圖為表示PC2轉置部的構成的圖。【主要元件符號說明】 1無鑰匙進入系統 2子機 15 3母機 • 11電池 12操作開關 13、 21資料處理電路 14、 22收發電路 2〇 23驅動電路

24執行元件 25蓄電池 51A、51B CPU

52A、52B RAM 29 1290426 53A、53B、53B EEPROM 54A、54B亂數生成電路 55A、55B密鑰處理電路 - 56A、56B輸入輸出璋 _ 5 57A、57B匯流排 61輸入寄存器 62轉置·替換部 • 63輸出緩衝器 64選擇寄存器 ίο 65、66多工器 67位址解碼器 71初始轉置部 72最終轉置部 73放大型轉置部 is 74 SBOX 部 φ 75 P轉置部 76PC1轉置部 77旋轉移動部 78PC2轉置部 2〇 95選擇器 96置換電路 97選擇電路 98選擇寄存器。 30

Claims

1290426 、申請專利範圍： F 錄f里祕，其騎基騎位_對應規則 ==二ΓΓ新排列後輸出的、公共密鍮塊加名方式的轉置處理，其特徵在於，具備：資料登錄部’其接收所述多位元輸入資料所接收的所述多位元輸入資料並列輸出的輸出埠./、 "資料輸出部，其具有將多位資料並列輸入的輸並將向所述輸入埠輸入的所述多位資料輸出；和埠和=進=所述每位元的對應規則’對所繼特徵i於依射請專利範31第1項所述的密鑰處理電路，其所述公共密鑰塊加密方式為DES , 所述輸入資料為初始轉置中的輸入資料， 15 對應=躲元崎應_，柄軸始料中每位元的特徵據申明專利範圍第1項所述的密械理電路，其所述公共錄塊加財式為DES， ==規:轉r— 對應規則。、、’相述最終轉4巾每位元的 4、依據申請專利範圚筮特徵在於，項所述的密鑰處理電路，其所述公共錄塊㈣以為卿， 31 20 1290426 所述輸入資料為F函數的放大变轉置中的輸入資料，所述每位元的對應規則，為所述F函數的放大型轉置中每位元的對應規則。 - 5、依據申請專利範圍第丨項所述的密鑰處理電路，其 5 特徵在於，所述公共密鑰塊加密方式為DES，所述輸入資料，為從F函數的S — BOX輸出的資料， • 所述每位元的對應規則為所述F函數的將該輸入資料登錄的轉置中每位元的對應規則。 10 6、依據申請專利範圍第1項所述的密鑰處理電路，其特徵在於，所述公共密鑰塊加密方式為DES，所述輸入資料為向縮減型轉置輸入的公共密鑰，所述每位元的對應規則，為所述縮減型轉置中每位元 15的對應規則。特徵在於 7依據中#專利範圍第丨項所述的密鑰處理電路，其所述公共密鑰塊加密方式為DES， 20 輸入資料， =入資料為縮減型轉置(一—^ 所述每位元的對應規則，的對應規則。 8、依據申請專利範圍第1 特徵在於，為所述縮減型轉置中每位元項所述的密鑰處理電路，其 1290426 所述公共密鑰塊加密方式為DES，所述輸入資料’為通過縮減型轉置（permute(j Choicel ) 對公共密鑰進行轉置而得到的資料，所述每位元的對應規則，為該輸入資料、與向縮減型轉置（Permuted Choice2)輸入的資料的、每位元的對應規則。、 9、依據申請專利範圍第丨項所述的密鑰處理電路，其特徵在於，具備多個所述每位元的對應規則不同的所述轉置部，迴具備選擇部，其接收表示採用所述多個轉置部中的哪個轉置部的選擇資料，將從所述資料登錄部輸出的所述輸入資料向由所述選擇資料所表示的所述轉置部輸入。 10、依據申請專利範圍第9項所述的密鑰處理電路，其特徵在於，所述公共密鑰塊加密方式為DES，所述多個轉置部的所述每位元的對應規則，分別為以下當中的某一個： ’ 初始轉置中每位元的對應規則、最終轉置中每位元的對應規則、 F函數的放大型轉置中每位元的對應規則、將從F函_ S —Β〇χ輸出的简對應_、㈣轉置中母位鈿減型轉置（permuted Ch〇icei )中每位縮減型轉一dCh_2)中每位元的 20 1290426 從所述縮減型轉置（Permuted Choicei)輸出的資料、 ^向所述縮減型轉置（Permuted Choice2)輸入的資料的、每位元的對應規則。 11、依據申請專利範圍第9項所述的密鑰處理電路，，5其特徵在於，立還具備替換部，其是基於對應規則對從所述資料登錄邛並列輸出的所述多位元輸入資料進行變換後向所述資料輸出部的所述輸入埠並列輸出的邏輯電路，所述述擇資料，為表示採用所述多個轉置部或者所述 ίο替換部中的哪個的資料， ^所述選擇部，其將從所述資料登錄部輸出的所述輸入貝料向由所述選擇資料所表示的所述轉置部或者所述替換部輸入。 12、依據申請專利範圍第11項所述的密錄處理電路， 15 其特徵在於，所述公共密鑰塊加密方式為DES，所述多個轉置部的所述每位元的對應規則，分別為以 • 下對應規則中的某一個：初始轉置中每位元的對應規則、 20 最終轉置中每位元的對應規則、 F函數的放大型轉置中每位元的對應規則、將從F函數的S〜b〇X輸出的資料登錄的轉置中每位元的對應規則、細減型轉置（permutedCh〇icel)中每位元的對應規則、 34 1290426 縮減型轉置（Permuted Choice2 )中每位元的對應規則、從所述縮減型轉置（Permuted Choicel)輸出的資料、與向所述縮減型轉置（Permuted Choice2)輸入的資料的、每位元的對應規則， 5 所述替換部的所述對應規則，為向所述s — BOX輸入的資料、和從所述S —BOX輸出的資料的、對應規則。 13、依據申請專利範圍第9項所述的密錄處理電路，其特徵在於，所述選擇部為多工器。 10 M、一種密鑰處理電路，其進行基於對應規則將多位元輸入資料變換後輸出的公共密鑰塊加密方式的替換處理，其特徵在於，具備：貧料登錄部，其接收所述多位元輸入資料，並具有將所接收的所述多位元輸入資料並列輸出的輸出淳； 15 替換部，其是基於所述對應規則、將從所述資料登錄部並列輸出的所述多位元輸入資料變換後輸出的邏輯電路；和資料輸出部，其具有將從所述替換部輸出的多位資料並列輸入的輸入埠，並將向所述輸入埠輸入的所述多位資 20料輸出。 15、依據申請專利範圍第14項所述的密鑰處理電路，其特徵在於，所述公共密鑰塊加密方式為DES，所述輸入資料，為向F函數的s_B〇x輸入的資料， 35 1290426 所述對應規則，為所述輸入資料與從所述S — BOX輸出的資料的對應規則。、 16依據申请專利範圍第1項所述的密输處理電路，其特徵在於， 5 所述貧料登錄部由多個D型觸發器構成，所述輸出埠為該多個D型觸發器的輸出端子，所述賁料輸出部為三態緩衝器。 17、依據申請專利範圍第丨項所述的密输處理電路，其特徵在於， 1〇向所述資料登錄部寫入的位址與從所述資料輸出部讀出的位址是相同的。 Μ、一種岔鑰處理電路，其進行對多位元輸入資料進行變換後輸出的公共密鑰塊加密方式的替換處理，其特徵在於， 15 该密鑰處理電路是邏輯電路，其接收所述輸入資料、和指示所述輸入資料的重新排列的選擇資料，並將基於所述選擇資料而對所述輸入資料進行重新排列後的資料，基於規定的對應規則進行變換後輸出。 19、依據申請專利範圍第18項所述的密鑰處理電路， 2〇其特徵在於，所述公共密鑰塊加密方式為DES，所述規定的對應規則，為向DES的s —Β〇χ輸入的資料與從所述S — BOX輸出的資料的對應規則。 20、依據申請專利範圍第19項所述的密鑰處理電路， 36 1290426 其特徵在於，所述邏輯電路，具備：選擇電路，其基於所述選擇資料，將向所述S —BOX 輸入的所述多位元輸入資料的最高位元的位元以及最低位 5的位重新排列後輸出；和替換電路，其基於所述規定的對應規則，對從所述選擇電路輸出的所述多位元輸入資料的最高位元的位元以及最低位的位、與所述多位元輸入資料的最高位元的位元以及最低位以外的位進行變換後輸出。

37