TWI287709B - Method and apparatus for virtual direct memory access - Google Patents
Method and apparatus for virtual direct memory access Download PDFInfo
- Publication number
- TWI287709B TWI287709B TW092104203A TW92104203A TWI287709B TW I287709 B TWI287709 B TW I287709B TW 092104203 A TW092104203 A TW 092104203A TW 92104203 A TW92104203 A TW 92104203A TW I287709 B TWI287709 B TW I287709B
- Authority
- TW
- Taiwan
- Prior art keywords
- processor
- callback function
- interrupt
- direct memory
- memory access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Telephone Function (AREA)
- Mobile Radio Communication Systems (AREA)
Description
1287709 玖、發明說明: 技術領域 本發明係關於直接記憶體存取(DMA),明確地說,係關 於可以軟體來執行的直接記憶體存取。 先前技術 本發明的領域中吾人熟知的係,在具有處理器及分散式 模組的系統中,慣例上都係利用中斷驅動方法經由一個以 上的直接記憶體存取通道以硬體方式來實施直接記憶體 存取,以便能夠讓該等模組直接存取系統的記憶體,而不 需要處理器介入。 同樣為吾人熟知的係,吾人希望利用直接記憶體存取來 最小化中斷處理等待時間,尤其是在特定的應用程式中。 舉例來說,美國專利案第5,644,784號中便有一種利用硬體 與軟體裝置來最小化中斷處理等待時間的熟知方法,其係 利用全部中斷服務要求所共用的基址加上由所接收到之 中斷信號的優先值推導出來的偏移值。完成之後,鑒於可 用的保留記憶體空間的關係,該份專利案建議使用中斷信 號優先值,以保留中斷服務常式(ISR)。不過缺點是有限的 優先等級,並且會受到「中斷服務點」暫存器的容量大小 限制。 同樣為吾人熟知的係,在採用直接記憶體存取的系統 中,當進行直接記憶體存取時必須非常小心,方能確保依 照要求的方式來處理直接記憶體存取通道所產生的同步 事件。 839l2.doc Ϊ287709 貰施万式 在現代的數位行動雷 , α中,欲透過艾中介面進行傳送或 接收的資料皆需要南I田4 一 % ‘準制定協會(例如制定全球行動 通仏系統(GSΜ)的歐洲雷户挪 A”、、、 包仏秸準協會(ETSI))所定義的專屬 次异法進行複雜的處理。 此數位信號處理的步驟通常係由一基頻處理器積體電 路⑽來進’行處理。此處理器所執行的程式碼可分成兩種 王要私式等級.其中之—為「控制及通訊協定」等級,另 一為「數位信號處理」等級。 、兩種等級具有不同的特徵。「控制及通訊協定」程式碼 、:不曰’工苇執行,其並不會耗費太高的處理器時間使用 率,不過卻會佔據大量的記憶體(會耗費大量的程式記憶體 尺寸)。另-方面的數位信號處理等級則會耗費極高的處理 器時間,不過卻僅佔據極少量的可用記憶體空間,因為該 程式碼通常都會以最佳化的方式被分刻成極小型的迴圈。 於該蜂巢式設備之中,該基頻1(:含有微處理器,用以自 責執行此兩種程式等級。吾人預計即將現世的第三代蜂巢 式設備將會處理更複雜的應用程式,例如與通信無關但是 卻與經由該空中介面進行通信的服務(即網際網路、預約服 務等)有關的程式。該些應用必須與通信軟體層並存。 近年來的基頻架構發展已經證實,利用_數位信號處理 器(DSP)來處理軟體的信號處理等級並且利用一微控制器 單元(MCU)來處理軟體的控制及通訊協定等級係一種相當 有效率的蜂巢式系統設計方式,不過此等兩個處理器之間 839l2.doc 1287709 的通信及其同步處理則相當難以進行除錯工作,並且難以 達成其目的。 圖1為使用本發明之第三代無線系統的基頻架構丨00。其 採用一處理器間通信模組(IPCM)l 10,用以提供一微精簡 指令集計算處理器架構,該架構係專門用以處理該系統不 同元件或模組(例如DSP核心120及相關的DSP周邊130、 MCU核心140及相關的DSP周邊150)之間的虛擬式直接記 憶體存取通道。 下文中將在本發明較佳的實現方式中更詳細地說明,本 發明係以透過虛擬式直接記憶體存取通道來解決虛擬式 (利用軟體來執行)直接記憶體存取同步的軟體演算法為基 礎。該軟體演算法可讓應用軟體於該MCU核心之中執行及 /或讓該DSP以最小的時間(最少的循環數量)來對該等 IPCM虛擬式直接記憶體存取通道中其中一通道所產生的 事件進行反應。 現在參考圖2及圖3 ’該軟體演算法會利用回呼函數來處 理經由該等虛擬式直接記憶體存取通道進行觸發的例外 事件。 該軟體演算法可視為是三種元素的組合結果: 1 ·具有優先虛擬式直接記憶體存取通道的虛擬式直接記 憶體存取通道引擎(本範例中的IPCM 110,不過亦可使用 替代的虛擬式直接記憶體存取通道引擎), 2·該等虛擬式直接記憶體存取通道的中斷同步信號,也 就是,該等MCU及DSP端可以利用同步方式(如此便可在該 83912.doc -10- 1287709 寺MCU及DSP端促成異源巾斷處理方法)從該虛擬式直接 1己憶體存取引擎中接收到中斷信號的能力,及 3·可當作ISR機制的回呼函數機制,其可用以解決上面 剛提及的異源中斷處理方法。 下面將詳細地說明構成本演算三元素之每一種元素。 回呼函數機制通常都被使用於圖形使用者介面(Gm)之 中,用以於圖形環境中(例如開放資源中的「X-Windows」) 來處理人類的互動情形。該項回呼函數係―於初始時間中 被連接至-事件之中的函數指標,當發生該項事件時,事 件處置咨便會呼叫該項函數,因此命名為「回呼函數」。 如圖2所示,本範例中係利用各個設定階段來實施該回 呼函數機制200,其包括⑴執行初始程式碼(步驟21〇),⑴) 於一表格中進行回呼函數登錄(步驟22〇),以及(丨⑴啟動事 件(步驟23 0)。接著便可進入應用程式主函數迴圈(步驟 )田觸發事件之後,該被觸發的事件便會被接收到, 而在上面步驟(ii)階段所設定的表格中便會以該回呼函數 為基準(步驟250)。接著便會執行該回呼函數(步驟26〇),而 該機制接著便會等待進一步的事件觸發信號。 田使用一直接圮憶體存取(DMA)裝置時,該直接記憶體 存取裝置便會藉由傳送—中斷信號通知其控制處理器已 經有事件發生。孩處理器便會藉由呼叫一中斷信號處置器 執行該特定中斷信號之優先排序及等級分類(其通常都係 以硬體万式來進行),以對所接收到的事件進行反應。接 著’該處置器便會呼叫中斷服務常式(ISR),該常式係負責 83912.doc !2877〇9 於接收到該特殊的中斷事件時採取動作的常式。 圖1中的直接記憶體存取方案係利用回呼函數機制來實 現該中斷服務常式(ISR),使其能夠有效地回呼中斷服務常 式(回呼ISR)。 用以實現虛擬式直接記憶體存取事件的動作如下。如圖 3所示,虛擬式直接記憶體存取裝置IPCM 110會產生例外 事件(圖中的160及170)給DSP核心120及/或MCU核心140。 接著便會呼叫每個核心的例外處置器來處理該例外事 件。接著該核心的例外處置器便會跳至該回呼函數的位 址。該回呼函數中内含著欲對此例外事件所採取的動作或 所進行的處理。 現在參考圖4,在啟動與該虛擬式直接記憶體存取裝置 有關的例外事件之前,會先在該核心的「自啟動」階段中 進行回呼函數表400的初始化。該初始化自啟動會填滿一 函數指標表420,該表定義著於接收到一特殊的中斷事件 41〇時應該呼叫哪個函數。當完成表格4〇〇之後,便會終止 該自啟動動作,並且將控制權交給應用程式。最後便會中 斷忒應用程式,穰由該例外硬體(未顯示)所處置的中斷事 件來呼叫該回呼中斷服務常式機制。 用以初始化、變更及移除一動作的的動作如下。定義著 該系統中於接收到一中斷事件時欲被呼叫的函數位址之 初始化程式碼動作稱為回呼ISR之連接。該連接方法可視 為由孩系統支援程式庫(未顯示)所提供的一個基元動作 (43 0),因此並不需要詳細地說明。 839l2.doc 1287709 同樣地,分離基元動作係用以從該系統回呼ISR表格中 將該回呼函數的位址解除登錄的動作。與連接基元動作相 同,分離基元動作(440)亦為該系統支援程式庫的一部份。 同時支援連接及分離函數亦可讓該系統在啟動與運作 時變更該回呼ISR。連接/分離的系統支援包括於變更表格 400中的回呼ISR位址期間啟動/取消中斷事件。 蓉於可能並未提供回呼ISR或該應用程式需要變更既有 的回呼ISR時,必須提供一内定的中斷服務常式,方能維 護系統的完整性。此内定的ISR亦可能是一由使用者提供 的回呼ISR。 吾人將會瞭解本發明可應用於大部分的硬體結構中。最 新的第三代無線蜂巢式電話架構便内建多種不同的處理 器核心’每個核心皆有不同的方式來處理中斷信號,更明 確地說則係處理例外情形。所以該虛擬式直接記憶體存取 裝置110可以與兩個以不方式來處理中斷信號的核心(例如 120及140)進行「交談」。於該核心架構中會提供一中斷信 號優先序判斷方案(快速中斷或一般中斷),由中斷信號控 制器所提供的服務會讓第一級的處置器來決定該優先 值。該演算法純粹係以軟體來進行,其係取決於該中斷信 號控制器所提供的資訊,並且當硬體建立優先序且經由該 例外向量表進行跳躍處理時便可非常迅速地反應。 圖5所示的係該架構100之硬體/軟體互動情形。如圖中 500A或500B處的虛線所示,介於硬體支援的函數及軟體支 援的函數之間的邊界可能會變更。硬體核心優先方案5 i 〇 83912.doc -13 - 1287709 會將輸^送至―例外向量表52〇,例外向量表52〇則會將輸 出U至第&制至使用者ISR 530。該中斷數值的讀取54〇 則會在中斷信號控制器550的控制下進行讀取。必要時, 則會切換560中斷等級。虛擬式直接記憶體存取通道中斷 情況570可利用該中斷數值當作回呼ISR表中的索引58〇。 從圖中可以看見,函數51〇、52〇及55〇係以硬體方式來實 現,函數570及580係以軟體方式來實現,而函數53〇、54〇 及560則可能係以硬體或軟體方式來實現。 接著本發明便會利用不同方法的優點,利用基本的硬體 快速地建構出中斯資源。虛線5〇〇A/5〇〇B所示的便係介於 兩種硬體支援程度之間的差異。 圖6、圖7及圖8為具有不同硬體支援程度之架構1〇〇的細 部實現方式:圖6為自動向量化中斷之示意圖,其中源自 該虛擬式直接記憶體存取裝置的中斷信號會與其它裝置 的中斷信號混合,而且所有的虚擬式直接記憶體存取通道 中斷事件會經由或運算而結合在一起;圖7為向量中斷之 不意圖,其重點在於移除用以決定該中斷資源裝置的判斷 階段,而圖8則為將所有的虛擬式直接記憶體存取通道都 直接連接至該處理器的中斷信號線路的情況。 現在參考圖6,用以使用具有多重裝置資源之自動向量 化中斷的步驟如下: •於處理核心(MCU或DSP)中開始執行應用程式(步騾 610), 83912.doc 1287709 •由該IPCM來觸發μ事件,並且由該處理核心進行接 收(步驟620), •呼叫中斷信號處置器,並且開始執行(步驟63〇), •由中斷仏號優先序演算法判斷(步驟64〇)其是否為必 須在被連接至同一條中斷信號線路之所有裝置之間進行 處置的虛擬式直接記憶體存取例外情況(步驟6 5 〇 ), •存取該IPCM的中斷信號暫存器以取得該中斷數值,該 數值對應的係發生該中斷事件的虛擬式直接記憶體存取 通道數值(步驟660), •利用該中斷事件數值作為該回呼函數表的索引,以取 得欲被呼叫之回呼函數的位址,使用該通道數值作為該系 統之回呼ISR表的索引,以便快速地進行跳躍處理(步驟 670), •將控制權交給該回呼中斷服務常式以跳躍至該回呼函 數的位址(步驟680), •執行ISR(步驟690)之後,便將控制權交還給該應用程 式(步驟695)。 現在參考圖7,如果硬體有支援向量中斷的話,那麼便 不需要進行資源裝置判斷(圖6中的步驟640及650)。此時取 代圖6中步驟630的便係將該中斷信號處置器向量化之後 直接跳躍至正確的虛擬式直接記憶體存取情況之中(步驟 700) 〇 該等連接/分離常式會如圖6所示的情況般來維護該回呼 ISR函數表。 83912.doc 15 1287709 現在參考圖8,如果所有的虛擬式直接記憶體存取事件 都能夠以線路方式被連接至個別的專屬中斷信號線路而 且該核心支援向量中斷的話,那麼還可移除對該虚擬式直 接1己憶體存取裝置之中斷信號暫存器所進行的讀取動作 (圖7中的步驟660及670)。此時取代圖7中步驟700的便係將 該中斷信號處置器向量化之後以辨認出正確的虛擬式直 接記憶體存取情況(步驟800)。 此點的連接常式僅需要將回呼ISR函數的位址寫入該中 斷向量表之中即可。此種架構係最快速的,不過卻需要非 常大量的中斷信號線路,因為每個虛擬式直接記憶體存取 通道都需要有自己的中斷信號線路。 因為在上述的虛擬式直接記憶體存取方案中可將一回 啤函數連接至-事件’所以吾人將會發現如果在應用程式 中提供-同步機制的話’當呼叫該中斷時,該應用程式便 可有效地呼叫該動作函數。 較複雜的應用程式則會具有—用以代表其内部狀態的 狀態機。類似虛擬式直接記憶體存取事件的各種事件都可 改變該内部狀態,;F過尚未執行該動作,僅係對其進行排 程,即該ISR僅會記錄所發生的事件。上述的虚擬式直接 記憶體存取方案則不再需要進行同步,因為並不需要更新 狀態機中的狀態或轉移過程’該回呼函數微便是該動作 本身(即讀取-UART緩衝信號並且對其採取動作),而且因 為已經縮短用以達成該項動作的前置時間,所以 動作的時間將會非常短’足以達到該應用程式最終期限的 83912.doc 16 1287709 要求。 cr人將會瞭解到’與先前的技術比較起來,上述的虛擬 式直接記憶體存取方案具有數項優點。為比較上面的虛擬 式直接記憶體存取方案與其它可能的技術,下面將詳細地 說明-般的輪詢機制的情況。於該個案研究之中將會就被 觸發的事件方面,特別討論上述的虚擬式直接記憶體存取 方案如何改良其到達正確ISR所花費的睁間。硬體支援也 會改變,所以會對已開發的演算法產生衝擊。 於圖9所示的流程中,吾人選擇將中斷服務常式(ISR)中 所化費的時間維持在最小值:該ISR僅會記錄該等虛擬式 直接記憶體存取通道之中斷中究竟是哪一個被傳送。其意 渭著取決於該應用程式來同步化下面三個關鍵點·· 1該中斷的偵測情形或r接收情形」, 2此中斷事件的處置情形或採取動作情形, 3向該傳送裝置確認該中斷是否已被偵測到而且「睁解 其意義」。 此同步處理可以各種方式來進行,圖9的流程圖中則以 兩個迴圈來表示,該符號的意義表示該應用程式必須等待 一特殊事件的發生(上方迴圈),或是該應用程式知道其必 須判斷所接收到的究竟是何種中斷,並且決定出應該針對 該中斷呼叫何種動作。 此種技術稱為輪詢的原因係因為該應用程式會在特定 點上存取一變數及/或一暫存器以判斷該中斷信號是否已 經抵達,也就是輪詢該變數。 83912.doc 1287709 將控制權交還給該應用程式,其可能會執行清理的動作(步 驟 995)。 雖然此例並非是通用的輪詢機制範例,不過卻顯示出輪 峋機制的基本觀念··程式必須等待一狀態位元出現在一變 數或暫存器之中。更重要的係必須考慮到各種同步步驟: 偵測、處置(採取動作)、確認。應該注意的係本範例並未 解釋應該於何處進行將該中斷的確認動作: •於稷製成通用變數之後(不過有可能永遠不會執行該 項動作),或 於該ISR結束之後(該中斷事件的傳送器(即IpCM)之等 待時間卻會非常地長)。 上面的輪詢範例強調的係該ISR之中斷驅動回呼函數機 制的下面幾項優點: •欲被執行的動作(ISR)可於初始時間中被連接至該事 牛如此便不舄要在該應用程式執行期間浪費其任何時間 來判斷疋否應孩處置該事件以及判斷應該何時處置該事 件(不需要花費用以進行制的料時間)。如此便不會讓 作業系統浪費時間去等待一事件,並且具有不同架構的工 作集。 1以該ISH内最少的額外時間來對該事件的傳送器進 行確認動作,其可確認已經採取該項動作以及確認並無中 斷事件被遺棄。 ^ Q為除了 3有中斷信號優先序之外並不需要有判斷演 算法’所以可以最少的額外時間將控制權交還給該應用程 839l2.doc -19- 1287709 式(跳躍與返回)。該ISR將僅剩下該項欲採取(或欲處置)的 動作’其意謂著可於較高層中來執行該應用程式。 吾人將會瞭解到上述之虛擬式直接記憶體存取方案具 有下面的效能及成本改良效果。因為上述的虛擬式直接記 憶體存取方案係用以進行例外處置的軟體演算法,因此可 以從效能及成本的觀點來檢視。可以利用在控制權進入用 以對该被接收事件所採取的動作之前該系統必須花費的 循環數量來進行效能的評估。上述的虛擬式直接記憶體存 取方案設計一種可以非常有效地抵達此點的方式,因為該 技術會在核心初始化時間中將欲跳躍前往的函數(即該回 呼ISR)之位址記錄在回呼表之中。在應用程式執行時間 中’所花費的時間則是該硬體必須執行的最小跳躍指令時 間。 接著可以達到最佳效能的方式來估算成本。該成本與在 圖1架構中所執行的應用程式種類有關,也就是,即時的 數位信號處理導向工作。例外處置中所花費的循環數量之 改良效果可增強整個系統對事件的反應能力。如此作法便 可對該軟體架構進行更佳的排程處理,並且分割其工作, 以便在系統階層達到循環改良效果。循環改良效果可以降 低整體的時脈速率及/或更快速地進入省電模式之中,從而 節省電池的壽命。因而便可提高消費者看得見的產品效能 特徵。 結論是,吾人將會瞭解到上述的虛擬式直接記憶體存取 方法可提供快速的事件回應時間,並且於兩個以上的處理 83912.doc •20- 1287709 圖式代表符號說明 100 無線蜂巢式電話處理系統 110 處理器間通信模組 120 DSP核心 130 DSP核心120相關的DSP周邊 140 MCU核心 150 MCU核心140相關的DSP周邊 160 , 170 例外事件 400 回呼函數表 410 中斷事件 420 函數指標表 510 硬體核心優先方案 520 例外向量表 530 第一控制至使用者ISR 540 中斷數值的讀取 550 中斷信號控制器 560 切換 570 虛擬式直接記憶體存取通道中斷情況 580 回呼ISR表至中斷數值 83912.doc -22 -
Claims (1)
1287€购104203號專利申請索」 中文申請專利範圍替換本(95年9月)4 拾、申請專利範圍: 1β 一種在具有至少一第一處理器、一第二處理器、複數個 模、组及記憶體的系統中進行虚擬式直接記憶體存取 (DMA)的方法,該方法包括: 提供具有優先虛擬式直接記憶體存取通道的虚擬式直 接記憶體存取通道構件; 其中該方法之特徵在於: 由孩虛擬式直接記憶體存取通道構件提供具有優先次 序的中fe/f #號給該第一處理器與該第二處理器;以及 提供回呼函數構件,其係於接收到對應於該等中斷信 就的中斷事件後由一例外處置器來呼叫,以提供中斷服 務$式給在該第一處理器與該第二處理器上執行的應用 私式’來允許該等應用程式進行同步以回應該回呼函數 構件。 2·如申請專利範圍第丨項之方法,進一步包括: 供連接構件’用以將一回呼函數連接至該回呼函數 構件;以及 才疋i、刀離構件’用以將一回呼函數與該回呼函數構件 分離。 噙申i專利範圍弟2項之方法,其中該用以連接一回呼函 數的構件以及該用以分離一回呼函數的構件係被設計成 用以在孩系統使用期間進行運作,因而可在該系統使用 期間改變該回呼函數構件的函數。 4·如申請專利範圍第丨至3項中任一項之方法,其中該等中 83912-950914.doc 1287709 斷信號都係自動向量化的型式。 5. 如申請專利範圍第1至3項中任一項之方法,其中該等中 斷信號都係向量化的型式。 6. 如申請專利範圍第〗至3項中任一項之方法,其中該等虛 擬式直接記憶體存取通道係直接被連接至處理器中斷信 號線路。
8. _ 如申請專利範圍第1至3項中任一項之方法,其中該第一 處理器係-被設計成用以處理㈣的_信號處理等級之 數位信號處理器,而該第二處理器則係一被設計成用以 處理教m的控制及通訊協定等級之微控制器單元。 如申請專利範圍第4項之方法,其中該第一處理器係_被 設計成用以處理軟體的—信號處理等級之數位信號處理 斋,而孩第二處理器則係一被設計成用以處理軟體的一 控制及通訊協定等級之微控制器單元。
9·如申請專利範圍第5項之方法,其中該第一處理器係一 設計成用以處理軟體的一信號處理等級之數位信號肩 器,而該第二處理器則係一被設計成用以處理軟體白^ 控制及通訊協定等級之微控制器單元。 I 〇·如申凊專利範圍第6項之方法,其中該第一處理器係一 設計成用以處理軟體的一信號處理等級之數位信號處 态,而茲第二處理器則係一被設計成用以處理軟體^ 控制及通訊協定等級之微控制器單元。 II ·如申睛專利範圍第7項之方法,其中該系統係一無線轉 式電話處理系統。 83912-950914.doc -2-
ΐ修(土正替換贾丨 1287709 苐一處理器、複數個 12· —種在具有至少一第一處理器 模組及記憶體的系統中進行虑4 τ逆仃嚴鉍式直接記憶體存取 (DMA)的裝置,該裝置包括·· 虛擬式直接記μ存取料構件,心提供優先虛擬 式直接記憶體存取通道; 其中該裝置之特徵在於: 從該虛擬式直接記憶體存取通道構件提供具有優先次 序的中斷信號給該第一處理器與該第二處理器;以及 回呼函數構件,其係於接收到對應於該等中斷信號的 中斷事件後由一例外處置器來呼叫,以提供中斷服務常 式來允許該等應用程式進行同步以回應該回呼函數構 件0 13.如申請專利範圍第12項之裝置,進一步包括: 連接構件,用以將一回呼函數連接至該回呼函數構 件;以及 分離構件,用以將一回呼函數與該回呼函數構件分離。 14·如申請專利範圍第13項之裝置,其中該用以連接一回呼 函數的構件以及該用以分離一回,呼函數的構件係被設計 成用以在該系統使用期間進行運作,因而可在該系統使 用期間改變該回呼函數構件的函數。 15·如申請專利範圍第12至14項中任一項之裝置,其中該等 中斷信號都係自動向量化的型式。 1 6.如申請專利範圍第12至14項中任一項之裝置,其中該等 中斷信號都係向量化的型式。 83912-950914.doc 12877091举9月14日修(典)正替換頁 η.如申請專利範圍第12至14項中任一項之裝置,其中該等 虛擬式直接記憶體存取通道係直接被連接至處理器中斷 信號線路。 18·如申請專利範圍第12至14項中任一項之裝置,其中該第 一處理器係一被設計成用以處理軟體的一信號處理等級 之數位信號處理器,而該第二處理器則係一被設計成用 以處理軟體的一控制及通訊協定等級之微控制器單元。 19.如申請專利範圍第18項之裝置,其中該系統係一無線蜂 巢式電話處理系統。 83912-950914.doc 4-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02290502A EP1341092A1 (en) | 2002-03-01 | 2002-03-01 | Method and arrangement for virtual direct memory access |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200400437A TW200400437A (en) | 2004-01-01 |
TWI287709B true TWI287709B (en) | 2007-10-01 |
Family
ID=27675778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092104203A TWI287709B (en) | 2002-03-01 | 2003-02-27 | Method and apparatus for virtual direct memory access |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1341092A1 (zh) |
JP (1) | JP2005519393A (zh) |
KR (1) | KR20040101260A (zh) |
CN (1) | CN100367255C (zh) |
AU (1) | AU2003218666A1 (zh) |
TW (1) | TWI287709B (zh) |
WO (1) | WO2003075167A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891508B1 (ko) | 2007-03-16 | 2009-04-06 | 삼성전자주식회사 | 가상 디엠에이를 포함하는 시스템 |
CN101303651B (zh) * | 2007-05-10 | 2011-08-24 | 联芯科技有限公司 | 业务处理方法及采用该方法的用户设备 |
CN101937407B (zh) * | 2009-06-30 | 2012-09-05 | 联想(北京)有限公司 | 一种被动硬件设备访问装置及方法 |
CN107193767B (zh) * | 2017-05-25 | 2020-05-19 | 北京计算机技术及应用研究所 | 一种双控制器存储系统缓存镜像的数据传输系统 |
US20230070378A1 (en) * | 2020-01-20 | 2023-03-09 | Siemens Industry Software Ltd. | Method and system for facilitating a concurrent simulation of multiple robotic tasks |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5475860A (en) * | 1992-06-15 | 1995-12-12 | Stratus Computer, Inc. | Input/output control system and method for direct memory transfer according to location addresses provided by the source unit and destination addresses provided by the destination unit |
US5875352A (en) * | 1995-11-03 | 1999-02-23 | Sun Microsystems, Inc. | Method and apparatus for multiple channel direct memory access control |
US6260081B1 (en) * | 1998-11-24 | 2001-07-10 | Advanced Micro Devices, Inc. | Direct memory access engine for supporting multiple virtual direct memory access channels |
US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
-
2002
- 2002-03-01 EP EP02290502A patent/EP1341092A1/en not_active Ceased
-
2003
- 2003-02-25 WO PCT/EP2003/001881 patent/WO2003075167A1/en active Application Filing
- 2003-02-25 CN CNB038076969A patent/CN100367255C/zh not_active Expired - Fee Related
- 2003-02-25 JP JP2003573554A patent/JP2005519393A/ja active Pending
- 2003-02-25 KR KR10-2004-7013656A patent/KR20040101260A/ko not_active Application Discontinuation
- 2003-02-25 AU AU2003218666A patent/AU2003218666A1/en not_active Abandoned
- 2003-02-27 TW TW092104203A patent/TWI287709B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200400437A (en) | 2004-01-01 |
CN100367255C (zh) | 2008-02-06 |
CN1647055A (zh) | 2005-07-27 |
JP2005519393A (ja) | 2005-06-30 |
EP1341092A1 (en) | 2003-09-03 |
WO2003075167A1 (en) | 2003-09-12 |
AU2003218666A1 (en) | 2003-09-16 |
KR20040101260A (ko) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI297852B (en) | Processor with specific processor unit | |
TWI307477B (zh) | ||
KR101551321B1 (ko) | 휴대용 컴퓨팅 디바이스에서 요청들을 스케쥴링하기 위한 방법 및 시스템 | |
US20060010446A1 (en) | Method and system for concurrent execution of multiple kernels | |
TWI601093B (zh) | 執行對於圖像硬體之排程操作技術 | |
TW408271B (en) | Data processor and mobile communication terminal | |
EP4057145A1 (en) | Method for multi-core communication, electronic device and storage medium | |
JPWO2010001555A1 (ja) | 実行順序決定装置、実行順序決定プログラム、実行順序決定回路及び情報処理装置 | |
WO2010039167A1 (en) | Multi-core system with central transaction control | |
TW200847012A (en) | A method to control core duty cycles using low power modes | |
TW201009713A (en) | Multitasking processor and task switch method thereof | |
CN114564435A (zh) | 异构多核芯片的核间通信方法、装置及介质 | |
WO2024088268A1 (zh) | Rdma事件管理方法、设备及存储介质 | |
CN110866262A (zh) | 一种软硬件协同工作的异步加解密系统和方法 | |
TWI287709B (en) | Method and apparatus for virtual direct memory access | |
JP2006243864A (ja) | プロセッサおよび情報処理方法 | |
US20060218550A1 (en) | Virtual machine for timing-critical tasks on microprocessors | |
CN109445959A (zh) | 一种传感器数据处理实时操作系统 | |
CN109196885A (zh) | 一种电子邮件的同步方法及设备 | |
JP4143632B2 (ja) | 組込みシステムおよびプログラム、並びに、キー割込み制御方法 | |
JP2011048844A (ja) | 非同期通信技術 | |
WO2024037482A1 (zh) | 一种中断消息处理方法及装置 | |
JPS5834519Y2 (ja) | 信号授受装置 | |
TWI486048B (zh) | 手機圖片轉換系統及方法 | |
CN101770392B (zh) | 一种基于μC/OS-Ⅱ的高速通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |