TWI278049B - Stackable back-to-back flip chip package - Google Patents

Stackable back-to-back flip chip package Download PDF

Info

Publication number
TWI278049B
TWI278049B TW094110062A TW94110062A TWI278049B TW I278049 B TWI278049 B TW I278049B TW 094110062 A TW094110062 A TW 094110062A TW 94110062 A TW94110062 A TW 94110062A TW I278049 B TWI278049 B TW I278049B
Authority
TW
Taiwan
Prior art keywords
flip chip
pins
flip
stackable
leads
Prior art date
Application number
TW094110062A
Other languages
English (en)
Other versions
TW200634952A (en
Inventor
Ching-Chun Wang
Chih-Nan Wei
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW094110062A priority Critical patent/TWI278049B/zh
Publication of TW200634952A publication Critical patent/TW200634952A/zh
Application granted granted Critical
Publication of TWI278049B publication Critical patent/TWI278049B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

1278049 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關於—種晶片封裝構造’特別係有關於 ^可堆疊背對背覆晶封裝構造。 為了增加積體電路之功能性或容量, ^方式係為將複數個覆晶晶片(f 1 i p ch i P)接合至一導線 架再經適當封膠密封,以製造成覆晶蜇態之多晶片封裝構 造0 先前技術 種習知晶片封 清參>閱第1圖,習知整合複數個覆晶晶片之多晶片封 鲁^,造1係主要包含有一導線架1〇、一第一覆晶晶片2〇、 第一覆晶晶片30以及一封膠體4〇。該導線架丨〇係包含複 、個内引腳1 1以及複數個外引腳1 2。該第一覆晶晶片2 0係 =複數個凸塊21接合於該些内引腳丨丨之下方,該第二覆晶 曰曰片30係以複數個凸塊31接合於該些内引腳丨丨之上方。該 係密封該第-覆晶晶片20、該第二覆晶晶片30以 ti ^ t内引腳11。由於該些内引腳11係位於該第一覆晶晶 & # i Ϊ —覆晶晶片3〇之間,因此該些内引腳11無法形 12 ^蚪& ί性連接之表面或端部,而必須藉由該些外引腳 ly省证他ί性連接,然而該些外引腳12係由該封膠體40之 二往同一方向彎折,如海鷗翅型外引腳,因此單 日日片封裝構造1僅能表面接合至一印刷電路板,而益 rf . ·、立且該夕日日片封裝構造1之覆蓋區 =二产大’且其電性傳遞路徑較長。此外,當以 【核方式形成該封膠體4G時,由於該第—覆晶晶㈣、該
1278049
五、發明說明(2) 苐一覆晶晶片30與該導線 合’因此缺乏支撐與固定 體40之注膠壓力容易導致 11斷離。 【發明内容】 本發明之主要目的係 封裝構造,一導線架係具 引腳與複數個第二引腳, 一引腳之内表面,一第二 修t内表面,使得該第一覆 月型態設置於該些第一弓丨 體係密封該第一覆晶晶片 腳及該些第二引腳,並顯 之外表面,以構成一覆晶 背對背堆疊封裝構造係能 本發明之次一目的係 封裝構造,一導線架係具 引腳與複數個第二引腳, ^係分別以複數個凸塊接 ,一封膠體係密封背對 晶晶片以及該些第一引腳 之外表面與該些第二引腳 之一底面與一頂面。由於 ’覆晶晶片、該第二覆晶晶 架1 0僅憑靠 ,當形成該 該些凸塊21 該些凸塊21、31接 封膠體40時,該封膠 、31與對應之内引腳 種可堆疊背對背覆晶 有延伸在不同平面之複數個第一 晶片係接合至該些第 接合至該些第二引腳 第二覆晶晶片為背對 二引腳之間,該封膠 在於提供 一第一覆晶 覆晶晶片係 晶晶片與該 腳與該些第 該弟一覆晶晶片、該些第一引 露該些第一引腳與該 背對背堆疊封裝構造 裝構造。 種可堆疊 堆豐另一封 在於提供一 有延伸在不同平面之 一第一覆晶 合至該些第 背之該第一 與該些第二 之外表面係 在壓模形成 片、該些第 些第二引腳 ,而該覆晶 背對背覆晶 複數個第一 第二覆晶晶 晶片與一 一引腳與該些第二引 覆晶晶片與該第二覆 引腳,該些第一引腳 分別顯露於該封腳體 该封膝體時,該苐一 一引腳、該些第二引
'1278049 五、發明說明(3) 腳與該些凸塊係被抵緊固定於一模具之模穴内,因此可防 止該封膠體之注膠壓力造成該些凸塊斷離對應之内引赞。 =明之二一目的係在於提供一種可堆疊背對背覆晶 封裝構造,一導線架係具有延伸在不同平面之複數個 引腳與複數個第二引腳,一第一覆晶晶片與一第二 曰 片係分別以複數個凸塊接合至該些第一引腳與該此== 腳二在背對货之該第一覆晶晶片與該第二覆晶晶係 形成有一彈性層,以吸收或分散該導線架之該些f丨 人 該第-覆晶晶片與該第二覆晶晶片之應力,避免一; 曰曰晶片或該第二覆晶晶片上之該些凸塊之損壞。^ 導線架 第一覆晶晶片、一第二覆晶晶片以及 依據本發明,一種可堆疊背對背覆晶封裝構造係包含 體。該導線架係具有延伸在不同二及封膠 *複數個第二引腳,其中每-第 面第一外表面,每-第二弓丨腳係具有%:内;i 接合至該些第一引腳之該些第個第-凸塊 係以複數個第二凸塊接合至該此 覆晶晶片 第-覆晶晶片、該第之封:體係密” 二引腳,並且顯露出該些第 弓丨腳與該些第 些第二引腳之該些第二外表面。腳之心第-外表面與該 【實施方式】
第8頁 1278049 五、發明說明(4) 閲第2本同發明^露—種可堆疊背對背覆晶封裝構造,請參 =2圖’一種可堆疊背對背覆晶封裝構造ι〇〇主要包含有 以;5 ‘ f 1 I 0、一第一覆晶晶片1 2〇、-第二覆晶晶片1 30 以及一封膠體14 〇。 一如第2圖所示,該導線架110係具有延伸在不同平面之 複數個第一引腳11 1以及複數個第二引腳11 2,其中每一第 引腳j 11係具有一第一内表面丨丨3以及一第一外表面 114,每一第二引腳112係具有一第二内表面115以及一第 二外表面11 6。 _ 如第2圖所示,該第一覆晶晶片1 20係包含有複數個第 一凸塊121,以接合至該些第一引腳11]L之該些第一内表面 Π3,並使得該第一覆晶晶片12〇形成於該些第一引腳丨n 與該些第二引腳112之間。該第一覆晶晶片12〇係可稱為凸 塊化晶片’或者該第一覆晶晶片i2〇係可為置換成晶圓級 晶片尺寸封裝構造。通常該些第一凸塊丨21係形成於該.第 一覆晶晶片120具有積體電路元件之一主動面122。 如第2圖所示,該第二覆晶晶片130係包含有複數個第 二凸塊131,以接合至該些第二引腳112之該些第二内表面 115 ’並使得該第二覆晶晶片130形成於該些第一引腳丨u •與該些第二引腳112之間。該些第二凸塊131係形成於該第 二覆晶晶片130具有積體電路元件之一主動面132。而該些 第一凸塊121與該些第二凸塊131係可為錫鉛凸塊或金凸塊 等。在本實施例中,在該第一覆晶晶片1 2 0與該第二覆晶 ,晶片1 30覆晶接合於該導線架11 〇時,該第一覆晶晶片1 20
第9頁 ⑧ 1278049 五、發明說明(5) 之一背面123係朝向該第二覆晶晶片13〇之一背面us, 該第-覆晶晶片12G與該第二覆晶晶片13〇為背’即& 置於該些第一引腳1Π與該些第二引腳112之間, 覆晶晶片120與該第二覆晶晶片! 3〇係可為背對背=許; 於該些第一引腳11 1與該些第二引腳1丨2之間。 且口又 如第2圖所示,該封膠體14〇具有一頂面141及一底面 142,其係您封該第一覆晶晶片12〇、該第二覆晶晶片一 130、該些第一引腳ni與該些第二引腳112,且曰曰顯曰曰露該些 第一引腳ill之該些第一外表面114與該些第二弓丨腳ιΐ2之 |肇該些,第二外表面116。該些第一引腳lu之該些第一外表面 114係顯露於該封膠體14〇之該底面1 42,該些第二引腳丨j 2 之該些第二外表面116係顯露於該封膠體14〇之該頂面 141,以供對外電性連接或堆疊另一封裝構造。較佳地, 在該第一覆晶晶片1 20與該第二覆晶晶片i 3〇之間係形成有 彈性層1 5 0,例如梦膠、銀膠或聚亞醯胺膠帶,該彈性 層150係可在形成該封膠體丨40前之模具合模操作中,考免 壓傷該第一覆晶晶片1 20與該第二覆晶晶片} 3〇以及避免該 些第一凸塊121與該些第二凸塊131發生崩裂。另,在注膠 形成該封膠體1 4 0時,由於該第一覆晶晶片丨2〇、該第二覆 晶晶片130、該些第一凸塊1 21、該些第二凸塊1 31、該些 第一引腳111與該些第二引腳112係被抵緊在模具之模穴間 (圖未繪出),因此該封膠體140之注朦壓力不易使得該些 第一凸塊121、該些第二凸塊131與對應之第一引腳n i、 第二引腳112斷離。
第10頁 1278049 五、發明說明5 " --— 請參/閱第3圖,複數個上述之可堆疊背對背覆晶封裝 構造1 0 〇係能相互垂直向堆疊,該些可堆疊背對背覆s曰^ 裝構造100係可利用錫膏210連接下方覆晶封裝才^造1〇^ = 第二引腳112之第二外表面1 16與上方覆晶封裝構造1〇〇之 第一引腳111之第一外表面1 1 4,達到縱向電性傳輸。 第4 A至4 C圖係為本發明之該可堆疊背對背覆晶封來構 造1 00之該第一覆晶晶片1 20與該第二覆晶晶片1 3〇具體I 成於該些第一引腳ill與該些第二引腳112間之示意圖。/首 先,請參閱第4A圖,當該第一覆晶晶片ι2〇接合至該導線 馨苹11 0之後,以一真空吸嘴(圖未繪出)吸附該第二覆晶晶 片1 30,並移動至該第一覆晶晶片1 2〇之上方。接著,請朱 閱第4B圖’可以藉由一旋轉動作,以使得該第二覆晶晶片
130之该些第一凸塊131對準於該些第二引腳ιΐ2(如第4C 圖)。並熱壓合該些第二凸塊131至對應之該些第二引腳 112 ’即使得該第一覆晶晶片120與該第二覆晶晶片HQ為 背對背堆疊型態設置於該些第一引腳111與該些第二引腳 11 2之間。最後,壓模形成該封膠體14 〇,以密封該第一覆 晶晶片120與該第二覆晶晶片130。 本發明之保護範圍當視後附之申請專利範圍所界走者 ®為準,任何熟知此項技藝者,在不脫離本發明之精神和範 圍内所作之任何變化與修改,均屬於本發明之保護範圍。
1278049 圖式簡單說明 習知覆晶型態之多晶片封裝構造之截面示意 【圖式簡單說明 第 1 圖: 圖。 種可堆疊背 例 第 2 圖:依據本發明之一具體實施 對背覆晶封裂構造之截面示意圖 第 3 圖:依據本發明之一具體實施例,複數個可堆最 背對背覆晶封裝構造在堆疊狀態之截面示意圖。 i 第4A至4C圖:依據本發明之一具體實施例,該可堆疊背對 背覆晶封裝構造在第二覆晶晶片設置過程之示意圖。 元件 .符 號 簡 單 說 明 : 1 多 晶 片 封 裝 構造 10 導線 架 11 内 引 腳 20 第 一 覆 晶 晶 片 21 凸 塊 30 第 二 覆 晶 晶 片 31 凸 塊 40 封 膠 體 100 可 堆 疊 背 對 背 覆晶封裝構造 110 導線架 111 第 一 引 腳 112 第 引 腳 Il3 第 一 内 表 面 114 第 一 外 表 115 第 二 内 表 面 116 第 二 外 表 120 第 一 覆 晶 晶 片 121 第 凸 122 主 動 面 123 背 面 130 第 二 覆 晶 晶 片 131 第 二 凸 塊 面 面 12 外引腳
1278049 圖式簡單說明 132 主動面 133 背面 140 封膠體 141 頂面 1 4 2底面 150 彈性層 210 錫膏 lillffl 第13頁

Claims (1)

  1. 垃78049 _案號94110062_年月 曰 修正_ 六、申請專利範圍 5、 一種可堆疊背對背覆晶封裝構造,包含: 一封膠體,其係具有一頂面以及一底面; 複數個第一引腳,其係密封於該封膠體内,每一第一 引腳係具有一第一内表面以及一第一外表面,該些第一外 表面係顯露於該封膠體之該底面; 複數個第二引腳,其係密封於該封膠體内,每一第二 引腳係具有一第二内表面以及一第二外表面,該些第二外 表面係顯露於該封膠體之該頂面; 一第一覆晶晶片,其係密封於該封膠體内,且該第一 _覆晶晶片係接合至該些第一引腳之該些第一内表面;及 一第二覆晶晶片,其係密封於該封膠體内,且該第二 覆晶晶片係接合至該些第二引腳之該些第二内表面。 6、 如申請專利範圍第5項所述之可堆疊背對背覆晶封裝 構造,其另包含一彈性層,其係形成於該第一覆晶晶片與 該第二覆晶晶片之間。 7、 如申請專利範圍第5項所述之可堆疊背對背覆晶封裝 構造,其中該封膠體係為壓模形成。
TW094110062A 2005-03-30 2005-03-30 Stackable back-to-back flip chip package TWI278049B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW094110062A TWI278049B (en) 2005-03-30 2005-03-30 Stackable back-to-back flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094110062A TWI278049B (en) 2005-03-30 2005-03-30 Stackable back-to-back flip chip package

Publications (2)

Publication Number Publication Date
TW200634952A TW200634952A (en) 2006-10-01
TWI278049B true TWI278049B (en) 2007-04-01

Family

ID=38626099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094110062A TWI278049B (en) 2005-03-30 2005-03-30 Stackable back-to-back flip chip package

Country Status (1)

Country Link
TW (1) TWI278049B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447869B (zh) * 2007-05-15 2014-08-01 Chipmos Technology Inc 晶片堆疊封裝結構及其應用

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447869B (zh) * 2007-05-15 2014-08-01 Chipmos Technology Inc 晶片堆疊封裝結構及其應用

Also Published As

Publication number Publication date
TW200634952A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
TWI250592B (en) Multi-chip semiconductor package and fabrication method thereof
TW502406B (en) Ultra-thin package having stacked die
TWI446466B (zh) 在引線鍵合的晶片上疊置倒裝晶片的方法
TW567598B (en) Flip chip semiconductor package
TWI260076B (en) Semiconductor package device and method of formation and testing
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
TW557556B (en) Window-type multi-chip semiconductor package
JP2009099697A (ja) 半導体装置及びその製造方法
TW432558B (en) Dual-chip packaging process and method for forming the package
US20120146242A1 (en) Semiconductor device and method of fabricating the same
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
JP2011159942A (ja) 電子装置の製造方法及び電子装置
TWI311806B (en) Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
TWI278049B (en) Stackable back-to-back flip chip package
TWI355731B (en) Chips-between-substrates semiconductor package and
JP2010147225A (ja) 半導体装置及びその製造方法
TWI302733B (en) Ic stack package having a plurality of encapsulants sharing a same substrate
JP2018152417A (ja) 半導体装置及びその製造方法
TWI360877B (en) Stackable window bga semiconductor package and sta
TW200910540A (en) Package structure and manufacturing method thereof
KR101096440B1 (ko) 듀얼 다이 패키지
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
TW200537658A (en) Semiconductor package
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法