TWI272797B - Scalable device-to-device interconnection - Google Patents

Scalable device-to-device interconnection Download PDF

Info

Publication number
TWI272797B
TWI272797B TW093124949A TW93124949A TWI272797B TW I272797 B TWI272797 B TW I272797B TW 093124949 A TW093124949 A TW 093124949A TW 93124949 A TW93124949 A TW 93124949A TW I272797 B TWI272797 B TW I272797B
Authority
TW
Taiwan
Prior art keywords
data
signal
transmitting
interconnect
receiving
Prior art date
Application number
TW093124949A
Other languages
English (en)
Other versions
TW200531475A (en
Inventor
Bradley Booth
Quang Le
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200531475A publication Critical patent/TW200531475A/zh
Application granted granted Critical
Publication of TWI272797B publication Critical patent/TWI272797B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/4013Management of data rate on the bus
    • H04L12/40136Nodes adapting their rate to the physical link properties
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Paper (AREA)
  • Electrotherapy Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

1272797 九、發明說明: 【發明所屬之技術領城】
發明的技術镅I 本發明揭露的内容係有關裝置與裝置之間的介面。更確 5 切來說,本發明揭露的内容有關能夠以不只一種資料率來 傳送或接收資料的裝置。 L先前技術3 發明的技術背景 印刷電路板(PCB)中的半導體裝置典型地係透過一種裝 10 置對裝置互連體(DDI)來連通。該種DDI典型地包括形成在 PCB中供以在裝置之間傳送信號的銅線。一裝置可藉著焊 接黏合或固定至PCB的一裝置插座而耦合至DDI。 2002年發布之IEEE Std_ 802.3ae第47款界定了 一種用 以在裝置之間於資料通道中傳送資料的10 Gigabit(十億位 15元)附接單元介面(XAUI)。各個資料通道典型地係利用一差 分信號對在裝置之間傳送一串列資料信號。XAUI典型地耦 合至一個10 Gigabit(十億位元)媒體獨立介面(xGMII),其 能夠以每秒10 Gigabit(十億位元)的資料率來傳送或接收 資料。此外,XAUI格式可用來在infinjband 4x纜線上傳送 2〇資料,如由IEEE P802.3ak工作小組日前所發表的 10GBASE-CX4標準中所述。 I:發明内容3 圖式的簡要說明 以下將參照圖式來說本發明不具限制性的實施例,除非 1272797 另外特別標示出來之外;在整組圖式中,類似的元件編號 將用以表示類似的元件。 第1圖為一概要圖,其根據本發明的一實施例展示出利 用裝置對裝置互連體(DDI)耦合的裝置。 5 第2圖為一概要圖,其根據第1圖的裝置實施例展示出 利用DDI的四個資料通道而粞合的裝置。 第3圖為一概要圖,其根據第1圖的裝置實施例展示出 利用DDI的二個資料通道而耦合的裝置。 第4圖為一概要圖,其根據第1圖的裝置實施例展示出 10 利用DDI的一個資料通道而耦合的裝置。 第5圖為一概要圖,其根據第2圖至第4圖的裝置實施例 展示出能夠依據從DDI主動地傳送或主動地接收資料的數 個資料通道而選擇性地一變換資料率的一種裝置。 L實施方式3 15 較佳實施例的詳細說明 本發明說明中所謂的〃一個實施例〃或〃一實施例〃表示的 是參照實施例而在本發明之至少一實施例中說明的一種特 定特徵、結構、或者特性。因此,用於本發明各處中的此 種〃一個實施例〃或〃一實施例〃用語未必全然表示相同的實 20 施例。再者,可以將該等特定特徵、結構、或者特性結合 在一個或數個實施例中。 本文中所述的”機器可讀〃指令係有關一個或數個機器 可了解以進行一個或數個邏輯性運作的指令。例如,機器 可讀指令包含能由處理器編譯程式解譯以對一個或數個資 1272797 料物件執行一個或數個運作的指令。然而,這僅為機器可 頃指令的-實例,且本發明的實_並不限於此。 本文中所述的''機器可讀媒體,,係有關能夠維持一個或 數個機裔可知悉之表述方式的媒體。例如,一機器可讀媒 體W用以儲存機器可讀指令或資料的—個或數個儲存裝 置/種儲存裝置包含儲存媒體,例如光學、磁性、或半 導體儲存媒體。然而,此等僅為機器可讀媒體的實例,且 本發明的實施例並不限於此。 10 15 本文中所述的稍〃係有關用以進行—個或數個邏輯 性運作的結構。例如,邏輯包含根據—個或數個輸入传號 來提供-個或數個輪出信號的電路。該種電路包含接收二 項數位輸人且提供-項數位輸出的_有限狀態機器’或者 響應於-個或數個類比輸人信號而提供一個或數個類比輪 出信號的電路。該種電路可備置於特定應_體電路(A^ 或現場可編__(FPGA)巾。同祕,賴包含儲存在 記憶體中的機器可讀指令,以及執行㈣機器可讀指令的 處理電路。然而’此等僅為可提供邏輯的結構實例,且本 發明的實施例並不限於此。 本文中所述的''裝置對裝置互連體,,(DDI)係有關一種在 20裝置與裝置之間傳送資料的資料鏈結。例如,DDI可由裝 置插座之間之電路板上的傳導線形成以收納裝置。DDI ; 穿越過在一背板上於二個裝置之間耦合的多個裝置,且包 含耦合該裝置至另一個裝置的傳導線。在另一個實例中, DDI包在耦合於一個位於纜線相對端點上之連接器之間的 1272797 一纜線。各個連接器隨後可在該纜線以及利用傳導線耦合 至該連接器之一裝置之間傳送資料。然而,此等僅為 的實例,且本發明的實施例並不限於此。 形成在DDI中的資料鏈結包含多個”資料通道〃,其中各 5個資料通道可獨立於其他資料通道而從一來源傳送資料到 一目的地。資料鏈結中的各個資料通道可傳送傳輪媒體中 而已在目的地上解碼為資料位元的符號。然而,此僅為可 用以利用DDI來傳送資料的資料通道實例,且本發明的實 施例並不限於此。本發明中所述的〃一對資料通道〃或〃數對 10 資料通道對〃係有關在第一與第二裝置之間耦合的二個資 料通道,其包括從第一裝置傳送資料到第二裝置的第—資 料通道以及從第二裝置傳送資料到第一裝置的第二資料通 道。 本發明中所述的”資料通道介面〃係有關能夠傳送信號 15到一資料通道或從資料通道接收信號之一裝置的部份。例 如,資料通道介面包含能夠耦合至形成在印刷電路板上之 資料通道的傳導接腳,其例如利用焊接黏合方式或者裝置 插座來耦合。或者,資料通道介面包含能夠透過一纜線連 接器耦合至一纜線的傳導接腳。然而,此等僅為資料通道 20 介面的實例,且本發明的實施例並不限於此。 本發明中所述的”串列資料信號〃係表示包含編碼為一 連串符號之資訊的一信號。例如,一串列資料信號包含傳 送傳輸媒體中的一連串符號,其中各個符號係於一符號期 間中傳送。然而,此僅為串列資料信號的實例,且本發明 1272797 的實施例並不限於此。 本發明中所述的”差分對信號〃係有關一對同步化信號 以傳送已編碼資料到一目的地的信號。例如,差分對信號 可傳送一串列資料信號,其包含欲於一目的地上解碼以用 5 於資料復原的符號。該差分對信號可在二個傳輸媒體上各 傳送一個符號作為一電壓。然而,此僅為差分對信號的實 例,且本發明的實施例並不限於此。 本發明中所述的”主動地傳送〃係有關在傳送資料到資 料通道時的資料通道介面狀態。例如,當耦合至一資料通 10 道時,資料通道介面可主動地傳送一串列資料信號,且至 少定期地在出現欲傳送資料時,施加電壓信號到一資料通 道接觸點。本發明中所述的λλ主動地接收〃係有關從資料通 道接收資料時的資料通道介面狀態。例如,當耦合至一資 料通道時,資料通道介面可主動地接收一串列資料信號, 15 且至少定期地當資料通道傳送電壓到資料通道介面時,從 該資料通道接收一個或數個電壓信號。然而,此等僅為資 料通道介面主動地傳送或主動地接收的實例,且本發明的 實施例並不限於此。 本發明中所述的λλ8Β10Β編碼體系〃係有關8位元的資料 2〇 位元組可藉此而編碼為10位元之λλ碼組〃的一程序’或者有 關10位元的碼組可藉此而解碼為8位元之λλ資料位元組〃的 一程序。本發明中所述的λλ8Β10Β編碼器〃係有關將8位元 資料位元組編碼為10位元碼組的邏輯,而本發明中所述的 λλ8Β10Β解碼器〃係有關將10位元碼組解碼為8位元資料位 1272797 兀組的邏輯。本發明中所述的λλ8Β10Β、編碼器/解碼器"係有 關8B10B編碼器以及8B1〇B解碼器的組合。 本發明中所述的''狀態機器〃係有關可界定一個或數個 2態的邏輯。例如,狀態機器可藉著改變—個或數個其狀 5態來響應於輸入。狀態機器可從來源接收一項資料輸入且 提供資料輸出到一目的地,其中資料輸出係表示一個或數 個狀態機器的狀態。該種資料輸出可呈特定資料格式且以 特定資料率供應到目的地。然而,此等僅為狀態機器的實 例,且本發明的實施例並不限於此。 10 本發明中所述的、、媒體獨立介面〃(MII)係有關呈獨立於 用以傳送貢料之特定傳輸媒體格式以從來源接收資料或傳 迗貝料到一目的地的一介面。例如,一資料收發器可把呈 貝料傳輸格式的資料傳送到一傳輸媒體以響應於在MII上 接收到的貧料。同樣地’ 一資料收發器可提供資料到MII 15以響應於從傳輪媒體接收到£資料傳輸格式的資料。Μπ 亦可從輕合到DDI之一個或數個資料通道的狀態機器接收 到貧料或對其提供資料。本發明中所述的'、1〇 Gjgabjt(十億 位元)ΜΙΓ (GMII)係有關能夠於大約每秒1〇 Gigabit(十億 位元)的資料率從一來源接收資料或傳送資料到目的地的 2〇 MII。本發明中所述的MO Gigabit(十億位元)ΜΙΓ (XGMII) 係有關能夠於大約每秒10 Gigabit(十億位元)的資料率從 一來源接收資料或傳送資料到目的地的MII。然而,此等 僅為MII的實例’且本發明的實施例並不限於此。 本發明中所述的”附接單元介面(AUI)〃係有關能夠在連 10 1272797 資料的實例,且本發明的實施例並不限於此。 對全雙工通訊來說,一對對應的資料通道可使用二對差 分信號(例如,用以在第一資料通道上從裝置傳送資料的一 對差分信號,以及用以在第二資料通道上於裝置上接收資 5 料的一對差分信號)。或者,單一資料通道可應用用以呈半 雙工運作模式來進行通訊的單一差分對信號。然而,此僅 為如何利用差分對信號來實行全雙工或半雙工通訊的實 例,且本發明的實施例並不限於此。 根據一實施例,除了耦合至DDI 14之外,裝置12與 10 16可耦合至數個資料通訊系統或輸入/輸出架構之任何一 個的其他裝置。例如,裝置12或16包含用以耦合到其他 裝置的一媒體獨立介面(MII),例如媒體存取控制器 (MAC)(未顯示)。該種MAC可耦合裝置12或16到數個其 他I/O裝置中的任一個,例如一多工資料匯流排、多通訊 15 埠交換核心或背板乙太網路交換機。MAC亦可耦合裝置12 或16至一個或數個封包分類裝置(例如用以進行網路協定 處理),例如網路處理器或封包分類ASIC。然而,此等僅 為可透過MAC耦合至MII的裝置實例,且本發明的實施例 並不限於此。 20 在另一個實施例中,裝置12或16包含耦合至實體層通 訊裝置(未顯示)而用以傳送或接收傳輸媒體資料的一 MII,例如同軸纜線、光纖纜線或絞線對佈線。然而,此等 僅為用以在MII上傳送資料或接收資料的資料傳輸媒體實 例,且本發明的實施例並不限於此。 12 1272797 在替代實施例中,裝置12或裝置16可獨立於Mil而與 MAC或實體層通訊裝置整合在一起。例如,裝置12或裝 置16包含獨立於MAC而與MAC或實體層通訊裝置整合的 傳送或接收狀態機器。然而,此等僅為替代實施例,且其 5 他實施例並不限於此。 第2圖至第4圖根據第1圖的裝置實施例展示出利用具 有2對、4對或8對資料通道之DDI的四個資料通道來傳 送或接收資料的裝置22。裝置22亦包含用以在DDI以及 另一個裝置(例如MAC或實體層通訊裝置(未顯示))之間傳 10 送資料的MII(未顯示)。或者,裝置22可獨立於該種MII 而與MAC或實體層通訊裝置整合在一起。在任一個實施例 中,裝置22將以一資料率在DDI以及其他裝置之間傳送 資料。在參照第2圖至第4圖描述的特定實施例中,各個 資料通道能夠以一設定資料率傳送資料,例如每秒2.5 15 Gigabit(十億位元)(例如包括冗餘工作大約為每秒3.125 Gigabit(十億位元))、全雙工模式。然而,此僅為用於資料 通道的例示資料率,且其他實施例可說明以不同資料率傳 送資料的資料通道。根據一實施例,裝置22可以根據用以 主動地在DDI中傳送或接收資料的數個資料通道來變換資 20 料率,其中將在DDI以及另一個裝置(例如MAC或實體層 通訊裝置(未顯示))之間傳遞資料。 在第2圖中,包含耦合至裝置22之四對資料通道28 的DDI 24(其中資料通道對28中的第一資料通道將從裝置 22傳送第一串列資料信號,而資料通道對28中的第二資 13 1272797 料通道則遠離於裝置22來傳送第二串列資料信號)將耦合 裝置22到一個1〇 Gigabit(十億位元)媒體獨立介面延伸子 層(XGXS)裝置26以根據IEEE Std_ 802.3ae第47款來運 作。DDI 24可提供10 Gigabit(十億位元)附接單元介面 5 (XAUI)。因此,可把裝置22組配為一個XGXS裝置以於大 約每秒10 Gigabit(十億位元)的資料率從DDI 24接收資料 或從其傳送資料。 在第3圖中,包含二對資料通道.38的DDI 34則耦合 裝置22到裝置36,其能夠以大約每秒5 Gigabit(十億位元) 1〇的資料率於裝置22以及裝置36之間傳送資料(例如一個 5000BASE_X裝置)。因此,可把裝置22組配為以大約每秒 5 Gigabit(十億位元)的資料率從DDI 24接收資料或從其傳 送資料。 在第4圖中,包含單一對資料通道48的DDI 44則耦 15合裝置22到裝置46 ’其能夠以大約每秒2·5 Gigabit(十億 位元)的資料率於裝置22以及裝置46之間傳送資料(例如 一個2500BASE-X裝置)。因此,可把裝置22組配為以大 約每秒2_5 Gigabit(十億位元)的資料率從DDI糾接收資料 或從其傳送資料。 20 在參照第2圖至第4圖所描述的實施例中,除了裝置 22之外’任何裝置26、36或46將相似地組構成可在一對、 二對或四對資料通道上傳送或接收資料。在該等特定實施 例中,-對、二對或四對資料通道的⑽可用以在裝置22 以及裝置26、36或46中之任何—個裝置之間傳送資料。 14 1272797 任何該等裝置26、36 $ 此或46亦具有根據DDI _之數 通道而從DDI值、、,一 寸 力 适或接收資料之速率來變換資料率的能 第5圖為一概要圖,其根據第2圖至第4圖的裝置實施 展夠依據從DDI絲地傳送或主動地接收資料的 數個貝料通道112而選擇性地在仙124上變換_資料率 的一種裝置102。裝置1〇2可利用熟知邏輯設計之技藝者 已知的技術而形成在一個或數個半導體裝置中。或者,_ 個或數個已展示部份可實行由處理器或微控制器來執行的 1〇機器可讀指令。然而,此等僅為如何在ΜΠ以及DDI之間 實灯傳送資料之裝置的實例,且本發明的實施例並不限於 此。 裝置102包含一實體媒體相依(PMD)子層部段11〇,其 能夠從一對或數對資料通道112接收信號或對其傳送信 15號;以及一實體編碼子層(PCS)部段106,其能夠從MII 124 接收貧料或對其傳送資料。一實體媒體附接(PMA)子層部段 108係耦合於PMD部段no以及PCS部段1〇6以傳送並 行資料信號到PCS部段106而響應於來自PMD部段110 的信號且以傳送已編碼資料信號到P M D部段11 〇以響應於 20 來自PCS部段106的並行資料信號。 PMD部段11〇包含多個資料通道介面(dli)ii4以及 115,其中各個DLI係耦合至一相連結資料通道112。各個 DLI 114以及115包含傳導接腳(未顯示),其適於耦合至印 刷電路板上的傳導元件,例如焊接黏合或裝置插座。或者, 15 1272797 各個DLI 114以及115可透過一傳導纜線連接器而耦合至 一纜線。各個DLI包含一組傳導接腳以對相連結資料通道 112傳送串列資料或從其接收串列資料。相連結資料通道 112可對DDI傳送串列資料信號或從其接收串列資料信號 5 作為一差分對信號。 針對PMD部段110的各個DLI 115,PMA部段108包 含時鐘以及資料復原(CDR)與解串行器電路u&CDR部份 可產生串列資料以響應於來自相連結DLI 115的一差分對 信號。為了響應於來自CDR部份的串列資料,解串行器部 10 伤將依據位元組區間而提供一個10位元並行資料字元到 PCS部段106。相似地,針對各個DLI 114,串行器電路 118將產生串列資料以透過DLI 114來進行傳輸而響應於 依據位元組區間從PCS部段106接收到10位元的並行資 料字元(例如透過印刷電路板痕跡或者透過10GBASE-CX實 行方案的連接器與纜線)。 針對PMD部段110的各個DLI 115,PCS部段106包 含一同步化電路122與一 8B10B解碼器120。針對從PMA 部段108接收到的1〇位元並行資料,同步化電路122將 檢測連續10位元〃碼組"之間的邊界,如2002年發表之IEEE 20 Std· 802.3ae 第 48·2·4·2·1 款中所述。8B10B 解碼器 120 隨後將把連續的10位元碼組解碼為8位元的位元組,如 2002年發表之IEEE Std· 802.3第36款中所述,並且提供 已解碼位元組到校準與延遲均衡(deskew)狀態機器130。 響應於依據位元組區間而從傳送狀態機器126接收到8位 16 1272797 元位元組,8B10B編碼器123將把各個8位元位元組編碼 為10位元碼組以在相連結DLI 114上進行傳輸。 根據一實施例,在8B10B解碼器120上接收到的碼組 包含已編碼資料與控制符號,例如指出在資料通道中接收 5到之資料之暫時校準的校準字元。可隨機地把該等校準字 元插入在資料通道中。例如,可在幀間(_mter_l:rame)間隙或 閒置時間中發生插入校準字元的動作以降低資料冗餘工作 的衝擊。除了提供已解碼8位元位元組到校準與延遲均衡 (deskew)狀態機器130之外,8B10B解碼器120將指出已 10 檢測校準字元在已解碼8位元位元組之間的位置。或者, 校準與延遲均衡(deskew)狀態機器130可獨立於8B10B解 碼器120而判定出校準字元的位置。藉著從主動地自資料 通道112接收資料的各個DLI 115接收到已接碼8位元位 元組,校準與延遲均衡(deskew)狀態機器130可序連形成 欲提供至接收狀態機器128之32位元字元的4個已校準位 元組。如果正主動地從4資料通道112接收串列資料信號 (如展示於第2圖)的話,校準與延遲均衡(deskew)狀態機 器130將從各個4資料通道選出一校準位元組以形成該32 位元字元。如果正主動地從2個資料通道112接收串列資 20 料信號(如展示於第3圖)的話,校準與延遲均衡(deskew) 狀態機器130將選擇從各個該等資料通道112接收到的二 個校準位元組以形成該32位元字元。如果正主動地從1個 資料通道112接收串列資料信號(如展示於第4圖)的話, 校準與延遲均衡(deskew)狀態機器130將合併4個連續的 17 1272797 已接收位元組以形成該32位元字元。 根據一實施例,可在裝置102以及利用一個或數個資料 通道112耦合至裝置102的一遠端裝置(未顯示)之間檢測 於入站或接收路徑上接收到的一”區域鏈詰故障’’。同樣 5 地,可於檢測到區域鏈結故障時且在超過該遠端裝置的一 位置上檢測於出站或傳送路徑上接收到的一、'遠端鏈結故 障〃。接收狀態機器128可接收指出來自遠端裝置的區域鍵 結故障或遠端鏈結故障的鏈結故障信號。相似地,傳送狀 態機器126將傳送一鏈結故障信號到該遠端裝置,其指出 10 區域鏈結故障或遠端鏈結故障(例如在MAC 104之外的— 位置上檢測到的一鏈結故障)。 根據一實施例,如果4對資料通道(通道〇至3)正主動 地傳送資料的話(即各個該等4個DLI 114正在資料通道 112中傳送〆串列資料信號,且各個4個DLI 115正接收 15來自資料通道112的串列資料信號),接收狀態機器128便 接收到該鏈結故障信號或者可由傳送狀態機器126傳送該 鏈結故障信號,如2002年發表之iEEE std· 802.3ae第 46_3_4款中所述。在此,4個已校準位元組,即在各個4 個資料通道上傳送/接收的一個位元組,可提供一鏈結故障 20信號(例如通道〇中的序列控制字元、通道1與2中的資料 字元0x00、以及通道3中的資料字元〇χ〇1以指出一區域 鏈結故障,或資料子元0x02以指出一遠端鏈結故障)。如 果一對單一資科通道正主動地傳送資料的話(即單一 DLI 114正在資科通道112中傳送一串列資料信號,單一 dli 18 1272797 115正接收來自資料通道112的串列資料信號),呈序列傳 送/接收的4位元組可提供該鏈結故障信號(例如傳輸一序 列控制字元、二資料字元0x00,以及資料字元〇χ〇1以指 出一區域鏈結故障,或資料字元〇χ〇2以指出一遠端鏈結故 5障)。或者,可呈2個串列位元組傳送/接收該鏈結故障信 號(例如資料字元0x01之後的一序列控制字元以指出一區 域鏈結故障,或資料字元〇χ〇2以指出一遠端鏈結故障)。 如果正好有二對資料通道112主動地傳送資料的話(即 各個一個DLI 114正在資料通道112中傳送一串列資料作 1〇號’且各個DLI 115正從資料通道112接收串列資料作 號),可以傳送/接收鏈結故障信號作為4個位元組,在呈 第二位元組區間中傳送的二個已校準位元組之後而呈第一 位元組區間中傳送的二個已校準位元組。例如,前面二個 已校準位元組包含一序列控制字元以及一資料字元〇χ〇〇。 15後面二個已校準位元組包含一資料字元0x00以及一資料 字元0x01以指出一區域鏈結故障,或一資料字元〇χ〇2以 才曰出一返端鏈結故障。作為呈第二位元組區間在傳送二個 已校準位元組之後呈第一位元組區間傳送二個已校準位元 組的一項替代方案,將呈單一位元組區間傳送二個已校準 20位元組,其中第一已校準位元組提供一序列控制字元而第 二位元組提供一資料字元ΟχΟΙ以指出一區域鏈結故障,或 資料字元0x02以指出一遠端鏈結故障。 在從校準與延遲均衡(deskew)狀態機器130接收到32 位元字元時,接收狀態機器128可格式化該32位元字元以 19 1272797 在Mil 124中作為32位元信號資料彳&號來傳輸。例如,當 MII 124包含XGMII提供的一信號格式時’如2〇〇2年發表 之IEEE Std_ 802_3ae第46款中所述,將袼式化該32位元 字元以作為信號RXD<31:〇>而與控制字元RXC<3:0>—同 5 傳輸。因此,接收狀態機器128將依據時脈信號RXj:LK 的區間傳送格式化為RXD<31:〇>的一 32位元字元到μπ 124,例如依據時脈信號RX—CLK的正負緣。相似地,傳送 狀態機器126可依據時脈信號Tx_CLK的區間而從MII 124 接收到格式化為XGMII信號TXD<31:0>的一 32位元字元 10以及控制字元TXC<3:0>,例如依據時脈信號ΤΧ-CLK的正 負緣。可由MAC 104產生且控制該種時脈信號tx_clk。 針對各個從MII 124接收到的32位元字元,傳送狀態 機器126可在主動地傳送資料的資料通道ι12之間劃分該 32位兀字元(例如,如果4個資料通道正主動地傳送的話, 15每個資料通道112便傳送1位元組;如果2個資料通道正 主動地傳送的話,每個資料通道n2便傳送2位元組;且 如果1個資料通道正主動地傳送的話,單一資料通道112 便傳送4位元組)。用於各個主動地傳送資料通道112的相 連結8B10B編碼器/解碼器12〇隨後將把各個位元組編碼 20 為對應10位元碼組以透過PMA部段108以及PMD部段 110傳輪到資料通道112。 根據一實施例,裝置102可維持二個時脈域,其中第一 時脈域用以控制傳送狀態機器126以及接收狀態機器128 的貝料率(例如於ΜΠ 124)而第二時脈域則用以控制個別 20 1272797 資料通道112 u ^ _ 或RX CLK -的貧料傳送與接收動作。時脈信號TX_CLK 第一妓冬多照控制第-時脈域的第-共同時脈信號。 二日、脈信號亦控制傳送狀態機器以以及接收狀態 5率 、、執订。藉著增加或降低第一共同時脈信號的頻 通、曾ϋ、曰加或降低傳送狀態機器126傳送資料到資料 二道山的資料率以及接收狀態機器128提供資料到隊 4㈣料率。例如,藉著變換第—共同時脈信號的頻率, :脈mx—ακ或RX—CLK(參照第一共同時脈信號)可具 1大約156.25 MHz的頻率以在MII 124上_每秒大約 G|gabit(十億位元)的資料率(例如,如果4個資料通道 1 欠U正主動地傳送資料且4個資料通道112正主動地接收 貝料的治)、大約78.12 MHz的頻率以維持MII 124上每秒 大、、、勺5 Gigabit(十億位tl)的資料率(例如,如果2個資料通 道112正主動地傳送資料且2個資料通道112正主動地接 收資料的話),以及大約39_06 MHz的頻率以維持MII 124 上每秒大約2·5 Gigabit(十億位元)的資料率(例如,如果工 個資料通道112正主動地傳送資料且丄個資料通道112正 主動地接收資料的話)。 根據一實施例,第二共同時脈信號將控制CDR與解串 20行器電路116、同步化電路122以及主動地從相連結資料 通道112接收,串列資料信號的8B10B解碼器120。相似 地,第二共同時脈信號將控制串行器電路118以及主動地 於對應資料通道112中傳送一串列資料信號的8B10B解石馬 器丄23。根據〆實施例,獨立於控制第一時脈域之共同時 21 1272797 脈信號的變化,第二共同時脈信號可控制以固定資料率(例 如,大約3·215 Gigabit(十億位元)每秒)傳輸串列資料到資 料通道112或從資料通道112接收串列資料。
根據一實施例,可利用熟知技藝者已知的時脈劃分電 5 路,而第一與第二共同時脈信號中的較快信號將產生第一 與第二共同時脈信號中的較慢信號。根據一實施例,可以 依據主動地傳送串列資料信號到資料通道112的數個DLI 115或主動地從資料通道112接收串列資料信號的數個 DLI 114的一項指示來控制第一時脈域的第一共同時脈信 10 號。在一實施例中,PMD部段110可提供一個4位元信號 signaLdetect<3:0;^j PCS 部段 106,其指出哪個 DLI 114 目前正從相連結資料通道112接收到一信號(例如,如IEEE P802.3ak 第 54·6·5 款中所述,其中 PMD_signaLdetect_n 將指出是否一資料通道η目前正在接收資料)。或者,pcs 15部段1〇6可接收管理資料輸入/輸出C'MDIO")介面之一暫 存器中的資料,如2002年發表之IEEE Std· 802.3ae第45 款中所述。然而,此等僅為PCS部段如何檢測從資料通道 接收資料或對其傳送資料之數個DLI的實例,且本發明的 實施例並不限於此。根據從資料通道112接收串列資料信 2〇號或對其傳送串列資料信號的數個DLI (例如4個、2個或 1個資料通道112),可因而設定第一共同時脈信號的頻率 以控制MII 124的資料率。 儘管第5圖的實施例包括一 ΜΠ 124,應該了解的是在 其他實施例中,一傳送狀態機器(例如傳送狀態機器126) 22 1272797 以及一接收狀態機器(例如接收狀態機器128)可獨立於Mil 而與MAC或實體層通訊裝置整合在一個單一裝置中。因 此,傳送狀態機器將至少部份地根據主動地傳送串列資料 信號的數個資料通道而以一資料率從該整合裝置傳送資料 5到DDI。相似地,接收狀態機器將至少部份地根據主動地 傳送串列資料信號的數個資料通道而以一資料率傳送資料 到該整合裝置。 10 15 20 儘管已經根據數個視為本發明例示實施例的實施例來 說明本發明,熟知技藝者將可了解的是,在不偏離本發明 的真實fell下’可以進行各種不同的變化方式且可有替代 、等放方帛外,在不偏離本發明巾心發明概念的揭示 可乂改炎本發明的揭不方式以適用於特定的狀況。因 :,並不意圖把本發明限制在所揭露的特定實施例中,然 發明包括屬於以下中請專利範圍内的所有實施例。 【圖式簡單說明】 弟1圖為一概要圖,其根據本發 ^ . 用裝置繼增實施例展不出 第2圖為—概要圖,其根據第i圖的裝置實施例展示 用DDI的四個資料通道而相合的裝置。 利用第:為—概要圖,其根據第1圖的裝置實施例展示 利用DDI的二個資料通道而耦合的裝置。 第4圖為-概《’綱第…裝置實施例展示 ^ DDI的一個資料通道而麵合的裝置。 第5圖為一概要圖’其根據第2圖至第4圖的裝置實施$ 23 1272797 展示出能夠依據從DDI主動地傳送或主動地接收資料的數 個資料通道而選擇性地一變換資料率的一種裝置。 【主要元件符號說明】 12 裝置 108 實體媒體附接(PMA)子 14 裝置對裝置互連體 層部段 (DDI) 110 實體媒體相依(PMD)子 16 裝置 層部段 22 裝置 112 資料通道 24 DDI 114 資料通道介面(DLI) 26 XGXS裝置 115 資料通道介面(DLI) 28 資料通道 116 資料復原(CDR)與解串 34 DDI 行器電路 36 5000 BASE-X裝置 118 串行器電路 38 資料通道 120 8B10B解碼器 44 DDI 122 同步化電路 46 2500 BASE-X裝置 123 8B10B編碼器 48 資料通道 124 MII (媒體獨立介面) 102 裝置 126 傳送狀態機器 104 MAC (媒體存取控制 128 接收狀態機器 器) 130 校準與延遲均衡 106 實體編碼子層(PCS)部 (deskew)狀態機器 段 24

Claims (1)

  1. 十、申請專利範圍: 第93124949號申請案申請專利範圍修正本 95.08.29. 1· 一種可縮放的裝置對裝置互連系統,其包含: 一媒體存取控制器(MAC);以及 一通訊裝置,其包含: 一媒體獨立介面(MII),其耦合至該MAC供以一資料率 進行傳送與接收資料動作中的至少一項; 多個資料通道介面,各個資料通道介面係能夠進行在一 裝置對裝置互連體中傳送一串列資料信號到一資料通 這及從一資料通道接收一串列資料信號中之至少一動 作;以及 資料率變換邏輯裝置,其至少部份地根據主動地傳送一 串列資料信號到該裝置對裝置互連體或主動地接收來 自該裝置對裝置互連體之—_列f料信號的該等資料 通道介面之數量來變換該資料率。 2·如申請專利範圍第1項之系統,其中該系統另包含耗合 至該MAC的一交換核心。 3·如申請專利範圍第i項之純,其中該系統另包含耗 至該MAC的一封包分類裝置。 20
    4·-種可縮放的裝置對裝置互連裝置,其包含: -媒體獨立介面_) ’其用於以_f料率進行傳送 接收資料動作中的至少一項; 多個資料通道介面’各個資料通道介面係能夠進行在 裝置對|置互連體中傳送—串列資料信號到-資料 25 一-^ “—.一一〜〜j 道及從一資料通道接收一串列資料信號中之至少一動 作;以及 貝料率變換邏輯裝置,其至少部份地根據主動地傳送一 串列資料k號到該裝置對裝置互連體或主動地接收來 5 自忒I置對裝置互連體之一串列資料信號的該等資料 通道介面之數量來變換該資料率。 5·如申明專利範圍第4項之裝置,其中各個資料通道介面 係相連結於-第—差分對以傳送—串列f料信號,且相 連結於一第二差分對以接收一串列資料信號。 】〇 6·如中請專利範圍第5項之裝置,其中該等多個資料通道 介面能夠傳送資料到—1〇 gigabit(十億位元)附接單元 介面,且從其接收資料。 7.如申請專利範圍第4項之裝置,其中該裝置另包含: 15 多個8Bl〇B解碼器,各個8B1〇B解碼器係相連結於該 =料通道介面中之—,各個8B1QB解碼器能夠依據 _弟-時脈信號的第—區間從—差分對解碼—個8位 元位元組; 20
    接收狀怨機為,其用以於一第二時脈信號的第二^ 間對该ΜΠ提供一固定長度資料信號;以及 用^變換該等第二區間的邏輯裝置,其用以根據主如 八Ζ衣置對衣置互連體接收串列資料的該等資料通」 介面之數量來變換該等第二區間。 —申叫專利乾圍第4項之裝置,其中該裝置另包含: 傳、狀恶機态’其用以於一第一時脈信號的第一區 26
    震 2T97 從該Mil接收到一固定長度資料信號; 多個8B10B編碼器,各個8β1〇Β編碼器係相連結於該 等資料通道介面中之一,各個8β1〇Β編碼器能夠於一 第一時脈信號的第一區間編碼該固定長度資料信號的工 個8位元位元組以傳輸到一差分對;以及 用以’k換轉第二區間的邏輯裝置,其用以根據主動地 傳送串列資料到該裝置對裝置互連體的該等資料通道 介面之數量來變換該等第二區間。
    9·如申4專利耗圍第4項之裝置,其中該裝置對裝置互連 體包含印刷電路板線跡。 ι〇·如申請專利範圍第4項之裝置,其中該裝置對裝置互連 體包含一纜線。 11·-種可縮放的裝置對裝置互連方法,其包含下列步驟: 進行以-資料率傳送資料到一媒體獨立介面_)和從 其接收資料動作中的至少一項;
    進行在一裝置對裝置互連體中傳送一串列資料信號到 -個或數個資料通道及從—個或數個資料通道接收— 串列資料信號中之至少-動作,各個資料通道係利用一 相連結資料通道介面|馬合於該MU ;以及 至少部份地根據主動地傳送一串列資料信號到該裝置 對裝置互連體或主動地接收來自該裝置對袭置互連雕 之:串列資料信號的該等資料通道介面之數量來變: 其中該方法另包含: 12e如申請專利範圍第11項之方法, 27 傳送呈第一差分對信號的一個或數個串列資料信號到 · 該裝置對裝置互連體;以及 從該裝置對裝置互連體接收呈第二差分對信號的一個 或數個串列資料信號。 „ 13.如申請專利範圍第12項之方法’該方法另包含傳送資 料到一個10 gigabit(十億位元)附接單元介面及從其接 收資料。 14_如申請專利範圍第^項之方法,其中該方法另包含: 於一個或數個資料通道介面上,接收來自該裝置對裝置 隹 互連體的一串列資料信號; 根據一種8B10B解碼體系解碼該串列資料信號以於一 些位元組區間提供一個8位元位元組; 於具有一頻率之一時脈信號的一些區間對該Μπ提供 一固定長度資料信號;以及 根據主動地接收來自該裝置對裝置互連體之一串列資 料信號的該等資料通道介面之數量來變換該時脈信號 的頻率。 0 15.如申請專利範圍第打項之方法,其中該方法另包含·· 於具有-頻率之-時脈信號的—些區間接收來自該刚 的-固定長度資料信號,該固定長度資料信號具有多個 8位元位元組; 根據-種8Β10Β編碼體系將各個8位元位元組編碼為 一個10位元碼組; 透過一個或數個貧料通道介面對該裝置對裝置互連體 28
    傳送該等碼組;以及 至 壯少部份地根據主動地傳送串列資料信號到該裝置對 二置互連體的該等資料通道介面之數量來變換 化號的頻率。 6.如申凊專利範圍第11項之方法 連體包含印刷電路板線跡。 .如申凊專利範圍第1J[項之方法 連體包含一纜線。 ,其中該裝置對裝置互 ,其中該裝置對裝置互 10 •—種可縮放的裝置《置互連系統,其包含: -實體層通訊裝置,其以—f料率於—傳輸媒體以及一 媒體獨立介面(Mil)之間傳送資料;以及 一通訊裝置,其包含··
    15 ㈣資料通道介面,各個資料通道介面係能夠進行在一 裝置對裝置互連體中傳送—串列資料信號到—資料通 逼及攸-#料通這接收-串列資料信號巾之至少一動 作;以及 資料率變換邏輯裝置,其至少部份地根據絲地傳送一 串列資料信號到該裝置對裝置互連體或主動地接收來 自為衣置對裝置互連體之-串列資料信號的該等資料 通道介面之數量來變換該資料率。 瓜如申請專利第18項之系統,其中該實體層通訊裝 置係適於在該MII以及一光纖纜線之間傳送資料。 机如申請專利範圍第18項之系統,其中該實體層通訊裝 置係適於在該MII以及-絞線對電縵之間傳送資料。
    29
    21·—種可縮放的裝置對裝置互連裝置,其包含: -狀態機器’其用於以一資料率進行傳送與接收資料動 作中的至少一項; 多士個資_道介面,各個資料通道介面係能夠進行在- 衣置對裝置互連體中傳送一串列資料信號到一資料通 逼及k胃料通這接收_串列資料信號中的至少一動 作;以及
    貝料率變換邏輯裝置,其至少部份地根據主動地傳送一 串列資料信號到該裝置對裝置互連體或主動地接收來 自。亥衣置對I置互連體之—串列資料信號的該等資料 通逼介面之數量來變換該資料率。 士申《月專利|巳圍帛21項之裝置,其中各個資料通道介 面係相連結於-第—差分對以傳送—串列資料信號,且 相連結於一第二差分對以接收-串列資料信號。 申"月專利範圍第22項之裝置,其中該等多個資料通
    ,介面能夠傳送資料到一個1〇 g_t(十億位元)附接 單元介面且從其接收資料。 Μ專利範圍第21項之裝置’其中該資料率係由一 第-時脈信號的-頻率所控制,且其中該裝置另包含: ^固8咖解碼器,各個8Β1〇β解碼器係相連結於該 等資料通道介面中之-,各個8Β1〇Β解碼器能夠以一第 2時脈信號之一頻率所控制的一速率而解碼來自一差 分對的一個8位元位元組;以及 頻率變換邏輯裝置,其用以至少部份地根據主動地接收 30 DU·丨 IWm 來自該裝置對裝置互連體之串列資料的該等資料通道 介面之數^:來變換該第一時脈信號的頻率。 25·如申請專利範圍第21項之裝置,其中該資料率係由一 第一時脈信號的一頻率所控制,且其中該裝置另包含: 5 乡個8B10B編碼器,各個8B10B、編碼器係相連結於該
    等資料通道介面中之一,各個8B10B編碼器能夠編碼該 固疋長度寅料L號的一個8位元位元組供以一第二時脈 信號所控制的一速率傳輸到一差分對;以及 頻率Μ邏輯《’其用以至少部份地㈣主動地傳送 10 串列資料到該裝置對裝置互連體的該等資料通道介面 之數量來變換該第一時脈信號的頻率。 26·如申請專利範圍第21項之裝置,其中該裝置另包含一 個隊,供以該資料率進行傳送資_職態機器及從 其接收資料二項動作中之至少一動作。
    27·如申δ月專利範圍第21項之裝置,其中該裝置另包含一 貝體層通釩裝置,供以該資料率進行傳送資料到該狀熊 機器及從其接收資料二項動作中之至少一動作。 28.如申請專利範圍第21項之裝置,其中該裝置對裝置互 連體包含印刷電路板線跡。 〇 29.如申請專利範圍帛21 J員之裝置,其中該裝置對裝置互 連體包含一纔線。 3〇·—種可縮放的裝置對裝置互連方法,其包含下列步驟: 以-資料率進行傳送資料到—狀態機器與從其接收資 料中的至少一項; 31 i2?2797 ......... ' :一」 1 ♦ ^ ,: ;': ·'--·' ': 'V · - ';>*;:·... -r; ;, V;V -, ... *, ..丄 i 在一裝置對裝置互連體中進行傳送一串列資料信號到 · 一個或數個資料通道及從一個或數個資料通道接收一 串列資料信號中的至少一項,各個資料通道係由一相連 結資料通道介面耦合於該狀態機器;以及 · 至少部份地根據主動地傳送一串列資料信號到該裝置 對叙置互連體或主動地接收來自該裝置對裝置互連體 之一串列資料信號的該等資料通道介面之數量來變換 該資料率。 31·如申請專利範圍第30項之方法,其中該方法另包含: · 傳送呈第一差分對信號的一個或數個串列資料信號到 該裝置對裝置互連體;以及 從該裝置對裝置互連體接收呈第二差分對信號的一個 或數個串列資料信號。 15 32·如申請專利範圍第31項之方法,該方法另包含傳送資 料到-個10 gigabit(十億位元)附接單元介面及從其接 收資料。 33.如申請專利範圍第如項之方法,其中該方法另包含: φ 根據一時脈信號的一頻率來控制該資料率; 於-個或數個資料通道介面上,接收來自該裝置對裝置 互連體的一串列資料信號; 根據-種咖0B解碼體系解碼該串列資料信號,以於 一些位元組區間提供一個8位元位元組;以及 根據主動地接收來自該裳置對裝置互連體之一串列資 料信號的該等資料通道介面之數量來變換該時脈信= 32 的頻率 料·圍第30項之方法,其中該方法另包含: 雜悲機裔上以由具有_頻率之_時脈信號所控制 ^速率來接收―固定長度資料信號,該固定長度資料 ^號具有多個8位元位元組·, 根據-種8_B編碼體系將各個8位元位元組編碼為 一個10位元碼組; 透過一個或數個資料通道介面對該裝置對裝置互連體 傳送該等碼組;以及 至少部份地根據主動地傳送串列資料信號到該裝置對 裝置互連體的該等資料通道介衫數量來變換該時脈 信號的頻率。
TW093124949A 2003-08-20 2004-08-19 Scalable device-to-device interconnection TWI272797B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/645,045 US7516237B2 (en) 2003-08-20 2003-08-20 Scalable device-to-device interconnection

Publications (2)

Publication Number Publication Date
TW200531475A TW200531475A (en) 2005-09-16
TWI272797B true TWI272797B (en) 2007-02-01

Family

ID=34194224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093124949A TWI272797B (en) 2003-08-20 2004-08-19 Scalable device-to-device interconnection

Country Status (7)

Country Link
US (1) US7516237B2 (zh)
EP (1) EP1668832B1 (zh)
CN (1) CN1871817B (zh)
AT (1) ATE447276T1 (zh)
DE (1) DE602004023867D1 (zh)
TW (1) TWI272797B (zh)
WO (1) WO2005020513A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050210310A1 (en) * 2002-08-30 2005-09-22 Fujitsu Siemens Computers Gmbh Method and apparatus for operating peripheral units on a bus
US8401043B1 (en) * 2008-11-18 2013-03-19 Marvell Israel (M.L.S.L) Ltd. Hardware interface utilizing alignment symbols for demultiplexing
EP2362233B1 (en) * 2010-02-02 2014-05-14 STMicroelectronics Srl Electrical interconnection integrated device with fault detecting module and electronic apparatus comprising the device
US8972614B2 (en) * 2011-12-26 2015-03-03 Apple Inc. Half-duplex SATA link with controlled idle gap insertion
US9537644B2 (en) 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
JP2014138389A (ja) * 2013-01-18 2014-07-28 Canon Inc 送信装置、受信装置、情報処理システム、制御方法及び通信方法
US9230505B2 (en) * 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
US11190335B2 (en) * 2018-01-23 2021-11-30 Intel Corporation Method and apparatus for performing non-unique data pattern detection and alignment in a receiver implemented on a field programmable gate array

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169729B1 (en) * 1997-04-08 2001-01-02 Level One Communications, Inc. 200 Mbps PHY/MAC apparatus and method
US6094439A (en) * 1997-08-15 2000-07-25 Advanced Micro Devices, Inc. Arrangement for transmitting high speed packet data from a media access controller across multiple physical links
US6760307B2 (en) 1997-08-29 2004-07-06 Intel Corporation Method and apparatus for controlling the flow of data between servers using optimistic transmitter
US6604206B2 (en) * 2001-05-30 2003-08-05 Cicada Semiconductor Corporation Reduced GMII with internal timing compensation
US7433971B2 (en) 2001-11-16 2008-10-07 Intel Corporation Interface and related methods for dynamic channelization in an ethernet architecture
US20030235203A1 (en) * 2002-06-25 2003-12-25 Alderrou Donald W. Extender sublayer device
US7324537B2 (en) * 2003-07-18 2008-01-29 Intel Corporation Switching device with asymmetric port speeds

Also Published As

Publication number Publication date
CN1871817B (zh) 2010-10-13
US7516237B2 (en) 2009-04-07
TW200531475A (en) 2005-09-16
ATE447276T1 (de) 2009-11-15
CN1871817A (zh) 2006-11-29
EP1668832A1 (en) 2006-06-14
WO2005020513A1 (en) 2005-03-03
EP1668832B1 (en) 2009-10-28
US20050044257A1 (en) 2005-02-24
DE602004023867D1 (de) 2009-12-10

Similar Documents

Publication Publication Date Title
US7751442B2 (en) Serial ethernet device-to-device interconnection
EP1738533B1 (en) Transceiver with automatic configuration based on auto-negociation
US9961006B1 (en) Network switch for transmitting data according to an auto-negotiated data rate
US7020729B2 (en) Protocol independent data transmission interface
US7486721B2 (en) Physical layer device having an analog serdes pass through mode
TWI272797B (en) Scalable device-to-device interconnection
CN111788797B (zh) 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法
CN104869176A (zh) 使用共享数据路径的多个以太网端口以及端口类型
WO2011148621A1 (ja) リング伝送システムにおけるノード装置、集積回路及び制御方法
CN110838892B (zh) 多路全双工串口的高可靠合并转发方法
CN111713073B (zh) 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法
Heller et al. Power-over-Ethernet for avionic networks
CN111713078B (zh) 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法
CN110865955A (zh) 多路全双工串口的高可靠合并转发系统
Lam Beyond gigabit: application and development of high-speed ethernet technology