TWI260488B - An integrated circuit package with on-package detachable voltage regulation module and a computer system using the same - Google Patents

An integrated circuit package with on-package detachable voltage regulation module and a computer system using the same Download PDF

Info

Publication number
TWI260488B
TWI260488B TW093132993A TW93132993A TWI260488B TW I260488 B TWI260488 B TW I260488B TW 093132993 A TW093132993 A TW 093132993A TW 93132993 A TW93132993 A TW 93132993A TW I260488 B TWI260488 B TW I260488B
Authority
TW
Taiwan
Prior art keywords
vrm
coupled
package structure
substrate
package
Prior art date
Application number
TW093132993A
Other languages
English (en)
Other versions
TW200523724A (en
Inventor
Debendra Mallik
Priyavadan Patel
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200523724A publication Critical patent/TW200523724A/zh
Application granted granted Critical
Publication of TWI260488B publication Critical patent/TWI260488B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Power Sources (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

1260488 (1) 九、發明說明 【發明所屬之技術領域】 本發明大致關係於電腦系統，更明確但並不限定於用 於電壓調整模組之封裝設計。 【先前技術】 電腦系統之一重點爲電源提供。一般而言，受調整之 電力必須供給至各種系統元件，例如週邊裝置、電路板、 及積體電路。在一典型架構中，電源被用以將交流（AC ) 輸入轉換爲各種直流（D C )電壓輸出，以供給至該電腦系 統。電源提供某一程度的電力調整，以用於各種的系統元 件。然而，爲電源所提供之電力調整對於供電例如系統處 理機的重要元件顯然不足。 爲了提供加強之電力調整，很多系統使用一特殊架構 的電壓調整器或電壓調整模組（VRM )。電壓調整器或 VRM接收來自電源的”預調整”DC輸入，並進一步調整輸 入’以移除暫態電壓等等。此電力調整功能係藉由使輸入 電壓通過各種濾波元件，包含被動及/或主動濾波元件加 以完成。對於一電壓調整器，電壓調整元件係直接安裝在 主機板（或其他電路板）上，而對於V RM，則電壓調整元 件被安裝在分開之板，該板係經由一連接器而耦接至主機 板（或其他電路板）者。對於很多伺服器，VRM爲一可拆 卸模組’其係經由一連接器耦合至主機板，該連接器利用 一內建定鎖機制以將該模組固定於定位。 -4- (2) 1260488 一典型電壓調整益女裝十係被顯不於第ia圖中。 在此例子中，電壓調整器元件1 〇〇係被安裝至一主機板 102。一"笔源（未不出）也被親合至主機板102，並經由形 成在主機板上之相關電力面/軌跡（未示出）提供輸入電 力給電壓調整元件1 0 0。一處理機封裝1 〇 4係經由一插座 1 0 6耦合至主機板1 0 2。典型地，插座1 〇 6係使用一銲錫 迴銲製程安裝至主機板1 0 2上，造成多數銲錫接點1 〇 8。 一般而言，插座106可以包含傳統插座式連接器或一零插 力（ZIF )連接器，其任一個均包含多數插座接線1 〇 9。 處理機封裝1 0 4包含一封裝基材1 1 〇、一處理機晶粒 112、一整合式熱散播器（IHS) 114及一散熱器116。在 處理機晶粒1 1 2的下面經由多數錫球1 1 8被”倒裝，，至封裝 基材1 1 〇。處理機晶粒的頂面則經由一熱膏1 2 0被熱锅合 至IHS1 14。散熱器1 16通常被耦合至IHS1 14，以在元件 間例如經由一熱膏1 2 2而支援一優良的熱傳遞。這些耦合 機構更包含銲錫及機械安裝技術，例如安裝夾等等。 另一傳統電壓調整器設計係如第1 b圖所示。在此設 計中，VRM 124包含一被安裝在電路板126上之電壓調整 元件100A，其係經由連接器128耦合至主機板102。 該等傳統電壓調整器及VRM安裝設計有若干缺點。 首先，因爲電壓調整元件或VRM被耦合至主機板，所以 ，其必須將電力由被調整之電壓輸出經由主機板發送至處 理機。隨著處理機速度增加，功率消耗也對應增加。因爲 供應至處理機之電壓（例如3 .3伏）必須保持爲低，所以 (3) 1260488 在主機板中之經由電力軌跡所產生之熱已經隨著處理機電 力消耗增加而對應增加。這造成主機板電力軌跡過熱及在 銲錫接點1 08及/或插座接線上之熱應力。 其他缺點有關於機械考量。典型地，VRM被放置在環 境中，其經由一或多數風扇，利用強迫的對流冷卻。在 VRM及/或其他系統元件上之氣流可以造成機械諧振。這 些諧振隨後將被耦合至VRM及主機板間之連接，造成連 接故障。 【發明內容及實施方式】 於此將說明可拆卸封裝電壓調整模組的實施例。於以 下說明中，說明了各種特定細節，以提供對本發明實施例 的全盤了解。然而，熟習於本技藝者可以了解，本發明可 以在沒有該特定細節或其他方法、元件及材料等加以實施 。於其他例子中，已知結構、材料或操作並未被詳細說明 ’以避免對本發明之限定。 Φ 於本說明中，有關” 一實施例”係表示一有關於該實施 例之特定特性、結構或特徵，並被包含在本發明之至少一 實施例中。因此，於本說明書中所出現之，，一實施例，，並不 _ 全部表示同一實施例。再者，特定細節、結構或特徵可以 在一或多數實施例中，以任一方式加以組合。 依據本發明原理，於此所揭示之封裝設計之實施例係 將一電壓調整模組或電壓調整元件放置接近一處理機或類 似高功率積體電路，以加強機械強度同時降低熱產生及在 -6- (4) 1260488 先前技藝中之故障模式。封裝設計包含具有封裝體式VRM (或VRM元件）的封裝體，以免除需要提供分開之安裝 件，用於在系統主機板上之V R Μ或V R Μ元件。 包含本發明之第一組例示實施例的1C封裝2 00Α及 2 00Β的細節係被顯示在第2a-c圖中。如於第2a及2b圖 所示，1C封裝200A及200B之下部份的很多封裝元件係 類似於有關第1 a及1 b圖所示之傳統封裝設計所述者。與 第1 a及1 b圖類似標號的元件包含一主機板1 〇2 A (類似 於102，但沒有VRM元件或VRM連接器）、一插座1〇6 、一銲錫接點1 0 8、插座接線1 0 9、熱膏1 2 0、一基材 1 1 0 A (類似於基材1 1 〇，但在其頂部有不同電氣佈局）、 處理機晶粒1 1 2及錫球1 1 8，用以將處理機晶粒倒裝至基 材。 然而，不同於第1 a及1 b圖之傳統封裝設計，於此所 揭示之每一實施例包含一 VRM (或VRM元件），其係包 含作爲1C封裝的一部份，而不是耦接至主機板等之元件 組或分離之部件。例如，1C封裝200 A包含附著至整合式 熱散播器2 0 4，其隨後經由錫球2 1 4附著至基材1 1 〇 a。於 第2a圖所示之實施例中，VRM202之元件208係安裝至一 印刷電路板（P C B ) 2 1 0，其經由多數結件耦合至I η S 2 0 4 。一般而言，結件2 1 2可以包含任意類型之結件，其係適 用以耦合一小PCB至IHS 2 04者，包含但並不限定於螺紋 結件（例如螺絲）、鉚釘、插銷、夾等等。於第2 b圖中 之Ϊ C封裝2 0 0 B之貫施例利用一類似架構，除了第二 (5) 1260488 VRM2 02’（或VRM元件組）係被耦接至IHS204的背面。 一般而言，IC封裝2 0 0 B之實施例係爲例示架構，其中， V RM組件的部份係被位在封裝外型旁的一個以上之區域。 V R Μ女裝技術的其他細節係被顯示於第2 c圖。 於此所揭示之每一實施例的重要考量爲提供在 VRM 及相關元件間之電氣連接。例如，在1C封裝與VRM間之 連接點（例如連接器1 0 8 )有需要一電氣路徑，以供給輸 入電力至VRM。另外，在VRM輸出與基材1 10Α間需要 一電氣路徑，使得基材1 1 0 Α可以提供適當之電力輸入， 或選用地，提供控制輸入/輸出（I/O )信號給處理機晶粒 112° 有作爲熱消散機構及內連線構件之整合型熱散播器 2 04在其中之例示電氣連接佈局係如第2d及2e圖所示。 於一實施例中，在IHS 2 04與基材101 A間之電連接係由多 數錫球或接頭2 1 4的機構所提供。錫球2 1 4具有兩目的： 1 )在軌跡及/或IHS 2 04主體間之電氣連接；及2 )穩固地 將IHS (及散熱器116 )安裝至1C封裝的其他部份之機構 。也可以使用其他類型之連接，例如線黏結、匹配連接器 等等。當使用這些類型之連接時，將需要提供另一機構， 以將IHS固定至基材，例如一高強度環氧或機械組件（例 如夾組件、結件等）。 於第2d圖之實施例中，IHS204之主體被用以提供電 連接至共同地端，有效地作爲一接地面。這係以加寬的虛 線216所示，但可以了解的是，當ms之主體被使用作爲 (6) 1260488 一接地面時，其可以提供一鄰近之電氣連接 當IHS204被接地時，在電氣連接至IHS204 之點間完成接地連接。例如，如第2 a圖剖 球214A及2] 4B係被電氣耦接至IHS204之 錫球被連接至地端，則IHS 2 04隨後將也被連 同時，一分離之內連線層或多數層2 1 8 形成在層中之相關電軌跡，而發送電源輸入 控制I/O信號於VRM202與基材1 1 0A之間 體一般爲導電材料所作成（若有必要，IHS 接地面），所以，需要有一絕緣層222被放 218與IHS204之主體之間。內連線層218 單一層，也可以類似於用於多層P CB中之多 式，包含多數層。一般而言，內連線層將包 用以至少來自 VRM之電力輸出。於部份例 跡也被提供以提供用於控制通過於處理機與 信號的電氣連接。如第2 d及2 e圖所示之連 對應於包含在內連線層2 1 8中之佈局軌跡。 輸入軌跡223、電源輸出軌跡224及控制I/O 該IHS組件（即主體、絕緣層220及內 可以使用任一之已知電路形成技術加以形成 實施例中，I H S 2 0 4之主體包含例如銅之金; 傳統半導體製程，被塗覆以一例如二氧化矽 緣層。由例如銅、銀或金之金屬所作成之多 使用另一已知形成電軌跡的製程，例如低壓 路徑。這可以 之VRM202中 面圖所示，錫 下側。若這些 接至地端。 係被用以經由 、電源輸出及 。因爲IHS主 係被使用作爲 置在內連線層 大致可以包含 數路徑層的方 含電路徑層， 子中，其他軌 VRM間之I/O 續線電路軌跡 這些包含電源 軌跡226。 連線層2 1 8 ) 。例如，於一 屬，其係使用 (S i 0 2 )的絕 數電軌跡然後 氣相沉積或化 -9- (7) 1260488 學蝕刻，加以形成在Si02上。 第2 d及2 e圖所示之虛線2 2 8顯示形成在基材內（或 上）之電路徑，該等路徑一端被耦接至錫球2 1 4並被用以 連接電源輸出軌跡2 24及控制I/O軌跡226 (經由個別錫 球2 1 4耦接）至（經由銲錫凸塊1 1 8 )形成在處理機晶粒 1 1 2下側上之適當墊。這些電路徑包含一組接點，其電氣 耦接基材（及IHS 204 )與處理機晶粒。這些軌跡可以內 藏在與電源輸入軌跡同一層，或者，可以佔用一或多數分 離層。 第2d圖之實施例的另一架構係示於第2e圖。於此架 構中，接地輸入經由形成在連接佈局面2 1 8中之錫球 214C及D與接地軌跡23 0而耦接至VRM202。於一實施 例中，接地軌跡23 0包含分開之接地面，其係形成在連接 佈局面2 1 8的分開層中。或者，接地軌跡2 3 0也可以佔用 與電源及I/O軌跡相同的層中。於部份例子中，吾人想要 將用以處理機晶粒之接地與用於系統其他部份之接地分隔 。第2e圖之實施例完成此作用。 一般而言，VRM202之PCB210可以經由任一傳統連 接技術，而耦接至爲IHS 2 04所提供的各種軌跡、電源及 接地面。這些包含但並不限定於線黏結、匹配連接器及銲 錫接點。爲了例示目的，這些連接係被顯示爲接線2 3 2。
於相當於本發明第二組實施例的1C封包3 00 A及 3 0〇B係分別被顯示在第3a及3b圖中。在這些架構中， (用於1C封裝300A之）單一 VRM302或一對（用於1C -10- (8) 1260488 封裝3 00B之）VRM3 02及3 0 2,被安裝在IHS 3 04之頂側。 VRM3 02及VRM3 02’係經由邊緣連接器3 06及3 0 6,而電氣 耦接至形成在IH S 3 04下側上之內連線層21 8A中之電軌跡 。一般而言，邊緣連接器3 06及3 0 6’可以包含類似於用於 個人電腦（PC )插入卡之連接器類型，其中，個別連接器 係被安排在連接器的內側上並被架構以連接至形成在P C 插入卡邊緣。或者，一軟性纜（未示出）可以被用以替換 邊緣連接器。或者，也可以使用一側接腳式連接器。一般 而言，1C封裝300A及300B之具有與第la-b及2a-b圖之 元件相同參考號的其他元件係執行與先前元件相同之功能 〇 相關於本發明第三組實施例的1C封裝4 00 A及400B 係分別顯示在第4a及4b圖中。一般而言，1C封裝400A 及400B之具有與第la-b及2a-b圖之元件相同參考號的 其他元件係執行與先前元件相同之功能。在這些架構中， (用於1C封裝400A之）單一 VRM402或（用於1C封裝 400B之）一對VRM402及402’係耦接至IHS404之一端或 兩端，使得 VRM的 PCB係實質平行 IHS。VRM402及 VRM402’係經由邊緣耦接器406及406’電耦接至形成在 I H S 4 0 4下側中之內連線層2 1 8 B中之電軌跡。一般而言， 邊緣耦接器406及406’可以包含類似於邊緣連接器的架構 ，其在一側提供連接機構。於一實施例中，一軌性纜（未 顯示）可以用以提供至VRM的電連接，同時，緣耦接器 4 06及4 06’包含機械聯結件，其係單獨用作機械耦接 -11 - (9) (9)1260488 VRM402及402’至IHS404。一般而言，具有與第la-b及 2 a-b圖之元件相同參考號的其他元件係執行與先前元件相 同之功能。 第5圖例示電腦系統5 0 0之實施例，其中，可以使用 本發明實施例者。電腦系統5 0 0大致爲例示各種電腦裝置 ，包含個人電腦、膝上型電腦、工作站、伺服器等等。爲 了簡明起見，於此只討論電腦系統的基本元件。電腦系統 5 00包含一機殻5 02，其包圍各種元件，例如，軌碟機504 、硬碟機506、電源507、及主機板508。電源507提供電 力給主機板及附著至其上之元件，與各種週邊裝置，例如 軌蹀機504及硬碟機506。硬碟機506可以包含一單一單 元或多數單元，並可以選用地內藏在電腦系統5 00外。主 機板5 0 8包含一記憶體510，使用1C封裝200A (如所示 )耦接至一或多數處理機封裝。記憶體5 1 0可以包含但並 不限定於動態隨機存取記憶體（SRAM )、同步動態隨機 存取記憶體（S D R A Μ ) 、R a m b u s動態隨機存取記憶體（ RDRAM )等等。1C封裝200A包含相關於一微處理機的處 理機晶粒，包含但並不限定於CI S C (複雜指令集運算） 處理機，例如英特爾公司之x8 6、Pentium、或Itanium族 處理機、摩托羅拉系微處理機、或RIS C (精簡指令集運 算）處理機，例如昇陽之SPARC處理機等等。
包含有監視器5 1 4，用以顯示爲電腦系統5 0 0所執行 之韌體、軟體程式及程式模組所產生之圖形及文件。滑鼠 5 1 6 (或其他指示裝置）也可以被連接至一串列埠、U S B -12- 1260488 do) (通用串列匯流排）埠等之其他連接至處 排埠。一鍵盤5 1 8係以類似於滑鼠5 1 6甶 板5 0 8 ’以用以輸入文字及命令。於一實 統5 0 0同時也包含一網路介面卡（NIC) 介面（未示出），用以將電腦系統5 0 0 5 22，例如區域網路（LAN )、廣域網路 際網路。 電腦系統 5 00可以選用包含一光锚 5 24，其中可以插入 CD-ROM，使得例如 行檔案及在碟片上之資料可以被讀取或傳 及/或硬碟506。在電腦系統5 00中，也可 記憶體儲存裝置。 於本發明上述之例示實施例中，包含 不是用以限制本發明如所述之形式。本發 子係作例示目的，熟習於本技藝者所了解 範圍內的等效修改仍有可能。 這些修正可以在上述詳細說明的教導 下申請專利範圍所用之名詞並不是用以限 與申請專利範圍所揭示之特定實施例。相 範圍係由以下申請專利範圍所決定’其係 圍等效的解釋加以建立。 【圖式簡單說明】 第la及lb圖爲先前技藝中常見之{| 理機5 1 2的匯流 方式連接至主機 施例中，電腦系 5 2 0或內建NIC 連接至電腦網路 (WAN )、或網 ;(CD-ROM )機 作業系統之可執 送入記憶體5 1 0 以包含其他大量 摘要所述者，並 明之實施例及例 ，其他在本發明 下加以完成。以 定本發明至說明 反地，本發明之 依據申請專利範 統IC封裝設計 -13- (11) 1260488 的剖面圖； 第2a及2b圖爲依據本發明實施例之第一組例示IC 封裝設計的剖面圖； 第2 c圖爲一平面圖，例示電壓調整模組係如何連接 至整合式熱散播器的細節； 第2 d及2 e圖顯示依據本發明各實施例之形成在內連 線件之內連線層中之內連線佈局； 第3 a及3 b圖顯示依據本發明一實施例之第二組例示 封裝設計的剖面圖； 第4a及4b圖爲依據本發明一實施例之第三組例示IC 封裝設計的剖面圖；及 第5圖爲本發明1C封裝實施例可以使用之例示電腦 系統的示意圖。 【主要元件符號說明】 1 0 0 :電壓調整元件 102 :主機板 104 :封裝 1 06 :插座 108 :銲錫接點 1 1 〇 ··封裝基材 1 1 2 :處理機晶粒 1 1 4 :整合式熱散播器 1 1 6 :散熱器 -14- (12) (12)1260488 1 1 8 :錫球 120 :熱膏 1 22 :熱膏 124： VRM 1 2 6 :電路板 1 2 8 :連接器 200A，B: 1C 封裝 1 〇 2 A :主機板 1 1 0 A :基材
1 〇 9 :插座接線 202，202’ ： VRM 2 0 8 :元件 2 1 0 :印刷電路板 204 ： IHS 2 1 2 :結件 2 1 4，2 1 4 A - D :錫球 2 1 6 :虛線 2 1 8 :內連線層 2 2 2 :絕緣層 2 2 4 :輸出軌跡 226 :控制I/O軌跡 2 2 0 :絕緣層 2 3 0 :接地軌跡 2 3 2 :接線 -15- (13) (13)1260488
3 0 0 A，B ： I C 封裝 3 02，3 02’ ： VRM 3 04 ： IHS 3 0 6，3 0 6 ’ ：邊緣連接器 400A，B: IC 封裝
402，402’ ： VRM 404 ： IHS 4 0 6，4 0 6 ’ ：邊緣耦接器 5 0 0 :電腦系統 5 02 :機殼 5 04 :軟碟機 5 0 6 :硬碟 5 0 7 :電源 5 〇 8 :主機板 5 1 0 :記憶體 5 1 2 :處理機 5 1 4 :監視器 5 1 6 :滑鼠 5 1 8 :鍵盤 5 2 0 :網路介面卡 5 2 2 :電腦網路 5 24 :光碟機

Claims (1)

1260488
;冢丨正替换’ _______— (1) 十、申請專利範圍 附件4 :第9 3 ] 3 2 9 9 3號專利申請案 中文申請專利範圍1替換本 民國95年5月18曰修正 1 · 一種具有封裝上可拆卸電壓調整模組之積體電路 (IC )封裝結構，包含： 一 IC晶粒； 一基材，其以可操作方式耦接至1C晶粒，包含第一 組接點，耦接在基材與IC之間，和第二組接點’耦接至 連接器或印刷電路板之一； 一電壓調整模組（VRM )，以提供已調節電壓給1C 晶粒；及 一內連線構件，耦接於該VRM與該基材之間，提供 多數電氣路徑，以使得VRM可以電耦接至在基材上之第 一組與第二組接點之至少一部份。 2 ·如申請專利範圍第1項所述之IC封裝結構，其中 該內連線構件包含一整合式熱散播器，其係熱耦接至該1C 晶粒。 3.如申請專利範圍第2項所述之1C封裝結構，更包 含一散熱器，熱耦接至該整合式熱散播器。 4 ·如申請專利範圍第1項所述之IC封裝結構，更包 含一插座’該基材係經由耦接至該第二組連接器的多數接 腳而可操作地耦接至該插座。 (2) (2)1260488 5，如申請專利範圍第]項所述之1C封裝結構，其中 該1C晶粒係經由多數作爲第一組接點的銲鍚凸塊，而被 倒裝黏結至基材。 6 ·如申請專利範圍第1項所述之封裝結構，其中 該內連線構件係經由多數銲錫接頭耦接至基材。 7.如申請專利範圍第1項所述之1C封裝結構，其中 該內連線構件包含一導電體，其作用爲電氣耦接至VRM 之接地或電源面之一及來自基材上之第一及第二組連接器 的至少一連接器。 8 ·如申請專利範圍第6項所述之I c封裝結構.，其中 該內連線構件包含至少一內連線層，其中形成有電氣路徑 的一部份，該至少一內連線層係與該導電體分隔開一絕緣 層。 9·如申請專利範圍第1項所述之1C封裝結構，其中 該電氣路徑包含在用於1C晶粒及VRM之控制輸入/輸出 接線間提供內連線的路徑。 1 0·如申請專利範圍第1項所述之1C封裝結構，其 中該1C晶粒包含一處理機晶粒。 11. 如申請專利範圍第1項所述之1C封裝結構，其 中該VRM係經由至少一結件耦接至該內連線構件。 12. 如申請專利範圍第〗項所述之1C封裝結構，其 中該VRM係經由一邊緣連接器電氣耦接至該內連線構件 〇 13. 如申請專利範圍第1項所述之IC封裝結構，其 ^2- 1260488
(3) 一 … 中該VRM係經由一並列耦接件耦接至該內連線構件。 14. 如申請專利範圍第1項所述之IC封裝結構’更 包含耦接至該內連線構件的第二VRM。 15. 如申請專利範圍第1項所述之IC封裝結構’其 中該VRM包含一印刷電路板，其上安裝有多數電壓調整 元件，及該VRM係以可拆卸方式耦接至該內連線構件。 1 6.如申請專利範圍第1 5項所述之1C封裝結構，其 中該VRM包含一耦接至該印刷電路板的連接器，VRM係 經由該印刷電路板電耦接至該內連線構件。 17.如申請專利範圍第1項所述之1C封裝結構，其 中該VRM係以至少一線黏結而電氣耦接至該內連線構件 〇 1 8 ·如申請專利範圍第1項所述之1C封裝結構，其 中該內連線構件係以至少一線黏結而電耦接至該基材。 19· 一種具有封裝上可拆卸電壓調整模組之積體電路 (1C)封裝結構，包含： 處理機構； 一基材，該處理機構係耦接至該基材； 電壓調整機構，用以提供已調整電壓給該處理機構； 內連線機構，用以電耦接電壓調整機構至該處理機構 ;及 連接機構，用以提供多數電連接至該基材。 20·如申請專利範圍第〗9項所述之1C封裝結構，其 中該內連線機構包含一整合式熱散播器，其係熱耦接至該 (4) (4)1260488 處理機構。 2 1 ·如申請專利範圍第20項所述之1C封裝結構，更 包含熱散逸機構熱耦接至該整合式熱散播器。 22 ·如申請專利範圍第1 9項所述之1C封裝結構，其 中該內連線機構包含一導電體，其作用爲電氣耦接至VRM 及處理機構的接地或電源面之一。 23 ·如申請專利範圍第1 9項所述之1C封裝結構，其 中該內連線機構包含至少一內連線層，其中形成有多數電 軌跡，以在VRM及基材間提供內連線。 24.如申請專利範圍第19項所述之1C封裝結構，其 中該內連線機構包含內連線，用以電耦接在VRM與處理 機構間之輸入/輸出信號。 25·如申請專利範圍第19項所述之1C封裝結構，更 包含一第二電壓調整機構耦接至該內連線機構，用以提供 已調整電壓給處理機構。 26· —種使用具有封裝上可拆卸電壓調整模組之電腦 系統，包含： 一主機板； 一電源，供給電力給該主機板；及 一處理機封裝，可操作地耦接至該主機板，包含： 一處理機晶粒； 一基材，其可操作地耦接至該處理機晶粒，包含第一 組接線，耦接於基材與處理機晶粒之間，及第二組接點， 電氣耦接至該主機板； -4- 1260488
(5) 一電壓調整模組（VRM )，反應於爲電源所提供之電 氣輸入’提供已調整電壓給處理機晶粒；及 一內連線構件，耦接於VRM與基材之間，提供多數 電氣路徑，以使得VRM電氣耦接至該基材上之第一組及 第二組接點的至少一部份。 27·如申請專利範圍第26項所述之電腦系統，其中 _內連線構件包含一整合式熱散播器，其中熱耦接有該處 ί里機晶粒，更包含一散熱器，熱耦接至該整合式熱散播器 〇 28·如申請專利範圍第.26項所述之電腦系統，其中 該處理機晶粒係經由也作爲第一組接點的多數銲錫凸塊， 倒裝黏結至該基材。 29.如申請專利範圍第26項所述之電腦系統，其中 該電壓調整模組包含一印刷電路板，以安裝有多數電壓調 整元件。 30·如申請專利範圍第26項所述之電腦系統，其中 該處理機封裝係經由一插座式連接器耦接至該主機板
TW093132993A 2003-11-04 2004-10-29 An integrated circuit package with on-package detachable voltage regulation module and a computer system using the same TWI260488B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/701,765 US7091586B2 (en) 2003-11-04 2003-11-04 Detachable on package voltage regulation module

Publications (2)

Publication Number Publication Date
TW200523724A TW200523724A (en) 2005-07-16
TWI260488B true TWI260488B (en) 2006-08-21

Family

ID=34551493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093132993A TWI260488B (en) 2003-11-04 2004-10-29 An integrated circuit package with on-package detachable voltage regulation module and a computer system using the same

Country Status (8)

Country Link
US (1) US7091586B2 (zh)
JP (1) JP4287474B2 (zh)
KR (1) KR100806424B1 (zh)
CN (1) CN100527396C (zh)
DE (1) DE112004002072T5 (zh)
HK (1) HK1099964A1 (zh)
TW (1) TWI260488B (zh)
WO (1) WO2005048323A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616019B2 (en) 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US6921462B2 (en) 2001-12-17 2005-07-26 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
US7091586B2 (en) 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module
US7456052B2 (en) * 2003-12-30 2008-11-25 Intel Corporation Thermal intermediate apparatus, systems, and methods
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
US7271034B2 (en) * 2004-06-15 2007-09-18 International Business Machines Corporation Semiconductor device with a high thermal dissipation efficiency
US7145782B2 (en) * 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US7278853B1 (en) 2006-06-20 2007-10-09 International Business Machines Corporation Power card connection structure
US20080002365A1 (en) * 2006-06-29 2008-01-03 Ashish Gupta Socket enabled cooling of in-substrate voltage regulator
JP5259945B2 (ja) * 2006-10-30 2013-08-07 スリーエム イノベイティブ プロパティズ カンパニー 熱放散機能を備えたｉｃソケット
US20080191794A1 (en) * 2007-02-08 2008-08-14 Mediatek Inc. Method and apparatus for tuning an active filter
US8212352B2 (en) 2007-03-28 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with heat sink spacer structures
US20080237845A1 (en) * 2007-03-28 2008-10-02 Jesse Jaejin Kim Systems and methods for removing heat from flip-chip die
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
US8018738B2 (en) * 2008-06-02 2011-09-13 Oracle America, Inc., Voltage regulator attach for high current chip applications
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US8716855B2 (en) * 2010-11-10 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit system with distributed power supply comprising interposer and voltage regulator module
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
CN103633073A (zh) * 2013-12-04 2014-03-12 江苏长电科技股份有限公司 一种可拆卸、可组装的SiP封装结构
US9787188B2 (en) 2014-06-26 2017-10-10 Intel Corporation High-frequency on-package voltage regulator
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
CN105653765A (zh) * 2015-12-23 2016-06-08 无锡江南计算技术研究所 多相vrm电源电路的四面布局方法
US11973004B2 (en) 2018-09-19 2024-04-30 Tesla, Inc. Mechanical architecture for a multi-chip module
US10827616B2 (en) * 2019-01-30 2020-11-03 Kyocera Corporation Mounting structure
US11004783B2 (en) * 2019-05-29 2021-05-11 Microsoft Technology Licensing, Llc Integrated circuit chip design for symmetric power delivery
US11264358B2 (en) * 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
US11395408B2 (en) * 2020-08-28 2022-07-19 Apple Inc. Wafer-level passive array packaging
US20210112679A1 (en) * 2020-12-22 2021-04-15 Intel Corporation System and method to help mitigate heat in an electronic device
US12082378B2 (en) * 2020-12-22 2024-09-03 Intel Corporation Thermally conductive shock absorbers for electronic devices
CN117597774A (zh) * 2021-12-23 2024-02-23 英特尔公司 集成顶侧电力输送热技术
US20230363093A1 (en) * 2022-05-05 2023-11-09 Nvidia Corp. Power regulator interfaces for integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734555A (en) * 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
US5982635A (en) * 1996-10-23 1999-11-09 Concept Manufacturing, Incorporated Signal adaptor board for a pin grid array
CA2400568A1 (en) 2000-02-18 2001-09-07 David Hartke Method and apparatus for providing power to a microprocessor with integrated thermal and emi management
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US6791846B2 (en) * 2000-10-30 2004-09-14 Sun Microsystems, Inc. Power distribution system with a dedicated power structure and a high performance voltage regulator
US7091586B2 (en) 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616019B2 (en) 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly

Also Published As

Publication number Publication date
JP4287474B2 (ja) 2009-07-01
JP2007521574A (ja) 2007-08-02
US20050093120A1 (en) 2005-05-05
WO2005048323A3 (en) 2005-07-07
KR100806424B1 (ko) 2008-02-21
WO2005048323A2 (en) 2005-05-26
US7091586B2 (en) 2006-08-15
DE112004002072T5 (de) 2006-09-28
KR20060085920A (ko) 2006-07-28
CN100527396C (zh) 2009-08-12
HK1099964A1 (en) 2007-08-31
CN1902751A (zh) 2007-01-24
TW200523724A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
TWI260488B (en) An integrated circuit package with on-package detachable voltage regulation module and a computer system using the same
US7173329B2 (en) Package stiffener
US6452804B1 (en) Method and apparatus for thermal and mechanical management of a power regulator module and microprocessor in contact with a thermally conducting plate
US5703753A (en) Mounting assembly for multiple chip module with more than one substrate and computer using same
US9478488B2 (en) Reducing loadline impedance in a system
US6801431B2 (en) Integrated power delivery and cooling system for high power microprocessors
US7791889B2 (en) Redundant power beneath circuit board
US6018465A (en) Apparatus for mounting a chip package to a chassis of a computer
US7068515B2 (en) Multi-chip module with stacked redundant power
US7517228B2 (en) Surface mounted micro-scale springs for separable interconnection of package substrate and high-speed flex-circuit
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
US6979784B1 (en) Component power interface board
US7778041B2 (en) Interconnection system between CPU and voltage regulator
US20240347443A1 (en) Over and under interconnects
US6462943B1 (en) Method and apparatus for retrofit mounting a VLSI chip to a computer chassis for current supply
US6994584B1 (en) Thermally conductive integrated circuit mounting structures
CN103763852A (zh) 电源板及具有电源板的主板
US7438558B1 (en) Three-dimensional stackable die configuration for an electronic circuit board
US5969944A (en) Method and apparatus for mounting a very large scale integration (VLSI) chip package to a computer chasis for cooling
US5978228A (en) Apparatus for mounting a very large scale integration (VLSI) chip to a computer chassis for cooling
US9996120B1 (en) PCB module for increased connectivity
JP3661489B2 (ja) Ｍｐｕの実装構造
JPWO2004112450A1 (ja) 基板実装方法及び実装構造

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees