JP2007521574A - 取り外し可能なオンパッケージ電圧制御モジュール - Google Patents

取り外し可能なオンパッケージ電圧制御モジュール Download PDF

Info

Publication number
JP2007521574A
JP2007521574A JP2006538303A JP2006538303A JP2007521574A JP 2007521574 A JP2007521574 A JP 2007521574A JP 2006538303 A JP2006538303 A JP 2006538303A JP 2006538303 A JP2006538303 A JP 2006538303A JP 2007521574 A JP2007521574 A JP 2007521574A
Authority
JP
Japan
Prior art keywords
package
vrm
coupled
substrate
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006538303A
Other languages
English (en)
Other versions
JP4287474B2 (ja
Inventor
マリック，デベンドラ
パテル，プリヤヴァダン
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2007521574A publication Critical patent/JP2007521574A/ja
Application granted granted Critical
Publication of JP4287474B2 publication Critical patent/JP4287474B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Power Sources (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

オンパッケージ電圧調整モジュール（ＶＲＭ）を含む集積回路（ＩＣ）パッケージにおいて、ＩＣダイが、ソケットに結合する、或いは回路基板に直接実装される複数の接続を有する基板にフリップ接合される。一体化ヒートスプレッダ（ＩＨＳ）がＩＣダイに熱的に結合され、かつ（電気的及び機械的に）基板に結合される。ＶＲＭがＩＨＳに結合される。相互接続部材として機能するＩＨＳが、ＶＲＭを基板に電気的に結合させる相互接続手段を有する。一実施形態において、ＩＨＳのボディが接地面として機能すると同時に、別個の相互接続層がＶＲＭ及び基板の間で電気信号を送るための電気配線を有する。ＶＲＭは、ファスナー、エッジコネクタ及びパラレルカップラを含む幾つかの手段の１つを介してＩＨＳに結合された取り外し可能なパッケージを有してもよい。

Description

本発明は一般的にはコンピューターシステムに関し、より具体的には、例えば電圧制御モジュールに適したパッケージ機構に関する。
如何なるコンピューターシステムにおいても電源は重要な側面である。一般に、周辺デバイス、回路基板及び集積回路のような種々のシステム部品に、安定化された電力が供給されなければならない。典型的な構成では、交流（ＡＣ）入力をコンピューターシステムに供給される様々な直流（ＤＣ）電圧出力に変換するために電源が使用される。電源は多くのシステム部品に適した一定の水準の電力調整を提供する。しかしながら、電源によって提供される電圧調整は一般に、システムプロセッサのような重要部品に電力を供給するには充分でなかった。
高度な電力調整を提供するため、多くのシステムが、特別に構成された電圧レギュレータ又は電圧調整モジュール（voltage regulation module；ＶＲＭ）を採用している。電圧レギュレータ又はＶＲＭは事前調整されたＤＣ入力を電源から受け取り、過渡電圧などを除去するようにその入力を調整する。この電力調整の機能性は入力電圧を、受動及び／又は能動フィルター素子等の様々なフィルター部品に通すことによって成し遂げられる。電圧レギュレータでは電圧調整部品はマザーボード（又は他の回路基板）に直接実装される、一方のＶＲＭでは電圧調整部品は、マザーボード（又は他の回路基板）にコネクタを介して結合された別個の基板に実装される。多くのサーバーではＶＲＭは、ビルトインロック機構を備えるコネクタを介してマザーボードに結合される、取り外し可能なモジュールである。ここで、ビルトインロック機構は当該モジュールを適切な位置に固定するためのものである。
典型的な電圧レギュレータの実装スキームが図１ａに示されている。この例では、電圧調整部品100はマザーボード102に実装されている。電源（図示せず）もまたマザーボード102に結合され、マザーボードに形成された対応する電源面及び／又は電源配線（図示せず）を介して入力電力を電圧調整部品100に供給する。プロセッサパッケージ104がマザーボード102にソケット106を介して結合される。一般的に、ソケット106は半田リフロープロセス、その結果の複数の半田接続108を用いてマザーボード102に実装される。一般に、ソケット106は従来からのソケットコネクタ又はＺＩＦ（zero insertion force）コネクタを有してもよい。なお、これらのコネクタは何れも複数のソケット接続109を有する。
プロセッサパッケージ104はパッケージ基板110、プロセッサダイ112、一体化されたヒートスプレッダ（ＩＨＳ）114及びヒートシンク116を含む。プロセッサダイ112の下面は、パッケージ基板110に複数の半田ボール118を介してフリップ接合されている。プロセッサダイの上面はサーマルペースト120を介してＩＨＳ114に熱的に結合されている。ヒートシンク116は通常、サーマルペースト122を介するなどして部品間の優れた熱伝導性を支援するようにＩＨＳ114に結合されている。これらの結合手段はさらに半田、及び、実装クリップやそれに類する機械的実装技術も含む。
これに代わる従来からの電圧レギュレータスキームが図１ｂに示されている。このスキームでは、回路基板126に実装された電圧調整部品100Aを有するＶＲＭ124がマザーボード102にコネクタ128を介して結合されている。
従来からの電圧レギュレータ及びＶＲＭの実装スキームには幾つかの欠点がある。第１に、電圧調整部品又はＶＲＭがマザーボードに結合されているため、安定化電圧出力からの電力を、マザーボードを経由してプロセッサに送る必要がある。プロセッサのスピードがさらに増した場合、対応する電力消費の増加が伴うことになる。プロセッサへの供給電圧（例えば3.3V）は低いままでなければならないため、マザーボード内の電源配線を介して発生される熱は、プロセッサの電力消費の増加と並行して増加する。これにより、マザーボードの電源経路の過熱、並びに、半田接続108及び／又はソケット接続の熱ストレスが生じる。
他の欠点は機械的な考察に関する。典型的に、ＶＲＭは１以上のファンによる強制対流冷却を用いる環境に置かれる。ＶＲＭ及び／又は他のシステム部品上の気流が機械的な共鳴を誘起する可能性がある。これらの共鳴は、順繰りに、ＶＲＭとマザーボードとの間の接続に結合され、接続不良を引き起こす可能性がある。
本発明は、従来技術で見受けられた熱生成及び故障モードを減らしながら機械的堅牢性を向上させるように、電圧調整モジュール又は電圧調整部品を、プロセッサ又は同様のハイパワー集積回路に近接して配置するパッケージ化スキームを提供することを目的とする。
本発明の上述の観点、及び多くの付随する利点は、以下の詳細な説明を添付図面と併せて参照することによりさらによく理解され、容易に価値が評価されるであろう。図面において同様の符号は種々の図面の全体を通じて、特にことわらない限り、同様の部品を参照している。
ここでは、取り外し可能なオンパッケージ電圧調整モジュールの実施形態について述べる。以下の記載では、本発明に係る実施形態の完全な理解をもたらすため、数多くの具体的で明細な詳細が説明される。しかし、当業者であれば、１以上の具体的な詳細を用いずに、又は、他の方法、部品、材料等を用いて本発明が実施され得ることを認識するであろう。本発明の観点を曖昧にすることを避けるため、他の例における、周知の構造、材料又は操作について示すこと又は詳述することはしないこととする。
本明細書を通じて、“一実施形態”又は“実施形態”への言及は、本発明の少なくとも１つの実施形態に、その実施形態に関連して述べられる特別な特徴、構造又は特質が含まれることを意味する。従って、本明細書を通じて様々な箇所で“一実施形態において”又は“実施形態において”という語句が現れることは、必ずしも全てが同一の実施形態を参照するわけではない。さらに、特別な特徴、構造又は特質は１以上の実施形態において任意の適当な方法で組み合わせられ得る。
本発明の原理に従って、従来技術で見受けられた熱生成及び故障モードを減らしながら機械的堅牢性を向上させるように、電圧調整モジュール又は電圧調整部品をプロセッサ又は同様のハイパワー集積回路に近接して配置するパッケージ化スキームの実施形態がここで開示される。パッケージ化スキームは、オンパッケージＶＲＭ（ＶＲＭ部品）を備えるパッケージを有し、ＶＲＭ又はＶＲＭ部品をシステムのマザーボードに個別に実装するための措置を施す必要をなくすものである。
本発明の典型的な第１実施形態を構成するＩＣパッケージ200A及び200Bの詳細が図２ａ乃至２ｃに示されている。図２ａ及び２ｂに示されるように、ＩＣパッケージ200A及び200Bの下部に示される多くのパッケージ部品は、図１ａ及び１ｂに示される従来のパッケージ化スキームを参照して上述した部品と似通っている。これらの部品は、図１ａ及び１ｂで示されたものと同様の符号が付され、マザーボード102A（マザーボード102と同様であるがＶＲＭ部品又はＶＲＭコネクタを有さない）、ソケット106、半田接続108、ソケット接続109、サーマルペースト120、基板110A（基板110と同様であるが、その上面に別個の電気レイアウトを有する）、プロセッサダイ112、及びプロセッサダイを基板にフリップ接合するために用いられる半田ボール118を有する。
しかしながら、図１ａ及び１ｂの従来のパッケージ化スキームと対照的に、ここで開示される各々の実施形態は、マザーボード又はそれに類するものと結合された別個の部分又は部品セットというよりむしろ、ＩＣパッケージの部分として含まれるＶＲＭ（又はＶＲＭ部品）を有する。例えば、ＩＣパッケージ200Aは、一体化されたヒートスプレッダ204に取り付けられたＶＲＭ202を有する。なお、ヒートスプレッダ204は順繰りに半田ボール214を介して基板110Aに取り付けられている。図２ａに例示された実施形態において、ＶＲＭ202の部品208はプリント基板（ＰＣＢ）210に実装され、ＰＣＢは複数の固定具212によりＩＨＳ204に結合されている。一般に、固定具212は、小型ＰＣＢをＩＨＳ204に結合させるために適した固定具のうち如何なる型であってもよい。これらの固定具には、これらに限られないが、ねじ部品（例えば、ねじ）、リベット、ピン、クリップ等が含まれる。図２ｂのＩＣパッケージ200Bの実施形態は、第２のＶＲＭ202’（又はＶＲＭ部品セット）がＩＨＳ204の反対側に結合されていることを除いて、同様の構成を用いている。一般に、ＩＣパッケージ200Bの実施形態は、ＶＲＭアセンブリの部分群がパッケージの外周近傍の１つ以上の領域に配置される構成を例示したものである。ＶＲＭ実装技術の更なる詳細が図２ｃに示されている。
ここで開示される各々の実施形態に対して考慮すべき重要事項は、ＶＲＭと関連部品との間の電気接続性を提供できることである。例えば、ＶＲＭに入力電力を供給するために、ＩＣパッケージの接続点（すなわちコネクタ108）とＶＲＭとの間の電気経路が必要である。加えて、基板110Aが適当な電源入力、及び状況に応じて制御入力／出力（Ｉ／Ｏ）信号をプロセッサダイ112に供給できるように、ＶＲＭの出力と基板110Aとの間の電気経路が必要である。
一体化されたヒートスプレッダ204がそのレイアウトの中で熱放散手段及び相互接続部材としての２重の役割を果たす典型的な電気接続レイアウトが図２ｄおよび２ｅに示されている。１つの実施形態において、ＩＨＳ204と基板110Aとの間の電気接続性は複数の半田ボール又は接合部214によって提供される。半田ボール214は２つの目的を果たす。１）配線及び／又はＩＨＳ204のボディとの間の電気接続性、並びに２）ＩＨＳ（ひいてはヒートシンク116）をＩＣパッケージの残りの部分にしっかりと実装するための手段である。ワイヤー接合、コネクタの組み合わせ等のような他の型の接続もまた用い得る。これらの型の接続が用いられるとき、一般にＩＨＳを基板に固定するための、高強度エポキシ樹脂又は機械的アセンブリ（例えばクリップアセンブリ、ファスナー等）のような代替手段を備える必要があるであろう。
図２ｄの実施形態では、ＩＨＳ204のメインボディが、共通接地への電気接続性を提供し、有効に接地面として機能するために用いられている。ＩＨＳのボディが接地面として用いられるとき、それが連続的な電気接続経路を提供することは理解されるであろうが、このことが太い破線216によって概略的に例示されている。ＩＨＳ204が接地されるとき、ＶＲＭ202のＩＨＳ204に電気的に接続されるポイント間の接地接続を可能にする。例えば、図２ａの断面立面図に示されるように、半田ボール214A及び214BはＩＨＳ204の下面に電気的に結合される。もし、これらの半田ボールが接地接続されるならば、そのときＩＨＳ204もまた順繰りに接地接続される。
一方、別個の相互接続層又はレイヤー群218は、ＶＲＭ202と基板110Aとの間の電源入力、電源出力及びＩ／Ｏ信号を、当該レイヤー（群）に形成された対応する電気配線によって送るために用いられる。ＩＨＳのボディは一般に電気導電性材料で作られるため（ＩＨＳが接地面として利用される場合、電気導電性が必要である）、絶縁層222が相互接続層218とＩＨＳのメインボディとの間に置かれる必要がある。相互接続層218は一般に単一層を有する、あるいは、多層ＰＣＢで採用される複数の配線層に類似した方法で複数層を有する。一般に、相互接続層は、少なくともＶＲＭからの電源出力のための電気的配線手段を有する。ある場合には、プロセッサとＶＲＭとの間を通る制御Ｉ／Ｏ信号のための電気接続を提供するために、さらなる配線が備えられる。図２ｄ及び２ｅに示されている実線の回路配線群は、相互接続層218に含まれるレイアウト配線に対応している。これらは電源入力配線223、電源出力配線224、及び制御Ｉ／Ｏ配線226を含む。
ＩＨＳアセンブリ（すなわちボディ、絶縁層220及び相互接続層218）は、多数ある周知の回路成形技術の１つを用いて形成されてもよい。例えば、１つの実施形態において、ＩＨＳ204のボディは、従来からの半導体製造プロセスを用いて二酸化シリコン（SiO2）等の絶縁層で被覆された銅等の金属を有する。銅、銀又は金等の金属から成る複数の電気配線は、電気配線形成のための低圧蒸着又はケミカルエッチング等の先とは異なる周知のプロセスを用いてSiO2絶縁層上に形成される。
図２ｄ及び２ｅに示される細い破線228は、基板110Aの内部（又は上面）に形成された電気経路を例示しており、これらの電気経路は、１端を半田ボール214に結合され、（それぞれの半田ボール214を介して結合されている）電源出力配線224及び制御Ｉ／Ｏ配線226をプロセッサダイ112の下面に形成された適当なパッドに（半田バンプ118を介して）接続するために使用される。これらの電気経路は、基板（ひいてはＩＨＳ204）をプロセッサダイに電気的に結合させる接続セットを有する。これらの配線は電源入力配線と同一のレイヤーに属してもよいし、１以上の別個のレイヤー群を占めてもよい。
図２ｄの実施形態に代わる構成が図２ｅに示されている。この構成では接地入力が、半田ボール214C及び214Dを介してＶＲＭ202、並びに接続レイアウト面218に形成された接地配線230に結合されている。１つの実施形態において、接地配線230は接続レイアウト面218の別個の層に形成されている別個の接地面を有する。状況に応じて、接地面230は電源及びＩ／Ｏ配線と同一の層を占めてもよい。ある事例においては、プロセッサダイに使用される接地を、システムの残り部分に使用される接地から分離することが望ましい場合がある。図２ｅの実施形態はこれを行うことを可能にする。
一般に、ＶＲＭ202のＰＣＢ210は、従来からの接続技術の１つを介してＩＨＳ204によって備えられる、様々な配線、電源、及び接地面に結合されてもよい。なお、限定されないが、これら技術はワイヤー接合、コネクタの組み合わせ、半田接続を含む。例示の目的のため、これらが接続232として示されている。
本発明の典型的な第２実施形態に対応するＩＣパッケージ300A及び300Bが、それぞれ図３ａ及び３ｂに示されている。これらの構成の下、（ＩＣパッケージ300Aのための）単一のＶＲＭ302、又は（ＩＣパッケージ300Bのための）対となったＶＲＭ302及び302’がＩＨＳ304の上面に実装される。ＶＲＭ302及びＶＲＭ302’はＩＨＳ304の下面に形成された相互接続層218Aの電気配線にエッジコネクタ306及び306’を介して電気的に結合される。一般にエッジコネクタ306及び306’は、パーソナルコンピュータ（ＰＣ）のアドオンカードに用いられるコネクタ内部でそれぞれのコネクタが露出され、ＰＣアドオンカードのエッジに形成された配線と結合するように構成されている型と、同様の型のコネクタを有してもよい。状況に応じて、フレックスケーブル（図示せず）がエッジコネクタの代わりに用いられてもよい。さらに別の選択肢として、ピン型サイドコネクタが用いられてもよい。一般に、図１ａ、１ｂ、２ａ及び２ｂで示された部品と同一の参照符号を付されて先述された、ＩＣパッケージ300A及び300Bの残りの部品は、先述の部品と同様の機能を果たす。
本発明の典型的な第３実施形態に対応するＩＣパッケージ400A及び400Bが、それぞれ図４ａ及び４ｂに示されている。一般に、ＩＣパッケージ400A及び400Bの、図１ａ、１ｂ、２ａ及び２ｂで示された部品と同一の参照符号を有する上述の部品は、先述の部品と同様の機能を果たす。これらの構成の下、（ＩＣパッケージ400Aのための）単一のＶＲＭ402、又は（ＩＣパッケージ400Bのための）対となったＶＲＭ402及び402’が、ＶＲＭのＰＣＢがＩＨＳと実質的に平行となるように、ＩＨＳ404の一方又は両方の端部に結合される。ＶＲＭ402及びＶＲＭ402’はＩＨＳ404の下面に形成された相互接続層218Bの電気配線にエッジカップラ406及び406’を介して電気的に結合される。一般に、エッジカップラ406及び406’は一方の面に接続手段を提供するエッジコネクタと同様の構成を有してもよい。一実施形態において、エッジカップラ406及び406’がＶＲＭ402及び402’をＩＨＳ404に機械的に結合するために専ら用いられる機械的結合を有しながら、フレックスケーブル（図示せず）がＶＲＭとの電気接続を提供するために用いられてもよい。一般に、図１ａ、１ｂ、２ａ及び２ｂで示された部品と同一の参照符号を付されて先述された、ＩＣパッケージ400A及び400Bの残りの部品は、先述の部品と同様の機能を果たす。
図５は本発明の実施形態が使用可能な典型的なコンピュータシステム500の実施形態を例示している。コンピューターシステム500は、パーソナルコンピュータ、ノート型コンピュータ、ワークステーション、サーバー等を含む様々な型のコンピュータ装置を概略的に説明するものである。ここでは簡単のため、コンピューターシステムの基本部品のみが議論される。コンピューターシステム500は筐体502を有し、筐体502にはフロッピー（登録商標）ディスクドライブ504、ハードディスク506、電源507及びマザーボード508を含む様々な部品が格納される。電源507は、フロッピー（登録商標）ディスクドライブ504及びハードディスク506等の種々の周辺装置と同様に、マザーボード及びそれに取り付けられた部品に電力を供給する。ハードディスク506は単一ユニット又は複数ユニットから成り、状況に応じてコンピューターシステム500の外側に備わっていてもよい。マザーボード508はメモリー510を含み、メモリー510は、例示されたＩＣパッケージ200A、200B、300A、300B、400A及び400Bの何れか1つを用いてパッケージ化された１以上のプロセッサに結合される。メモリー510は、これらに限られないが、ダイナミックＲＡＭ（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、シンクロナイズドＤＲＡＭ（ＳＤＲＡＭ）、ラムバスＤＲＡＭ（ＲＤＲＡＭ）又はそれらに類するものを含む。ＩＣパッケージ200Aはマイクロプロセッサに対応するプロセッサダイを含み、マイクロプロセッサは、これらに限られないが、インテルコーポレーションのｘ８６、ペンティアム（登録商標）若しくはアイテニアム系マイクロプロセッサ等のＣＩＳＣ（複合命令セットコンピュータ）プロセッサ、モトローラ系マイクロプロセッサ、又は、サンスパークプロセッサ若しくはそれに類するＲＩＳＣ（縮小命令セットコンピュータ）プロセッサを含む。
コンピューターシステム500により起動されるファームウェア、ソフトウェアプログラム及びプログラムモジュールによって生成されるグラフィックス及びテキストを表示するために、モニター514が含まれる。プロセッサと通信できるように結合されたシリアルポート、ＵＳＢ（ユニバーサルシリアルバス）ポート又は他の同様のバスポートには、マウス516（又はその他の指示装置）が接続されてもよい。ユーザによるテキスト又は命令の入力のために、キーボード518がマウス516と同様の方法で、マザーボード508に通信できるように結合される。１つの実施形態において、コンピューターシステム500をローカルエリアネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）又はインターネット等のコンピュータネットワーク522に接続するために、コンピューターシステム500はまた、ネットワークインターフェースカード（ＮＩＣ）520又は内蔵ＮＩＣインターフェース（図示せず）を含む。
コンピューターシステム500はまた、状況に応じてコンパクトディスクＲＯＭ（ＣＤ−ＲＯＭ）ドライブ524を有してもよく、該ドライブにＣＤ−ＲＯＭディスクが挿入され、ディスク上のオペレーションシステム等の実行可能ファイル及びデータが読み取られ、或いはメモリー510やハードディスク506に転送される。その他の大容量メモリー記録装置がコンピューターシステム500に含まれてもよい。
本発明の例示的な実施形態についての上記記載は、要約の記載も含めて、本発明を網羅するものでも、開示された通りの形態に限定するものでもない。説明の目的のため、本発明の具体的な実施形態及び実施例がここに記載されているが、当業者が認識するように、本発明の範囲内で様々な同等の変形が可能である。
本発明へのこれらの変更は上述の詳細な説明を踏まえて為され得る。請求項で用いられる用語は、本発明を明細書及び請求項で開示された具体的な実施形態に限定するものであると解釈されるべきではない。正しくは、本発明の範囲は、クレーム解釈についての確立された原則に従って解釈されるべき請求項により、完全に定められるものである。
従来技術と共通の一般的なＩＣ実装スキームを示す断面立面図である。 ２ａ及び２ｂはそれぞれ、本発明の実施形態に従った第１の典型的なＩＣ実装スキームを示す断面立面図、２ｃは２ａの実施形態において電圧調整モジュールが一体化されたヒートスプレッダに接続される方法をさらに詳細に例示する平面図、２ｄ及び２ｅは本発明のそれぞれの実施形態に従った相互接続部材の相互接続層に形成された相互接続レイアウトを示す図である。 ３ａ及び３ｂはそれぞれ、本発明の実施形態に従った第２の典型的なＩＣ実装スキームを示す断面立面図である。 ４ａ及び４ｂはそれぞれ、本発明の実施形態に従った第３の典型的なＩＣ実装スキームを示す断面立面図である。 ＩＣパッケージが含まれる典型的なコンピューターシステムを示す概略図である。

Claims (30)

  1. 集積回路（ＩＣ）パッケージであって：
    ＩＣダイ；
    該ＩＣダイが動作可能なように結合された基板であり、当該基板と前記ＩＣダイとの間に結合された第１の接続セット、及びコネクタ又はプリント回路基板の何れかと結合するための第２の接続セット、を有する基板；
    安定化された電圧を前記ＩＣダイに供給する電圧調整モジュール（ＶＲＭ）；及び
    前記ＶＲＭと前記基板との間に結合され、前記ＶＲＭを前記基板上の前記第１及び第２の接続セットの少なくとも一部分に電気的に結合させる複数の電気経路を提供する相互接続部材；
    を有するＩＣパッケージ。
  2. 請求項１に記載のＩＣパッケージであって、前記相互接続部材が前記ＩＣダイが熱的に結合された一体化ヒートスプレッダを有する、ところのＩＣパッケージ。
  3. 請求項２に記載のＩＣパッケージであって、前記一体化ヒートスプレッダに熱的に結合されたヒートシンクをさらに有するＩＣパッケージ。
  4. 請求項１に記載のＩＣパッケージであって、前記基板が、前記第２接続セットに結合された複数のピンを介して、動作可能なように結合されたソケットをさらに有する、ところのＩＣパッケージ。
  5. 請求項１に記載のＩＣパッケージであって、前記ＩＣダイが、前記第１接続セットとしても機能する複数の半田バンプを介して、前記基板にフリップ接合されている、ところのＩＣパッケージ。
  6. 請求項１に記載のＩＣパッケージであって、前記相互接続部材が前記基板に複数の半田接合部を介して結合されている、ところのＩＣパッケージ。
  7. 請求項１に記載のＩＣパッケージであって、前記相互接続部材が、前記ＶＲＭ及び前記基板上の前記第１及び第２の接続セットの中の少なくとも１つのコネクタに電気的に結合された接地面又は電源面の何れかとして機能する導電性ボディを有する、ところのＩＣパッケージ。
  8. 請求項６に記載のＩＣパッケージであって、前記相互接続部材が、前記電気経路の一部が形成された少なくとも１つの相互接続レイヤーを有し、該少なくとも１つの相互接続レイヤーが絶縁レイヤーによって前記導電性ボディから分離されている、ところのＩＣパッケージ。
  9. 請求項１に記載のＩＣパッケージであって、前記電気経路が、前記ＩＣダイ及び前記ＶＲＭに、制御入力／出力接続間の相互接続を提供するための経路を有する、ところのＩＣパッケージ。
  10. 請求項１に記載のＩＣパッケージであって、前記ＩＣダイがプロセッサダイを有する、ところのＩＣパッケージ。
  11. 請求項１に記載のＩＣパッケージであって、前記ＶＲＭが前記相互接続部材に少なくとも１つの固定具を介して結合されている、ところのＩＣパッケージ。
  12. 請求項１に記載のＩＣパッケージであって、前記ＶＲＭが前記相互接続部材にエッジコネクタを介して電気的に結合されている、ところのＩＣパッケージ。
  13. 請求項１に記載のＩＣパッケージであって、前記ＶＲＭが前記相互接続部材にパラレル結合部材を介して結合されている、ところのＩＣパッケージ。
  14. 請求項１に記載のＩＣパッケージであって、前記相互接続部材に結合された第２のＶＲＭをさらに有するＩＣパッケージ。
  15. 請求項１に記載のＩＣパッケージであって、前記ＶＲＭが複数の電圧調整部品が実装されたプリント基板を有し、かつ、前記ＶＲＭが前記相互接続部材に取り外し可能な方法で結合されている、ところのＩＣパッケージ。
  16. 請求項１５に記載のＩＣパッケージであって、前記ＶＲＭが前記プリント基板に結合されたコネクタを有し、該コネクタを介して前記ＶＲＭが前記前記相互接続部材に電気的に結合されている、ところのＩＣパッケージ。
  17. 請求項１に記載のＩＣパッケージであって、前記ＶＲＭが前記相互接続部材に少なくとも１つのワイヤー接合で電気的に結合されている、ところのＩＣパッケージ。
  18. 請求項１に記載のＩＣパッケージであって、前記相互接続部材が前記基板に少なくとも１つのワイヤー接合で電気的に結合されている、ところのＩＣパッケージ。
  19. 集積回路（ＩＣ）パッケージであって：
    プロセッシング手段；
    該プロセッシング手段が結合された基板；
    安定化された電圧を前記プロセッシング手段に供給する電圧調整手段；
    前記電圧調整手段を前記プロセッシング手段に電気的に結合する相互接続手段；及び
    複数の電気接続を前記基板に提供する接続手段；
    を有するＩＣパッケージ。
  20. 請求項１９に記載のＩＣパッケージであって、前記相互接続手段が前記プロセッシング手段に熱的に結合された一体化ヒートスプレッダを有する、ところのＩＣパッケージ。
  21. 請求項２０に記載のＩＣパッケージであって、前記一体化ヒートスプレッダに熱的に結合された熱放散手段をさらに有するＩＣパッケージ。
  22. 請求項１９に記載のＩＣパッケージであって、前記相互接続手段が、前記ＶＲＭ及び前記プロセッシング手段に電気的に結合された接地面又は電源面の何れかとして機能する導電性ボディを有する、ところのＩＣパッケージ。
  23. 請求項１９に記載のＩＣパッケージであって、前記相互接続手段が、前記ＶＲＭと前記基板との間の相互接続を提供するために、複数の電気配線が形成された少なくとも１つの相互接続レイヤーを有する、ところのＩＣパッケージ。
  24. 請求項１９に記載のＩＣパッケージであって、前記相互接続手段が、入力／出力信号を電気的に結合するための相互接続を前記ＶＲＭと前記プロセッシング手段との間に有する、ところのＩＣパッケージ。
  25. 請求項１９に記載のＩＣパッケージであって、前記相互接続手段に結合された、安定化された電圧を前記プロセッシング手段に提供するための第２のＶＲＭをさらに有するＩＣパッケージ。
  26. マザーボード；
    電力を前記マザーボードに供給する電源；
    動作可能なように前記マザーボードに結合されたプロセッサパッケージであって、
    プロセッサダイ；
    該プロセッサダイが動作可能なように結合された基板であり、当該基板と前記プロセッサダイとの間に結合された第１の接続セット、及び前記マザーボードに結合された第２の接続セットを有する基板；
    を有するプロセッサパッケージ；
    前記電源により供給された電気入力に応じて安定化された電圧を前記プロセッサダイに供給する電圧調整モジュール（ＶＲＭ）；及び
    前記ＶＲＭと前記基板との間に結合され、前記ＶＲＭを前記基板上の前記第１及び第２の接続セットの少なくとも一部分に電気的に結合させる複数の電気経路を提供する相互接続部材；
    を有するシステム。
  27. 請求項２６に記載のシステムであって、前記相互接続部材が、前記プロセッサダイが熱的に結合された一体化ヒートスプレッダを有し、該一体化ヒートスプレッダに熱的に結合されるヒートシンクをさらに有するシステム。
  28. 請求項２６に記載のシステムであって、前記プロセッサダイが、前記第１接続セットとしても機能する複数の半田バンプを介して、前記基板にフリップ接合されている、ところのシステム。
  29. 請求項２６に記載のシステムであって、前記電圧調整モジュールが複数の電圧調整部品が実装されたプリント基板を有する、ところのシステム。
  30. 請求項２６に記載のシステムであって、前記プロセッサパッケージが前記マザーボードにソケットの付いたコネクタを介して結合されている、ところのシステム。
JP2006538303A 2003-11-04 2004-10-28 取り外し可能なオンパッケージ電圧制御モジュール Expired - Fee Related JP4287474B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/701,765 US7091586B2 (en) 2003-11-04 2003-11-04 Detachable on package voltage regulation module
PCT/US2004/035997 WO2005048323A2 (en) 2003-11-04 2004-10-28 Detachable on package voltage regulation module

Publications (2)

Publication Number Publication Date
JP2007521574A true JP2007521574A (ja) 2007-08-02
JP4287474B2 JP4287474B2 (ja) 2009-07-01

Family

ID=34551493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006538303A Expired - Fee Related JP4287474B2 (ja) 2003-11-04 2004-10-28 取り外し可能なオンパッケージ電圧制御モジュール

Country Status (8)

Country Link
US (1) US7091586B2 (ja)
JP (1) JP4287474B2 (ja)
KR (1) KR100806424B1 (ja)
CN (1) CN100527396C (ja)
DE (1) DE112004002072T5 (ja)
HK (1) HK1099964A1 (ja)
TW (1) TWI260488B (ja)
WO (1) WO2005048323A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020158085A1 (ja) * 2019-01-30 2020-08-06 京セラ株式会社 実装構造体

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US6921462B2 (en) 2001-12-17 2005-07-26 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
US7091586B2 (en) 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
US7456052B2 (en) * 2003-12-30 2008-11-25 Intel Corporation Thermal intermediate apparatus, systems, and methods
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
US7271034B2 (en) * 2004-06-15 2007-09-18 International Business Machines Corporation Semiconductor device with a high thermal dissipation efficiency
US7145782B2 (en) * 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US7278853B1 (en) * 2006-06-20 2007-10-09 International Business Machines Corporation Power card connection structure
US20080002365A1 (en) * 2006-06-29 2008-01-03 Ashish Gupta Socket enabled cooling of in-substrate voltage regulator
JP5259945B2 (ja) * 2006-10-30 2013-08-07 スリーエム イノベイティブ プロパティズ カンパニー 熱放散機能を備えたｉｃソケット
US20080191794A1 (en) * 2007-02-08 2008-08-14 Mediatek Inc. Method and apparatus for tuning an active filter
US20080237845A1 (en) * 2007-03-28 2008-10-02 Jesse Jaejin Kim Systems and methods for removing heat from flip-chip die
US8212352B2 (en) * 2007-03-28 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with heat sink spacer structures
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
US8018738B2 (en) * 2008-06-02 2011-09-13 Oracle America, Inc., Voltage regulator attach for high current chip applications
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US8716855B2 (en) * 2010-11-10 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit system with distributed power supply comprising interposer and voltage regulator module
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
CN103633073A (zh) * 2013-12-04 2014-03-12 江苏长电科技股份有限公司 一种可拆卸、可组装的SiP封装结构
US9787188B2 (en) 2014-06-26 2017-10-10 Intel Corporation High-frequency on-package voltage regulator
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
CN105653765A (zh) * 2015-12-23 2016-06-08 无锡江南计算技术研究所 多相vrm电源电路的四面布局方法
EP3854186A1 (en) * 2018-09-19 2021-07-28 Tesla, Inc. Mechanical architecture for a multi-chip module
US11004783B2 (en) * 2019-05-29 2021-05-11 Microsoft Technology Licensing, Llc Integrated circuit chip design for symmetric power delivery
US11264358B2 (en) * 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
US11395408B2 (en) * 2020-08-28 2022-07-19 Apple Inc. Wafer-level passive array packaging
US11616019B2 (en) 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly
US20210112679A1 (en) * 2020-12-22 2021-04-15 Intel Corporation System and method to help mitigate heat in an electronic device
US20210112685A1 (en) * 2020-12-22 2021-04-15 Intel Corporation Thermally conductive shock absorbers for electronic devices
CN117597774A (zh) * 2021-12-23 2024-02-23 英特尔公司 集成顶侧电力输送热技术
US20230363093A1 (en) * 2022-05-05 2023-11-09 Nvidia Corp. Power regulator interfaces for integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734555A (en) 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
US5982635A (en) 1996-10-23 1999-11-09 Concept Manufacturing, Incorporated Signal adaptor board for a pin grid array
WO2001065344A2 (en) 2000-02-18 2001-09-07 Incep Technologies, Inc. Method and apparatus for providing power to a microprocessor with integrated thermal and emi management
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US6791846B2 (en) * 2000-10-30 2004-09-14 Sun Microsystems, Inc. Power distribution system with a dedicated power structure and a high performance voltage regulator
US7091586B2 (en) 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020158085A1 (ja) * 2019-01-30 2020-08-06 京セラ株式会社 実装構造体
KR20210052524A (ko) * 2019-01-30 2021-05-10 교세라 가부시키가이샤 실장 구조체
CN112913007A (zh) * 2019-01-30 2021-06-04 京瓷株式会社 安装构造体
JPWO2020158085A1 (ja) * 2019-01-30 2021-10-14 京セラ株式会社 実装構造体
JP7062097B2 (ja) 2019-01-30 2022-05-02 京セラ株式会社 実装構造体
KR102430745B1 (ko) 2019-01-30 2022-08-09 교세라 가부시키가이샤 실장 구조체
CN112913007B (zh) * 2019-01-30 2023-10-10 京瓷株式会社 安装构造体

Also Published As

Publication number Publication date
CN1902751A (zh) 2007-01-24
TWI260488B (en) 2006-08-21
KR20060085920A (ko) 2006-07-28
US7091586B2 (en) 2006-08-15
HK1099964A1 (en) 2007-08-31
DE112004002072T5 (de) 2006-09-28
WO2005048323A2 (en) 2005-05-26
TW200523724A (en) 2005-07-16
KR100806424B1 (ko) 2008-02-21
US20050093120A1 (en) 2005-05-05
CN100527396C (zh) 2009-08-12
WO2005048323A3 (en) 2005-07-07
JP4287474B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
JP4287474B2 (ja) 取り外し可能なオンパッケージ電圧制御モジュール
US7245507B2 (en) Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6947293B2 (en) Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6801431B2 (en) Integrated power delivery and cooling system for high power microprocessors
US5703753A (en) Mounting assembly for multiple chip module with more than one substrate and computer using same
US6452804B1 (en) Method and apparatus for thermal and mechanical management of a power regulator module and microprocessor in contact with a thermally conducting plate
US20030156400A1 (en) Method and apparatus for providing power to a microprocessor with intergrated thermal and EMI management
US7791889B2 (en) Redundant power beneath circuit board
US8659909B2 (en) Method for reducing loadline impedance in a system
US6018465A (en) Apparatus for mounting a chip package to a chassis of a computer
US7068515B2 (en) Multi-chip module with stacked redundant power
KR100699094B1 (ko) 모듈러 회로판 어셈블리 및 이것을 조립하는 방법
US6462943B1 (en) Method and apparatus for retrofit mounting a VLSI chip to a computer chassis for current supply
US5969944A (en) Method and apparatus for mounting a very large scale integration (VLSI) chip package to a computer chasis for cooling
US9996120B1 (en) PCB module for increased connectivity
US20020151195A1 (en) Power interconnect method utilizing a flexible circuit between a voltage regulation module and an integrated circuit substrate
JPWO2004112450A1 (ja) 基板実装方法及び実装構造
JP3661489B2 (ja) Ｍｐｕの実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees