TWI249670B - System and method capable of sequentially writing a flash memory - Google Patents

System and method capable of sequentially writing a flash memory Download PDF

Info

Publication number
TWI249670B
TWI249670B TW093112065A TW93112065A TWI249670B TW I249670 B TWI249670 B TW I249670B TW 093112065 A TW093112065 A TW 093112065A TW 93112065 A TW93112065 A TW 93112065A TW I249670 B TWI249670 B TW I249670B
Authority
TW
Taiwan
Prior art keywords
block
physical
page
virtual
active
Prior art date
Application number
TW093112065A
Other languages
English (en)
Other versions
TW200535610A (en
Inventor
Hung-Shiun Fu
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Priority to TW093112065A priority Critical patent/TWI249670B/zh
Priority to DE102005019842.2A priority patent/DE102005019842B4/de
Priority to US10/908,112 priority patent/US7516266B2/en
Publication of TW200535610A publication Critical patent/TW200535610A/zh
Application granted granted Critical
Publication of TWI249670B publication Critical patent/TWI249670B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

!24967〇 狄、發明說明: 【發明所屬之技術領域】 本發明係關於一種可循序寫入資料至快閃記憶體中之系統及 一方法’尤其係關於一種具有良好的資料更新效率以及讀取效率 之可猶序寫入資料至快閃記憶體中之系統及其方法。 【先前技術】 相較於傳統的磁性儲存裝置(magnetic storage device)快 閃5己憶體(flash memory)具有較為便宜以及要求較少功率的優 ”、、占二然而,在快閃記憶體中,無法重寫一塊先前已經寫過的區域。 換a之,在重寫之前,並且先將已經存在的資料抹除之後,才能 夠進1丁寫入的動作。再者,快閃記憶體具有抹除寫入次數的上限。 換句話說,如果對某個區域進行抹除與寫入的動作超過一定的次 數例如1〇ΟΚ,那麼那個區域就會報廢(broken),也就是無法再 那個區域來進行資料的存放。此外,快閃記憶體本身可能會 ^二一些壞掉的區塊(badblocks),這些壞掉的區塊有些是出廠 守就已、、、二存在的’有些則是在後來的使用過程中產生的。因此, 般而吕,快閃記憶體的存取係透過一個快閃記憶體檔案系統 File System, FFS)來進行,以使得寫入與抹除的動作可 以分散執行於不同的區域,以減少某個特定區域因為過度使用而 報廢的可能性,也使得系統可以避開,而不去使用壞掉的區塊。 此種檔案系統係透過一個對映表(Mapping TaMe),將邏輯位 =轉換為快閃記龍上的實體位址,再將資料寫人該實體位址所 ^向的區塊。由於系統上層,如FAT,對於樓案系統的存取往往是 =機而非循序的,因此造成資料也是隨機地寫入快閃記憶體中。 d而,近幾年來,為了增加快閃記憶體上的資料可靠度,快閃記 1249670 憶體大廠,如Toshiba,宫 體區塊内只允許循序地寫型態快閃記憶體的實 檔案系統便無法滿足此種需求y如此—來’以往的快閃記憶體 Μ二匕1二為藉由對映表將虛擬區塊(virtual 圖所示,快閃記憶體具有複數二s:al:=14之示意圖。如 言之,如果基本的抹除單元係為-個實體區塊。換 、 f寫人的動作係藉由—頁_頁寫人資料來進行的。 白知陕閃吕己憶體檔案系統⑽幻係利用區塊對映 (^Mapping)的方式,來將虛擬區塊對應於實體區塊。換言 12的數本單位係為—個區塊。如第1圖所示,虛擬區塊 記憶體中實體區塊14的數量。每—虛擬區 虛擬輯健,而每—實體區塊Η也均 1〇i 體區塊位址°請參考第2 m圖為對映表 t j。對映表1()具有複數個對映資料18。每—對映資料 8,^放有—虛擬區塊位址以及—實體區塊位址,以說明每一虛 與實體區塊14之對映關係。如圖所示,虛擬區塊位址 =的虛擬區塊係對映於實體區塊位址為81的實體區塊。由於快 =憶體中,有些實體區塊可能是壞掉的,因此實際上可用的實 體區塊的數量可能係小於虛擬區塊的數量。此外,由於必須避免 某個特定的實質區塊頻繁地被寫人與抹除而導致該區塊壽命的減 丑’因此對映表10中所存放的虛擬區塊與實體區塊的對映關係會 根據不同的情況與f求而改變’以達到避開壞掉的實體區塊以及 避免過度使用某個特定實體區塊的目的。 1249670 如第1圖所示,每一實體區塊14具有複數個實體頁16,同樣 的’母一虛擬區塊12也具有複數個虛擬頁2〇。其中,每一每 ^ 塊14中的實體頁16的數量也是等同於每一虛擬區塊12中二^ = 頁20的數量。此外,每一實體頁16均具有一相對應之實體頁1偏 差(Offset)值,而每一虛擬頁20也均具有一相對應之虛擬頁偏差 值。當某一個虛擬區塊12係對映於某一個實體區塊14時,该個 虛擬區塊12中的每一個虛擬頁20均係以一對一的方式對映=該 個實體區塊14中具有相同偏差值的實體頁μ。 、 μ 請參考第3圖。第3圖說明區塊對映之運作方式。舉例而言, 假設每一個實體區塊14包含有32個實體頁16,同樣的,每一\固 虛擬區塊12也是包含32個虛擬頁。如果要尋找虛擬頁號碼 (virtual page number)為161的虛擬頁所對映之實體那麼 就必須將虛擬頁號碼161除以每一個區塊所包含的頁的數量 (pages per block) 32,以得到一個商數A=5以及一個餘^卜 其中,商數A代表一個虛擬區塊位址,而餘數則代表一個虛擬頁 偏差值。在此例中,16卜5 *32 + 1,因此,利用區塊對映的方 式,可以先找到虛擬頁號碼為161的虛擬頁所屬的虛擬區塊的虛 擬區塊位址,在此例中為5,再利用對映表1〇找到一個實體區塊, 其實體區塊位址係對映於虛擬區塊位址為5的虛擬區塊,在此例 中该貫體區塊的實體區塊位址為3,然後再利用虛擬頁偏差值,在 此例中為1 ’找到實體頁偏差值同為1的實體頁。 由於上述的對映表僅儲存虛擬區塊與實體區塊之間的對映關 係,因此對映表所需佔用的記憶體空間並不會太大。然而,如上 所述,新代的快閃圯憶體要求循序寫入資料,在這樣的情況下, 利用上述的對映方式來循序寫入資料將會造成更新效率(叩扣忭 efficiency)低落的問題。 1249670 所明循序寫入的方式是指,在某個實體區塊中,實體頁 值較低的實體頁的資料寫人必須早於實體頁偏差值較高的實 的資㈣人。換言之,在寫人資料至—個實體頁偏差值為n的每 體頁之前,必須先判斷實體頁偏差值大於n的實體頁是否有資二 存在於f中,如果有,則表示之前已有資料寫入實體頁偏差值大 於η的實體頁,因此,如果還將資料寫人實體頁偏差值為n的每 體頁丄就會違反循序寫人的要求,因減序寫人要求較後寫入二 料的貝體頁,其貫體頁偏差值必須大於較先寫入資料的實^頁。、
二在這種情況下,即在寫入資料至實體頁偏差值為11的實體頁 ^,、已有資料存在於實體頁偏差值大於η的實體頁,系統必須 另外找一塊新的實體區塊,以將實體頁偏差值小於η的實體頁中 =存在的資料循序寫人,也就是複製至新的實體區塊,然 貢=寫入新的實體區塊中,實體頁偏差值為^的實體頁,最後再 將實體頁偏差值大於η的實體頁中的資料複製至新的實體區塊。 如此一來,就可以符合循序寫入的要求。因此,在上述的情形中 為工更新某個實體區塊的某個實體頁中的資料,系統就必須搬動 :力==進:抹除的動作,而造成資料更新的效率降低並
且加迷牦《快閃記憶體。 /請參考第4圖。第4圖說明更新一個實體頁之運作方 設系統欲寫人資料至實體頁偏差值為3的實體頁(歐3);二 ^區,第四頁,那麼即使第四頁是空的,也就是未被寫入過^ 料L但疋由於第四頁之後的實體頁已有資料寫入,所以,耷 入貧2至第四頁就不符合循序寫入的規則。因此,系統必須向快 閃記憶體樓案系統要求—個新的實體區塊,,然後將 之1 資料複製過去(第—個步驟),接著再寫人第四頁的資料 步驟)’並且再把第四頁之後的資料複製到新的實體區塊(第三個 11 1249670 並且更新對絲=====嶋(第四個步驟), 塊(第五個烟。完成:上原的先^ 從這個例子中可以看出,系統只是為了更^新動體乍才鼻完成。 複製;個實體區塊中的所有實體頁中的資料。換;:頁=要 2貪料更新就必須執行複製與抹除的動作,此舉降低了、系= 更新效率,並且縮短快閃記憶體的壽命。 ...... 為了解決上述更新效率低落的問題 6^ 678,785 t , „ Μ_^ 以:的方法,以改善資料的更新效率。請參考第5 5 員不另-種循序寫入資料方法之運作模式。當系統 =塊;:實體頁偏差值為4的實體頁,即第四頁的資料時, =弟四頁是否是空的,也不論第四頁之後的實體頁是否有 會從第-頁開始搜尋,以決定該個實體區塊中是否 2 =的讀頁,如果有,就將更新龍寫人第_個 如果找不到任何空白的實體頁,就向㈣記憶體檔案系 、、先^求一個新的實體區塊,並且將更新資料寫入第一個實體頁。 換言之,除非上述的第四頁剛好是第一個被找到的空白實體頁, 否則無論是將資料寫入原先的實體區塊中的空白實體頁,、或者寫 入一個新的實體區塊(從第一個實體頁開始寫入,即從卯狀〇開 始寫入),寫入更新資料的實體頁的實體頁偏差值均不會相同於其 所對映之虛擬頁之虛擬頁偏差值。換言之,實體頁與虛擬頁之間 不再具有固定的偏差(〇ffset)關係。因此,一個虛擬區塊就會對 映至-個以上的貫體區塊,而形成一對多的對映關係。這種對映 關係會一直存在,直到系統所保留的空的實體區塊已經用完。或 者,當某一個虛擬區塊所對映的實體區塊個數太多時,系統就會 將一對多的對映關係壓縮(Compact)成一對一的對映關係。曰 12 j24967〇 + ¾由於-上述的方法係直接將更新資料寫人空白的奸F中,而π 雨執行資料複製與抹除的工作 工白的貝體頁中,而不 還可以提高資料的更新效率,並 旦可以循序寫入資料, 數。然而,由於虛擬頁與實體頁不再二右^記憶體被抹除的次 要尋找某個實體頁時,利用對映 ς有相同偏^值’因此,當 系統就必須到該相對映的實體、塊1 =映的實體區塊之後, 個實體頁接著一個實體從第-個實體頁開始,- 此-來,將會大大取 而減損資料的讀取效率,那戶'率如果不想一頁頁去尋找 料。換古之,必須卢拟*ρ廇就員增加對映表所需要記錄的資 映關係:由於實體ϊ的數ί =卜存放實體頁與虛擬頁之間的對 常大。此外,在對映表所需的記憶體空間就會非 大地增加搜尋的複雜度。換子與虛擬頁的對映關係也會大 序寫入資料方味丁 θ八。之利用M-SystemINC.所提出的循 必項祕P & 〜造成資料讀取速度的降低,就是會導致 牲大ϊ的讀體空間並且增加搜尋的複雜度。 【發明内容】
記憶之出—種不同於以往的可循序寫人資料至快閃 /*太=日日由、八方法,以維持良好的資料更新效率。此外, 中,相對映的實體頁與虛擬頁仍然具有相同的偏差值’ 匕,不但可以保有良好的資料讀取效 憶體空間被佔用,並且不會增加«與管理^雜;W 本發明之可循序寫人f料至快閃記憶體中之系統包含:至少 :虛擬區塊’其中每_該虛擬區塊係包含複數個虛擬頁,並且具 + 塊位址,而每—該虛擬頁係具有-虛擬頁偏差值;至 > -貫體品塊,其中每—該實體區塊係包含複數個實體頁,並且 13 1249670 實體區塊位址,而每—該實體頁係具有—實體頁偏差值; 活躍區塊’其中每—該活躍區塊係包含複數個實於 貝,亚且具有一活躍區塊位址,而每_ 二丑 :广其中每一該虛擬區塊係對映於區塊:在:= 之虛擬區塊與實體區塊中,每—該虛擬頁係對映於每—該實體、 :該之虛擬頁與實體頁中,該虛擬頁偏差值係“ 實施方式】 為讓本發明之上述目的、特徵、和優點能更明顯易懂,下文 特舉較“貝施例,並配合所附圖式,作詳細說明如下。 請參考第6圖。第6圖為本發明之快閃記憶體3〇之結構示意 圖。快閃記憶體30具有複數個實體區塊32,以及一特定數量之= 躍(active)區塊34。其中,每一個活躍區塊34均具有一個相對 映之實體區塊32。在本發明中,一個虛擬區塊(未顯示)最多口 會對映到一個實體區塊32。此外,在本實施例中,快閃記憶體 僅具有一個活躍區塊34,因此,活躍區塊34係對映至其中一個者 體區塊32。 κ 在實體區塊32中,每一個實體頁36與其所對映之虛擬頁(未 顯示)必須具有相同的偏差值。換言之,實體區塊32中的實體頁 36與虛擬區塊中的虛擬頁具有相同的偏差關係。然而,活躍區塊 34中的實體頁38與其所對映之虛擬頁則不須具有相同的偏差 值。此外,無論是實體區塊32或活躍區塊34都必須符合循序寫 入的規則。也就是說,系統所欲寫入資料的實體頁的偏差值必須 大於所有已經有資料存在於其中的實體頁的偏差值。因此,在本 發明中,寫入資料至實體區塊32的實體頁36必須符合兩個規則。 14 1249670 為糸、、、充所;g人舄入資料的實體頁的偏差值必須相同於其相對映 虛擬=之偏差值,另一為該實體頁的偏差值必須大於其他存有= 料的實體頁的偏差值。相較而言,寫入資料至活躍區塊 4 頁38則僅須符合循序寫入的規則,即所欲寫入資料的實體頁二低 差值必須大於其他存有資料的實體頁的偏差值。 、 、 ^請參考第7圖。第7圖為本發明之第一對映表4〇之示意圖。 第一對映表40係用來記錄實體區塊32與虛擬區塊的對映關 如圖所示,第一對映表40具有複數個對映資料42。每一對映資料 二有:虛擬區塊位址以及一實體區塊位址,以說明虛:區 塊吳貫體區塊之對映關係。其中,—個虛擬區塊至 一個實體區塊。 《封吠到 笛考主第8圖。第8圖為本發明之第二對映表50之示意圖。 第一對映表50係用來記錄實體區塊32與活躍區塊料的 =如圖所示,第二對映表5〇具有複數個對映資料Μ。每一 =料52係存放有—實體區塊位址以及—活躍區塊位址,以說明杂 30 活,區塊之對映關係。由於在本實施例中,快閃記憶^ ί 、… 活躍區塊,因Λ,第二對映表50僅具有一筆對映資 a,以s兒明§亥個活躍區塊係對映於哪一個實體區塊。 、 第ΛΓΛ第9圖。第9圖為本發明之第三對映表6〇之示意圖。 60係用t記錄虛擬頁與活躍區塊34中之實體頁的對 斛:二诞圖所不,第二對映表60具有複數個對映資料62。每一 之存放有—虛擬f偏差值以及—活輕塊中之實體頁 ^頁偏差值’以說明虛擬頁與活躍區塊中之實體頁之對映關 ί並述η在活躍區塊34中,實體頁38與其所對映之虛擬 擬頁盘二俨百偏差值,因此必須利用第三對映表60來記錄虛 換頁與貝體頁之對映關係。由於第三對映表6〇僅記錄活躍區塊如 15 1249670 二與虛擬頁之對映關係,因此’第三對映表6°所需佔用 含的二 小係取決於活躍區塊34的數量以及活躍區塊34所包 夫貝,頁的數罝。活躍區塊34的數量愈多,所需的記憶體也就 ^用ί實施例中,只有—個活躍區塊34,因此第三對映表6〇 所佔用的記憶體並不大。 體30月之2 1G圖。第1G圖為本發明之循序寫入資料於快閃記憶 到糸姑·· 7〇之流程圖。首先,快閃記憶體播案系統(FFS)收 m:,FAT所傳來的寫入要求(㈣72)。其中此寫入要 3個虛擬頁號碼。根據虛擬頁號碼,快閃記憶體標案系統
俜將户找到相對映的實體區塊(步驟74)。如上所述,FFS 以每一個區塊所包含的頁的數量(歐S咐 即查詢第虛擬區塊位址,接著再利用區塊對映的方式, 弟對映表40,以找到相對映的實體區塊。 決^固,J^記體樓案系統(FFS)會利用第二對映表50,以 果有,勃貝-丰£塊疋否具有一個相對映的活躍區塊(步驟76)如 執订v驟78。如果沒有,執行步驟8〇。在步驟78 閃記憶體檑案系統(FFS)會從第一個實體頁由下 ’、= =該個實體區塊所對映的活躍區塊是否具有 二體广 ,執行步驟82。如果沒有,則執行步驟84。=二。, =記憶體槽案系統(FFS)會將資料寫入該個活躍在區^驟中82中 二t實體頁。由於快閃記憶體標案系統(FFS)係從 個只體頁由上在下尋找,因此FFS所找到的第一個 頁的偏差值會大於所有其他已有f料存 =二 值。故,符合循序寫入的規則。 ^只體頁的偏差 當然,本發明也可以設計成利用一指 料的實體頁的下—個實體頁,即f入資 16 1249670 如此-來’系統就無須—頁―頁搜尋活躍區塊中的實體頁,而可 以直接利用該指標找到第一個空白的實體頁。 在步驟80中快閃兄憶體插案系統(FFS)會根據虛擬頁的偏 差值,即麟虛擬頁的虛擬頁號碼除以每—個區塊所包含的頁的 數量(pages per block)之後所得到的餘數,決定該個實體區塊 中與該虛擬頁具有相同偏差值的實體頁是否為—個空白實⑲頁, 以及該個實體頁的偏差值是否大於其他具有資料存在於其=的實 體頁的偏録。如果兩個蚊結果均為是,執行步驟86。如果其 中有一個決定結果係為否,執行步驟88。在步驟86中,快閃圮^ 體播案系統(FFS)會將資料寫人與該虛擬頁具有相同偏差值的實、· 在步驟84中,由於該個實體區塊所對映的活躍區塊不再且有 任何空白的實體頁,因此快_憶體财純(FFS)會將該個實 體區塊與其所對映的活躍區塊合併起來,以產生一個新的實體區 塊。之後’ ?1^會去修改第-對映表4〇,以將新的實體區塊對映 於該虛擬區嬙。 ' 在合併的過程中,FFS可以同時將所欲寫入的資料寫入新的實 體區塊中的相對映於該虛擬頁的實體頁。當然,FFS也可以設計、 成,另=去產生一個新的活躍區塊,並且將新的活躍區塊對映於 該新的實體區塊,而該新的活躍區塊是一個空白的活躍區塊。麸 後二、再將資料寫入該新的活躍區塊中的第一個實體頁(步驟9(/)、、。 須說明的是,之後如果還有資料要寫入該個實體區塊,那麼ffs , 都會將資料寫入該個實體區塊所對映的活躍區塊中。 在步驟88中,由於該個實體區塊(又稱目的實體區塊)並不 具有相對映的活躍區塊,而且快閃記憶體檔案系統(FFS)無法將 17 1249670 資料寫入該目的實體區塊中,因此為了能夠寫入資料,快閃記情 體4¾案系統(FFS)首先會將快閃記憶體中的活躍區塊與其所對映 的實體區塊(簡稱對映實體區塊)合併起來,以產生一個新的實 體區塊。之後,再去修改第一對映表4〇,以將該新的實體區塊對 映至該對映實體區塊所對映的虛擬區塊。 ▲ 接著,FFS會產生一個新的活躍區塊,並且該新的活躍區塊對 映於該目的實體區塊。此外,所產生的新的活躍區塊是一個空白 的活躍區塊。因此,快閃記憶體檔案系統(FFS)就可以將資料寫 入該個目的實體區塊所對映的活躍區塊,以完成資料寫入的動作 (步驟92)。須說明的是,之後如果還有資料要寫入該個目的實體 區塊,那麼FFS都會將資料寫入該個目的實體區塊所對映的活 區塊中。 本發明之方法70係先判斷實體區塊是否具有相對映之活躍區 2,如果沒有,才會判斷在符合固定偏差以及循序寫入規則之前 提下,是否可以將資料寫入實體區塊。換言之,只要實體區塊有 =目對映的活躍區塊,FFS就不會將資料寫入實體區塊中,而是將資 料寫入活躍區塊,即使活躍區塊已經沒有空白實體頁,FFS也會藉 由合併實體區塊與活躍區塊來產生一個新的實體區塊,以空出一鲁 鬼记丨思體空間,用以產生一個新的活躍區塊。然後,再將資料寫 入新的活躍區塊中。 、” 曰然而’方法70的運作方式僅為本發明之最佳實施例,而本發 曰f也可以設計成,先判斷在符合固定偏差以及循序寫入規則之前 , 提下,疋否可以將資料寫入實體區塊,如果可以,就寫入資料, 如果不可以’再判斷該個實體區塊是否具有相對映的活躍區塊, 如果有,則判斷活躍區塊内是否具有空白的實體頁。如果有,則 寫入貝料。如果沒有,則進行合併實體區塊與虛擬區塊的動作, 18 1249670 ’本發明也可以設計成無論 FFS都會先判斷是否可以將 進而產生一個新的活躍區塊。換言之 實體區塊是否具有相對映的虛擬區塊, 資料寫入實體區塊。
十在本貫施例中,由於快閃記憶體只有—個活躍區塊,因此FFS 只而利用第二對映表5G找到具有相對映的活躍區塊的實體區塊, =將其與所對映的轉區塊合併起來即可。所須朗的是,如 果快閃讀體具有-個以上的活躍區塊,那麼FFS就必須進行選 ,的,作。FFS可以根據每個活躍區塊中已存有資料的實 董丄來做選擇。舉例而言,FFS可以選擇寫得較滿的活躍區塊(即 :,車又夕已寫入資料的貫體頁)’以將其與所對映的實體區塊合 併此外FFS也可以隨機地選擇一個活躍區塊以將其盘所映 的實體區塊合併。 、 尚須說明的是,快閃記憶體中的活躍區塊可以一開始就設定成 對映於某個*實體區塊(又稱對映實體區塊),因此,在步驟⑽中, FFS ^利用第—對映表5Q找到該個對映實體區塊,以進行合併的 動作处田:開始’快閃記憶體中的活躍區塊也可以設定為閒 置,悲’即並未對映至任何的實體區塊。其中,該閒置的活躍區 ,疋-個空白的活躍區塊。因此,在步驟⑽中,ffs可以先查詢鲁 疋否有閒置的活躍區塊。如果沒有,則利用第二對映表去尋找 對映貫體區塊’以進行合併的動作。如果有,則可以直接將該閒 置的活躍區塊對映至該目的實體區塊。
此外’快閃冗憶體也可以具有一個以上的活躍區塊,而活躍區 塊與貫體區塊的對映關係也可以設計成—個實體區塊係具有一個 =上的活躍區塊。如果快閃記憶體僅具有一個活躍區塊,而一個 具體區塊也只具有-個相對映的活躍區塊,如上所述,當活躍區 塊已經沒有空白貫體頁或是有別的實體區塊需要活躍區塊時,FFS 19 1249670 就必須對貫體區塊和活躍區塊進行合併的動作,以將實體 區塊和活躍區塊合併成一個新的實體區塊。 4 /青參考第11圖。第11圖為本發明合併一實體區塊32與一活 躍區塊34之操作示意圖。第u圖所揭示的合併方式係適用於活 躍,塊34中的實體頁的偏差值相同於虛擬頁的偏差值的情形。也 =是,活躍區塊34中的實體頁與虛擬頁剛好具有固定偏差關係的 ^形。在廷種情形下,FFS只須將舊的實體區塊(上述之目的實體 區塊)上有用的資料複製到活躍區塊,然後再將該活躍區塊轉換 (^ransform)成為一個新的實體區塊,再將舊的實體區塊抹除。 換吕之三如果之前更新到活躍區塊34的資料都是依照相同偏差規_ 貝(即實體頁與虛擬頁具有相同之偏差值)寫入的,那麼只要將 舊的實體區塊内的資料全部複製到活躍區塊,然後將活躍區塊轉 換成為新的實體區塊,並且抹除舊的實體區塊中的資料。此時, FFS會去修改第一對映表4〇,以冑新的實體區塊對映至舊的實體 區塊所對映之虛擬區塊。 ' 叫參考第12圖。第12圖為本發明另一合併一實體區塊犯與 活躍區塊34之操作不意圖。第12圖所揭示的合併方式係適用 於活躍區塊34中的貫體頁的偏差值不相同於虛擬頁的偏差值的情鲁 形。也就是’活躍區塊34中的實體頁與虛擬頁不具有固定偏差關 係的情形。在這種情形要進行合併時,FFS會先要求一塊新的實體 區塊,然後依照固定偏差以及循序寫入的規則將舊的實體區塊盥 活:霍區?中的資料寫入至新的實體區塊中。接著,再將活躍區塊 和舊的貫體區塊内的資料加以抹除。由於活躍區塊中的資料並沒 ’ 有按照时偏差規則來寫人,因此在進行合併時必須重新索取— 塊新的實體區塊,然後再逐一將舊的實體區塊與活躍區塊上的資 ^複製到新的實體區塊,最後再將活躍區塊及舊的實體區塊上的 貧料抹除,以完成合併的動作。此時,FFS會去修改第一對映表 20 1249670 4〇 ’以將新的實體區塊對映至舊的實體區塊所對映之虛擬區塊。 驟士考第13圖。帛13目為本發明之讀取資料之流程圖。在步 僂决沾括陕閃冗憶體槽案系統(FFS)收到系統上層,如FAT所 頁要求。其中讀取要求包含—個虛擬頁號碼。根據虛擬 :t驟1Π9'閃'己憶體槽案系統(FFS)可以找到相對映的實體區塊 勺二从百)。如上所述,FFS係將虛擬頁號碼除以每一個區塊所 的數量(pages per blQck),以得到—虛擬區塊位址, 映對映的方式,即查詢第-對映表40,以找到相對 以 丰^著’^閃"己憶體槽案系統(FFS)會利用第二對映表50, 士、t個實體區塊是否具有—個相對映的活躍區塊(步驟104) 如果有,執行步驟106。如果沒有,執行步驟1〇8。 表快閃記憶體播案系統(FFS)會根據第三對映 ^對昧ίΓη所需的實體頁。由於,在本實施例中,系統係具有第 、、表60以儲存虛擬頁與活躍區塊中的實體頁之間的對映關 找到„讀取的過程中’㈣可以藉由第三對映表6〇快速 以將^ ^。職,f知技藝者可以㈣了解的是,也可 設計成並不具有第三對映表6〇。在這種設計下,可以節 映=0 Λ間’但是會造成讀取效率的降低。因為在沒有第三對 1 60的情況下’ FFS必須在活躍區财,由上而下,一頁一頁 體頁。如果可以找到’執行步驟110。如果無法找到, ==驟08。在步驟110中,FFS會從所找到的實體頁(位於活 飯區塊)項取貧料,以完成讀取動作。 在步驟⑽中,FFS會_虛擬㈣偏差值,財體區塊中尋 4相同偏差值的實體頁。如果可以找到,執行步驟112,如果 21 1249670 取失敗訊息給上層。+。在步驟114中,ffs會回報-個讀 論相對映兄的月實的體疋區^發^2賣取資料的操作流程也可以設計成無 塊中,利用虛擬頁=;==’ffs都會先到該個實體區 在找不到有相同偏差值的實體頁。只有 表60或循序搜尋的ϋ果有’則到活躍區塊,根據第三對映 所需的實體i η /沒衫謂絲6G的情町),尋找 取失敗訊息給上層。=對:::躍區塊,則會回報-個讀 的貝體頁,那麼FFS也會回報一個讀取失敗訊息給上層。J斤而 在本發明的快閃記憶體中,活躍區塊的數量係可以自由設定 活躍區挣了 ^較佳的#料讀取效率,可以設計成僅具有少數的 而每22广來’由於快閃記憶體中絕大部分為實體區塊, 擬;所二的固定偏差規則來存放資料,因此在搜尋虛 亩、一實體頁日寸,FFS只要算出相對映的實體區塊,便可以 诗跑:^個實體區塊中’直接找尋具有相同偏差值的實體頁,以 ’而不需要從頭搜尋,不但減低了搜尋的複雜度,而且 量的記憶體空間。只有當該個實體區塊具有相對映的 ^ 1塊時,FFS才需要到活躍區塊中,-頁-頁循序搜尋,然而, 躍區塊的數量不多的情況下,並*會對讀取效率造成太大的 ^ θ #此外,也可以藉由第三對映表的建立,來改善讀取速率。 ,第三對映表的建立會佔用記憶體空間,但是在活躍區塊數量 ^夕的情況下’第三對映表所佔用的記憶體空間也是有限的。簡 :之,活躍區塊的數量愈多,所需的記憶體會愈大,但是寫入效 ^ (更新效率)會愈高。因此,系統設計者可以根據不同的系統 22 1249670 需求,來決定活躍區塊的數量。 綜上所述,利用本發明所提供之快閃記憶體及其更新與讀取資 料的方法’藉由活躍區塊的設計,當系統欲更新某個實體頁中的 資料時,FFS無須進行大量的資料搬動以及抹除的動作,因此可以 具有良好的資料更新效率。再者,由於活躍區塊的數量並不多, 因此只需使用一小塊的記憶體去記錄活躍區塊上資料的分佈即 可。如此一來,不但可以使得資料的讀取更有效率,也 料的搜尋與管理。 '' 此外,系統設計者可以藉由設定不同數量的活躍區塊,而提供φ 不同的資料更新效率。當活躍區塊的數量愈多時,資料更新效率' =會愈好。然而,即使只有―個活躍區塊存在,其更新資料二 還是比習知技術的方法好。 綜上所述’雖然本發明已以一較佳實施例揭露如上,然 ,以限定本發明,任何熟習此技藝者,在不 =内由!1作各種之更動與潤飾,因此本發明编id 後附之申請專利範圍所界定者為準。 更视固田視
區塊對應到實體區塊之 示意圖。 【圖式簡單說明】 圖式之簡單說明 第1圖為藉由對映表將虛擬 第2圖為對映表之示意圖。 第 圖說明區塊對映之運作方式。 第4圖說明更新一個實體頁之^ 第5圖顯示另-種循序寫入資料方法:運作模 23 1249670 第6圖為本發明之快閃記憶體之 ㈣為本發明之第一對映表之示 =8圖為本發明之第二對映表之示意圖。 第9圖為本發明之第三對映表之示意圖。 ^ 10圖為本發明之循序寫人資料於快閃記 十思體之方法之流程圖。 第12 明合併—實體區塊與—活躍區塊之操作示意圖。 弟12圖為本發明$ _ a 为一合併一實體區塊與一活躍區塊之操作立 圖。 「/卜思 第13圖為本發明之綠· "貝取—貝料之流程圖。 圖式之符號說明
30 32 34 36、 40 42、 50 60 38 52、62 快閃記憶體 實體區塊 活躍區塊 實體頁 第一對映表 對映資料 第二對映表 第三對映表
24

Claims (1)

1249670 拾、申請專利範圍: 1· -種可循序寫人資料至_快閃記憶體中之系統,包含: 、,虛擬區中每一該虛擬區塊係包含複數個虛擬頁, 亚^具有-虛擬區塊位址,而每—該虛擬頁係具有―虛擬頁偏 差值; -貫體區塊’包含於該快閃記憶體中,其中每一該實體區 ?係包含複數個實體頁,並且具有一實體區塊位址,而每一該 貫體頁係具有一實體頁偏差值;以及
至少-活躍區塊’包含於該快閃記憶體中,其中每—該活躍區 塊係包含複數個實體頁,並且具有—活躍區塊位址,而每一該 實體頁係具有一實體頁偏差值; 其中每-該虛擬區塊係對映於_實體區塊,而每_該活躍區塊 係可對映於一實體區塊; 找相對映之虛擬區塊與實體區塊中,每—該虛㈣係對映於 母一該貫體頁,而在該相對映之虛擬頁與實體頁中,該虛擬頁 偏差值係相同於該實體頁偏差值。 .如申請專利第1項所述之系統,另包含ϋ映表,包 含複數筆第-對映貧料,而每一該第一對映資料係包含有一虛 擬區塊位址以及-實體區塊位址,以將一特定之虛擬區塊對映 於一特定之實體區塊。 3·如申請專利範圍第1項所述之系統,另包含_第二對映表,包 含複數筆第二對映貧料,而每一該第二對映資料係包含有一實 , 體區塊位址以及-活躍區塊位址,以將一特定之活躍區塊對映 於一特定之實體區塊。 4·如申請專利範圍第1項所述之系統,另包含_第三對映表,包 25 1249670 3稷數筆第三對映資料,而每一該第三對 擬頁偏差值以及-實體頁偏錄,以將—特定之幻=有一虛 一特定活㈣射之—特定㈣^ 頁對映於 統’另包含: 其中該存取要求包含一虛擬頁 5·如申請專利範圍第1項所述之系 一接收模組,用來一存取要求, 號碼,其表示一虛擬頁; ’找到一特定之 具有相對映之活
2體區塊搜尋模組,用來根據該虛擬頁號喝 貫體區塊;以及 ^决疋模組,用來決定該特定之實體區塊是否 躍區塊。 6.如申請專利範項所述之系統,另包含: 接收模組’用來接收一窝人| ,甘士 # # 縣百^甘士罵要求其中该寫入要求包含一 Μ頁號碼,其表示一虛擬頁; :貫體區塊搜尋漁,絲根據該虛擬頁號碼,取得一虛擬 塊位=,以尋找一特定之實體區塊; 模組,用來決定該特定之實體區塊是否具有相對映之 羅區塊,
技尋模、、且,用來搜尋該相對映之活躍區塊,以決定該活躍區 塊是否具有一空白之實體頁; 、偏差值搜,杈組,用來根據該虛擬頁號碼,取得一虛擬頁偏 差,以决疋"亥特定之實體區塊中,具有相同之實體頁偏差值 之貫體頁是否為一空白之實體頁;以及 一寫入模组,用來將資料寫入該實體頁。 7·:工請料成圍第6項所述之系統,另包含: 口併杈組,用來合併一特定之活躍區塊與其所對映之實體區 塊,以產生一新的實體區塊。 26 1249670 8·如申請專利範圍第7項所述之系統,另包含: 一活躍區塊產生模組,用來產生一新的活躍區塊,其中該新的 活躍區塊係對映於該新的實體區塊,並且是一個空白的活躍區 塊0 9·如申請專利範圍第7項所述之系統,另包含: 活躍區塊產生模組,用來產生一新的活躍區塊,其中該 活躍區塊係對映於該特定之實體區塊,並且是一個空白的活躍 區塊。 1〇·如申請專利範圍第7項所述之系統,另包含: :選擇模組,用來選擇肢之活輕塊,以合併該特定 區塊與其所對映之實體區塊。 / 如巾請專㈣圍第丨◦項所述之系統,其巾該 據-隨機之方式來選擇該特^之活躍區塊。 板、,且係根 12·如申請專利範圍第10項所述之系統,其中 該活躍區塊所存放資料之多募’來選擇該特定之活: 3.一如申請專利範圍第7項所述之系統,另包含: 二查詢模組,用來查詢該快閃記憶體中 1門 塊。 $ 閒置之活躍區 定之實體區 一如申請專利範圍第13項所述之系統,另包人· 塊對映模組,用來將該閒置之活躍區塊對映於該3特 27 14. 1249670 如申請專利範圍第i項所述之純,另包含: 15. 一接收模組,用來接收_靖勒I^ , ^ ^ L 擬頁號碼;接收項取要求’其中該讀取要求包含-虛 貝體區塊搜尋n用來根據該虛擬頁號碼,取得一虛擬區 塊位址,以尋找一特定之實許區 :決定模組,絲決定該特ΐ之實體區塊是否具有相對映之活 躍區塊, -實體頁搜尋模組,用來搜尋該相對映之活躍區塊 需之實體頁; 汀 :偏差值搜尋模組,用來根據該虛擬頁號碼,取得—虛擬頁偏 之找到销定之實體區塊中,具有相同之實體頁偏差值 之實體頁;以及 一讀取模組,用來將從該實體頁讀取資料。 16·-種存取資料於—快閃記憶體之方法,應用於 中,該電子裝置包含·· i ^ -虛擬區塊,其巾每_該虛擬區塊係包含複數個虛擬頁, ^具有—虛擬區塊位址,而每_該虛擬頁係具有—虛擬頁偏 是值; i:::體區塊,包含於該快閃記憶體中,其中每-該實體區 =含複數個實體頁,並且具有一實體區塊位址,而每一該 貝體頁係具有一實體頁偏差值;以及 ^少-活躍區塊’包含於該快閃記憶體中,其中每—該活躍區 複數個實體頁’並且具有一活躍區塊位址,而每一該 貝體頁係具有一實體頁偏差值; 該虛擬區塊係對映於—實體區塊,而每—該活躍區塊 係可對映於一實體區塊;以及 二,,之虛擬區塊與實體區塊中,每—該虛擬頁係對映於 母口亥實體頁,而在該相對映之虛擬頁與實體頁中,該虛擬頁 28 1249670 偏差值係相同於該實體頁偏差值; 該方法包含: 接存=要求,其中该存取要求包含一虛擬頁號碼,其表示 一特定之虛擬頁; 該虛ί頁號碼,找到一特定之實體區塊;以及 、疋》亥特疋之貝體區塊是否具有相對映之活躍區塊。 入貝枓至该快閃記憶體中,包含·· 步驟 1 ·接收 一 ® Λ ^ # rb ^ ”,、要求/、中该寫入要求包含一虛擬頁號碼, 其表不一特定之虛擬頁; 1 ^該虛擬1號碼,找到-料之實體區塊; ^β I、疋4特定之實體區塊是否具有相對映之活躍區塊; 右疋,執行步驟4,若否,執行步驟7; 若是,勃^^相對+映之活躍區塊是否具有—空白之實體頁; 執仃Υ驟6,若否,執行步驟7; 二:上·:::亥虛擬頁號碼得到-虛擬頁偏差值,並且決定該 頁是否中具有與該虛擬頁偏差值相同之偏差值之實體 驟9;…一工白之實體頁;若是,執行步驟8,若否,執行步 將資料寫入該空白之實體頁; ^併該特定之實體區塊及其所對映之活躍區塊; 將賢料寫入該實體頁;以及 合併一實體區塊及其所對映之活躍區塊。 步驟6 步驟7 步驟8 步驟9 19· 如申請專鄉㈣17項所述之方法,其μ步驟7中,合 29 1249670 併该特疋之實體區塊及其所對映之活躍區塊 =擬:實體區塊對映至該特定之實 20產專利範圍第19項所述之方法,其中在步驟7之後, 活塊,該新的活躍區塊係對映於該新的實體區 塊亚且疋一個空白的活躍區塊。 21 請專利範圍第17項所述之方法,其中在㈣9中,合 二t體區塊及制對映之活職塊之後,產生 t並且將該新的實體區塊對映至該實體區塊所對映^擬區 如申請專鄉圍第21項所述之方法,其在步驟9之後, 新的活躍區塊,該新的活躍區塊係對映於該特定之實體 並且是一個空白的活躍區塊而 貝 23·如申請專利範圍第17項所述之方法,另包含: 在執仃步驟9之前,查詢是否有一閒置之活躍區塊。 24 丄上 •一如申請專利範圍第23項所述之方法,其中: 閒置之活躍區塊,將㈣置之活躍區塊對映於該特定之實 兮如申明專利範圍第16項所述之方法,其中該方法係用來從 ^快閃記憶體中讀取資料,包含: ^接收一讀取要求,其中該讀取要求包含一虛擬頁號碼, 表示一虛擬頁; 步驟2 :根據該虛擬頁號碼,取得一虛擬區塊位址,以找到一 30 ^49670 特定之實體區塊,· 步驟3 :決定該特定之資 如果是,執行步驟4,如二否具有相對峡 步驟4:搜料相否,執行步领5之活躍區塊 相對映之活職塊 , 以 及 我刮所需之實體頁; 步驟5 ··根據該虛擬頁號碼,取得一虛擬頁偏差值,以找到該 特定之實體區塊中,具有相同之實體頁偏差值之實體頁。
31
TW093112065A 2004-04-29 2004-04-29 System and method capable of sequentially writing a flash memory TWI249670B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW093112065A TWI249670B (en) 2004-04-29 2004-04-29 System and method capable of sequentially writing a flash memory
DE102005019842.2A DE102005019842B4 (de) 2004-04-29 2005-04-28 System und Verfahren zum sequentiellen Schreiben von Daten in einen Flash-Speicher
US10/908,112 US7516266B2 (en) 2004-04-29 2005-04-28 System and method capable of sequentially writing data to a flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093112065A TWI249670B (en) 2004-04-29 2004-04-29 System and method capable of sequentially writing a flash memory

Publications (2)

Publication Number Publication Date
TW200535610A TW200535610A (en) 2005-11-01
TWI249670B true TWI249670B (en) 2006-02-21

Family

ID=35188403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093112065A TWI249670B (en) 2004-04-29 2004-04-29 System and method capable of sequentially writing a flash memory

Country Status (3)

Country Link
US (1) US7516266B2 (zh)
DE (1) DE102005019842B4 (zh)
TW (1) TWI249670B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7890693B2 (en) 2007-01-25 2011-02-15 Genesys Logic, Inc. Flash translation layer apparatus
US8010770B2 (en) 2006-12-27 2011-08-30 Genesys Logic, Inc. Caching device for NAND flash translation layer

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188228B1 (en) * 2003-10-01 2007-03-06 Sandisk Corporation Hybrid mapping implementation within a non-volatile memory system
KR100666174B1 (ko) * 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR101150654B1 (ko) * 2006-12-27 2012-07-10 인텔 코포레이션 비휘발성 메모리 상의 데이터 관리 방법 및 기계 판독 가능한 매체
KR100825802B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 기입 데이터의 논리적 페이지보다 이전 논리적 페이지들을가지는 데이터들을 데이터 블록으로부터 복사하는 불휘발성메모리 장치의 데이터 기입 방법
US7856522B2 (en) * 2007-05-16 2010-12-21 Oracle International Corporation Flash-aware storage optimized for mobile and embedded DBMS on NAND flash memory
KR101391881B1 (ko) * 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
CN101727402B (zh) * 2009-10-23 2012-07-04 深圳市江波龙电子有限公司 一种非易失性存储器数据的读写控制方法及系统
US8850161B2 (en) * 2010-10-13 2014-09-30 Riverbed Technology, Inc. Method of improving performance of a data storage device
CN103778964B (zh) * 2013-12-30 2016-08-17 上海晨思电子科技有限公司 一种NAND Flash烧写数据的处理、使用方法及装置、系统
TWI601141B (zh) * 2015-08-21 2017-10-01 晨星半導體股份有限公司 快閃記憶體的存取方法及相關的記憶體控制器與電子裝置
CN106484630A (zh) * 2015-08-31 2017-03-08 晨星半导体股份有限公司 快闪存储器的存取方法及相关的存储器控制器与电子装置
US9996463B2 (en) * 2015-11-10 2018-06-12 International Business Machines Corporation Selection and placement of volumes in a storage system using stripes
EP3454218B1 (en) * 2016-08-11 2023-02-01 Huawei Technologies Co., Ltd. Method for accessing table entry in translation lookaside buffer (tlb) and processing chip
TWI679534B (zh) * 2017-09-18 2019-12-11 慧榮科技股份有限公司 資料儲存裝置以及資料儲存方法
KR20200066882A (ko) * 2018-12-03 2020-06-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
KR100319598B1 (ko) 1998-03-18 2002-04-06 김영환 플래시메모리어레이액세스방법및장치
US6219770B1 (en) * 1998-03-23 2001-04-17 Compaq Computer Corporation Method and apparatus for managing copy on write operations in a virtual memory
US6938144B2 (en) 2001-03-22 2005-08-30 Matsushita Electric Industrial Co., Ltd. Address conversion unit for memory device
US6678785B2 (en) * 2001-09-28 2004-01-13 M-Systems Flash Disk Pioneers Ltd. Flash management system using only sequential write
TWI237759B (en) * 2001-10-04 2005-08-11 Via Tech Inc Method for data accessing in a computer and the computer thereof
KR100449708B1 (ko) * 2001-11-16 2004-09-22 삼성전자주식회사 플래시 메모리 관리방법
TWI240861B (en) * 2002-01-11 2005-10-01 Integrated Circuit Solution In Data access method and architecture of flash memory
KR100457812B1 (ko) * 2002-11-14 2004-11-18 삼성전자주식회사 플래시 메모리, 그에 따른 플래시 메모리 액세스 장치 및방법
US7310721B2 (en) * 2003-10-30 2007-12-18 Microsoft Corporation Shadow page tables for address translation control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8010770B2 (en) 2006-12-27 2011-08-30 Genesys Logic, Inc. Caching device for NAND flash translation layer
US7890693B2 (en) 2007-01-25 2011-02-15 Genesys Logic, Inc. Flash translation layer apparatus

Also Published As

Publication number Publication date
DE102005019842A1 (de) 2005-12-22
US7516266B2 (en) 2009-04-07
TW200535610A (en) 2005-11-01
US20050246480A1 (en) 2005-11-03
DE102005019842B4 (de) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI249670B (en) System and method capable of sequentially writing a flash memory
CN102929786B (zh) 非易失性存储设备集合的易失性存储器表示
US7461198B2 (en) System and method for configuration and management of flash memory
JP4773342B2 (ja) 不揮発性記憶装置及びデータ書込み方法
TWI338837B (zh)
TWI240865B (en) Method and apparatus for splitting a logical block
US9727452B2 (en) Distributing metadata across multiple different disruption regions within an asymmetric memory system
US8095728B2 (en) Method and system for power aware I/O scheduling
JP4738038B2 (ja) メモリカード
JP5129156B2 (ja) アクセス装置、および、ライトワンス記録システム
US20060187738A1 (en) Memory management device and memory device
JP4464378B2 (ja) 同一データを纏める事で格納領域を節約する計算機システム、ストレージシステム及びそれらの制御方法
JPWO2007066720A1 (ja) 不揮発性記憶装置及びデータ読み出し方法及び管理テーブル作成方法
JP2001350665A (ja) ブロックアラインメント機能付き半導体記憶装置
KR20080045556A (ko) 비휘발성 메모리 관리 방법 및 장치
JPH08195093A (ja) 不揮発性メモリのファイル管理装置
JP2002514331A (ja) 物理的情報ファイルの情報を共有するための仮想ファイルを生成するコンピュータ実行法
TW201220047A (en) Method for performing automatic boundary alignment and related non-volatile memory device
CN111007990B (zh) 一种对快照系统中数据块引用进行快速定位的定位方法
TW200941215A (en) Management method, management apparatus and controller for memory data access
CN115168317B (zh) 一种lsm树存储引擎构建方法和系统
JP2008102774A (ja) データ記憶装置及びデータ制御方法
WO2022262381A1 (zh) 一种数据压缩方法及装置
JP4714291B2 (ja) 情報記録装置、情報記録方法及び情報記録用プログラム
TWI715116B (zh) 資料儲存裝置及其刪除命名空間之方法