TWI244087B - Method and device for memory space allocation - Google Patents

Description

1244087 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於一種資料配置的方法，且特別有關於 一種配置記憶體空間的方法。 【先前技術】 在傳統積體電路（Integrated Circuit，1C)設計 中’腳位（p i η )代表晶片（ch i p )、電路板、排線或是 處理器（CPU )上的腳位，通常資料匯流排的大小和腳位 的數目成正比，例如小型電腦系統介面（SmaU c〇mputer

System Interface，SCSI)排線有68個腳位，而工業標準 架構（Industry Standard Architecture，ISA )排線只 有40個腳位。針對各腳位皆提供一暫存空間（如緩衝區 (buf fer )或暫存器（register ))以供暫存資料，而每 一暫存空間皆以固定長度方式設計。 第1圖係顯示傳統積體電路設計之記憶體空間配置的 架構不意圖。晶片1 〇中包含一資料配置模組丨丨〇與複數腳 位130，資料配置模組110包括一控制單元U1與對應複數 腳位1 3 0之複數記憶體空間！ i 3，其中每一記憶體空間大小 皆相同。控制單元111透過其中一腳位13〇取得資料，並且 將4為料暫存於對應戎腳位1 3 〇之記憶體空間11 3，或者將 資料暫存於-記憶體空間113，將透過對應該記憶體空間 11 3之腳位1 3 〇將該資料傳送出去。 =於每一記憶體空間大小皆相同，當自其中一腳位接 。之：料量過多時，會造成對應該腳位的記憶體空間不 足’或者自其中一腳位接收之資料量不多其至沒

1244087 五、發明說明（2) 因此 料時，會造成對應該腳位的記憶體空間閒置的情況 需要一個有效的方法可以解決上述問題。 【發明内容】 ，本發明之目的在提供一種配置記憶體空間 記憶體空間不敷使用或閒置的狀況發生。 目的，本發明提供一種配置記憶體空間的方 連續位址之記憶體空間。根據自一第一腳位 (d a t a a m 〇 u n t )，配置該記憶體空間中之 體位址給該第一腳位。根據自一第二腳位取 配置該記憶體空間中之一第二段記憶體位址 ，其中，該第二段記憶體位址接續於該第一 〇 提供一種積體電路產品，其具有至少一第一 腳。該積體電路產品包括一具連續位址之記 一配置單元。該配置單元根據一第一腳位之 對應之配置狀態，配置該記憶體空間中之一 位址給該第一腳位，以及根據一第二腳位之 對應之配置狀態，配置該記憶體空間中之一 位址給該第二腳位。 明之上述和其他目的、特徵和優點能更明顯 舉出較佳實施例，並配合所附圖式，作詳細 有鑑於此 的方法，避免 基於上述 法。提供一具 取得之資料量 一第一段記憶 得之資料量， 給該第二腳位 段記憶體位址 本發明更 接腳與第二接 憶體空間以及 輸出入型別與 第一段記憶體 輸出入型別與 第二段記憶體 【實施方式】 為讓本發 易懂，下文特 說明如下。 本發明係提供一種配置記憶體空間的方法與使用該方

0608-A403041wf(n2);VIT04-0020;a 1exchen.p td 第7頁 1244087 五、發明說明（3) 法之積體電路產品。 第2圖係顯示本發明之積體電路產品的架構示意圖。 晶片20包括一資料配置模組21〇與腳位231〜234。資料配 置模組2 1 0包括一控制單元2 π、一具連續位址之記憶體空 間2 1 3、一配置單元2 1 5、一狀態配置表2 1 7以及一暫存器 219 〇 首先’定義一腳位之複數配置狀態與複數輸出入型別 (I/O type )，且其中一輸出入型別對應至其中一配置狀 態。舉例來說，腳位的配置狀態可能包括無配置（emp ty allocation)、部份配置（half allocation)、完全配 置（full allocation)以及超過配置（over allocation )。若一腳位的配置狀態為”無配置”，則配置給該腳位〇 位元組之記憶體空間。若該腳位的配置狀態”部份配置„， 則配置給該腳位8位元組之記憶體空間。若該腳位的配置 狀態π完全配置”，則配置給該腳位1 6位元組之記憶體空 間。若該腳位的配置狀態”超過配置，，，則配置給該腳位24 位元組之記憶體空間。不同輸出入型別之腳位根據其應用 而可取得不同的資料量大小，而根據不同的資料量大小要 配置適當的記憶體空間。將腳位之配置狀態與對應的輸出 入型別記錄於狀態配置表2 1 7。 藉由軟體或韌體判斷晶片20之腳位231的輸出入型 別，並令控制單元211根據狀態配置表21 7取得對應腳位 23 1的配置狀態（例如，為π完全配置，，）。控制單元2 1 1將 對應腳位231的配置狀態傳送給配置單元215，接著配置單

1244087 五、發明說明（4) 元2 1 5根據該配置狀態配置記憶體空間2丨3中之一第一段記 憶體位址（例如，16位元組）給腳位231，並且將第一段 記憶體位址的起始位址與長度記錄於暫存器2丨9中。 又 接下來，藉由軟體或韌體判斷晶片2〇之腳位23 2的輸 出入型別，並令控制單元211根據狀態配置表217取得對應 腳位2 3 2的配置狀態（例如，為”部份配置，，）。控制單元 211將對應腳位2 32的配置狀態傳送給配置單元21$，接著 配置單元215根據該配置狀態配置記憶體空間213中之一第 一段纪憶體位址（例如，1 6位元組）給腳位2 3 2，並且將 第一段圮憶體位址的起始位址與長度記錄於暫存器2工9 中。以此方式取得腳位2 33與腳位23 4的記憶體位址的起始 位址與長度，並且記錄於暫存器219中。此外，配置單元 215可用以存取記憶體空間213中儲存的資料。 第3圖係顯示本發明之配置記憶體空間的 流程圖。 /娜 r牛:腳位之複數配置狀態與複數輸出入型別 !步：S1)/且其中-輸出入型別對應至其中-配置狀 ΠΓ根Ϊ:第一腳位之輪出入型別與對應之配置 一腳位（步驟S2)。該第-段記憶體位址之起始位址 ;始位址與長度記錄於-暫i器：憶 存器中儲存的資料’根據-第二腳位之輸出入型二;ϊ 之配置狀態，…記憶體空間中之一第二段記憶體位：

1244087 五、發明說明（5) 給該第二腳位（步驟S4 )，其中該第二段記憶體位址接續 於該第一段記憶體位址。將該第二段記憶體位址之起始位 址與長度記錄於該暫存器中（步驟S5 )。重複步驟S2〜步 驟S5，直到對所有腳位配置一段記憶體位址（步驟S5 )。 本發明根據每一腳位所需需存取的資料量大小，自一 連續記憶體空間配置一固定長度的記憶體位址給每一腳 位，以避免記憶體空間不敷使用或閒置的狀況發生，並可 提高記憶體空間的使用率。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

0608-A40304twf(n2);VIT04-0020;alexchen.ptd 第10頁 1244087 圖式簡單說明 【圖示簡單說明】 第1圖係顯示傳統積體電路設計之記憶體空間配置的 架構示意圖。 第2圖係顯示本發明之積體電路產品的架構示意圖。 第3圖係顯示本發明之配置記憶體空間的方法之步驟 流程圖。 【主要元件符號說明】 1 0 、2 0〜晶片 11 0、2 1 0〜資料配置模組 11 1、2 1 1、2 1 5〜控制單元 11 3、2 1 3〜記憶體空間 130、231··234 〜腳位 2 1 7〜狀態配置表 21 9〜暫存器

0608-A40304twf(n2);VIT04-0020;alexchen.ptd 第11頁

Claims (1)

1244087 六、申請專利範圍 1. 一種配置記憶體空間的方法，包括下列步驟： 提供一具連續位址之記憶體空間； 根據自一第一腳位取得之資料量（data amount)， 配置上述記憶體空間中之一第一段記憶體位址給上述第一 腳位；以及 根據自一第二腳位取得之資料量，配置上述記憶體空 間中接續於上述第一段記憶體位址之一第二段記憶體位址 給上述第二腳位。 2. 如申請專利範圍第1項所述的配置記憶體空間的方 法，其中，上述第一段記憶體位址之起始位址為上述記憶 體空間之起始位址。 3. —種配置記憶體空間的方法，包括下列步驟： 定義一腳位之複數配置狀態與複數輸出入型別（I /0 type )，且其中一輸出入型別對應至其中一配置狀態； 提供一具連續位址之記憶體空間；以及 根據一第一腳位之輸出入型別與對應之配置狀態，配 置上述記憶體空間中之一第一段記憶體位址給上述第一腳 位。 4. 如申請專利範圍第3項所述的配置記憶體空間的方 法，其中，上述第一段記憶體位址之起始位址為上述記憶 體空間之起始位址。 5. 如申請專利範圍第4項所述的配置記憶體空間的方 法，其更提供一暫存器，用以記錄上述第一段記憶體位址 之起始位址與長度。

0608-A40304twf(n2);VIT04-0020;a 1exchen.ptd 第12頁 1244087

法，苴^申吻專利範圍第5項所述的配置記憶體空間的方 灿r^括根據一第二腳位之輪出入型別與對應之配置 於:^ 一上述暫存器之内容配置上述記憶體空間中接續 二阶ΐ 段記憶體位址之一第二段記憶體位址給上述第 法，直t申：f利轭圍第3項所述的配置記憶體空間的方 )、S份配署ΪΓ置狀態包括無配置（empty aii〇cati〇n allJ : ( alf all〇catlon)、完全配置（full 8 =1 =及超過配置（。川all—)。 法，立中ϋΐΐ圍第7項所述的配置記憶體空間的方 組、心元組以及24位==:=元組、8位元 9· 一種積體電路產品，其^ ^ 。 接腳，包括： 丹，、有至少一第一接腳與第二 連，位址之記憶體空 一配置單元，根據上述第」垃以及 之配置狀態，配置上述記憶接腳之輸出入型別與對應 址給上述第一接腳，以及^ 二間中之一第一段記憶體位 對應之配置狀態，配置上述—第二接腳之輸出入型別與 段記憶體位址之一第二段纪^隐體空間中接續於上述第一 1 0 .如申請專利範圍第9二體位址給上述第二接腳。 包括一暫存器，用以記錄上^所述的積體電路產品，其更 起始位址與長度。 第一與第二段記憶體位址之 、所述的積體電路產品，其更

11 ·如申請專利範圍第9 1244087 、 六、申請專利範圍 包括： 一狀態配置表，其記錄一接腳之複數配置狀態與複數 輸出入型別，其中一輸出入型別對應至其中一配置狀態； 以及 一控制單元，其根據一接腳之輸出入型別取得對應之 配置狀態，並且根據上述配置狀態令上述配置單元執行上 述記憶體配置程序。 1 2.如申請專利範圍第1 1項所述的積體電路產品，其 中，上述配置狀態包括無配置、部份配置、完全配置以及 超過配置。 1 3.如申請專利範圍第1 2項所述的積體電路產品，其 中，根據上述配置狀態分別配置0位元組、8位元組、1 6位 元組以及2 4位元組之記憶體空間。

0608-A40304twf(n2);VIT04-0020;a 1exchen.ptd 第14頁