TWI227853B

TWI227853B - Data accessing method and system for processing unit

Info

Publication number: TWI227853B
Application number: TW092123880A
Authority: TW
Inventors: Chang Cheng Yap; Shih-Jen Chuang
Original assignee: Rdc Semiconductor Co Ltd
Priority date: 2003-08-29
Filing date: 2003-08-29
Publication date: 2005-02-11
Also published as: US20050050280A1; TW200508962A; US20070271407A1

Description

1227853 五、發明說明（1) 【發明所屬之技術領域】一種處理單元資料存取方法以及系統，更詳而言之，係有關於一種透過處理單元内部指令以進行資料存取的方法與系統。【先前技術】由於現今對於高效能資料處理裝置之需求日益增加，各種資料處理裝置上最不可或缺的即是處理單元 (Processing Unit)，例如個人電腦上的中央處理單元 (Central Processing Unit; CPU)，其係用以提供該個人電腦擷取、解碼及執行指令之功能，並得透過資料傳輸路徑如匯流排等自其他資源處傳遞及接收資料等功能。為達到高效能表現之目的，在Intel i486(或其他處理單元廠商所生產相類似等級的產品上）及其他更高階的處理單元上多半皆建構有内部（L1)或外部（L2)快取記憶單元 (cache) 〇快取記憶單元係界於中央處理單元與主記憶體（M a i η Μ e m ο r y)之間，其通常係由靜態隨機存取記憶體（S t a t i c Random Access Memory; SRAM)所構成，當中央處理單元欲讀取資料時，首先嘗試讀取内部快取記憶單元内所儲存的資料，若未讀取到所需的資料則再嘗試向外部快取記憶單元進行讀取，若均未讀取到所需的資料時，再嘗試向主記憶體進行資料讀取。快取記憶單元通常係以資料複製的方式來進行資料快速的存取，記憶單元快取儲存時常被存取之主記憶體位置内的内容，並記錄該些資料項目被儲存

]7321 金麗.ptd 第6頁 1227853 五、發明說明（2) 的位址，快取記憶單元就會檢查是否有保存這些位址，若發現有保留該些位址時隨即將資料回送給中央處理單元；若未發現有保留該些位址時，隨即進行正常的主記憶體讀取程序。在中央處理單元的速度較主記憶體為快時，快取記憶單元的存在顯得重要，因為快取記憶單元的速度要比主記憶體來得快。但受限於製程技術與成本考量，快取記憶單元的容量相較於主記憶體而言，要小得許多，通常内部快取記憶單元的容量在8 K b y t e至6 4 K b y t e ;而外部快取記憶單元的容量則在1 2 8 K b y t e至1 M b y t e之間。因此相對於動辄數百Mbyte至幾Gbyte的主記憶體而言，快取記憶單元所存取的資料的確有限。當中央處理單元遇到需要重複幾次對主記憶體讀取大量連續位址資料的指令時，中央處理單元往往會花費很多時間在等待資料的到來。為了改善等待資料所浪費的時間，必須透過一個資料預取的機制。若透過前述以快取記憶單元亦即硬體的方式來做資料的預取，必須要增加快取記憶單元的容量，而快取記憶單元容量的增加通常可以增加快取的命中率，減少直接從主記憶體中讀取資料的機率與延遲時間。但是實際上卻無法保證資料讀取的速率會與快取記憶單元容量的增加成正比。因為快取記憶單元係透過與中央處理單元溝通的訊號來預測中央處理單元接著要讀取的資料内容。然而此一方法並不能完全達到完全正確預取資料的效果，一如前述。

17321 金麗.ptd 第7頁 1227853 五、發明說明（3) 綜上所述，一種能夠提供處理單元準確預取資料之方法以及系統，遂成為目前亟待解決之問題。【發明内容】為解決上述習知技術之缺點，本發明之主要目的在於提供一種處理單元資料存取之方法以及系統，透過處理單元執行具有重複連續讀取資料功能的指令，並將預取的資料儲存在一緩衝單元中，藉以達到無須等待資料讀取的效果。本發明之又一目的在於提供一種處理單元資料存取之方法以及系統，透過處理單元執行具有重複連續讀取資料功能的指令，藉以達到完全預測處理單元後續所欲讀取的資料。為達成以上所述的目的，本發明之處理單元資料存取系統包括有：一建構於處理單元中用以自主記憶體中提取指令，並用以負責該處理單元與外部週邊裝置間作資料傳輸之匯流排單元；一建構於處理單元用以讀取該匯流排單元所提取的指令内容，或自快取記憶單元中提取的指令内容並加以解碼之指令單元；一用以快取儲存時常被存取之主記憶體位置内的内容，並記錄該些資料項目被儲存的位址，俾供該處理單元快速存取資料之快取記憶單元；以及一建構於該處理單元中，用以將透過該匯流排單元自該主記憶體所讀取之資料載入執行單元（E X e c u t i ο n U n i t)，並將該執行單元之執行結果透過該匯流排單元儲存至該主記憶體中之載入儲存單元（Load Store Unit; LSU)，其

17321 金麗.ptd 第8頁 1227853 五、發明說明（4) 中，該載入儲存單元中復包括有一用以儲存資料之緩衝單元。透過該處理單元資料存取系統，執行處理單元資料存取的方法係令該匯流排單元自該主記憶體中提取資料存取指令；其次，令該指令單元讀取該匯流排單元所提取的資料存取指令内容並加以解碼；接著，令該載入儲存單元執行將透過該匯流排單元自該主記憶體所讀取之資料載入該執行單元，以令該執行單元執行該指令單元解碼後之資料存取指令，藉以判斷是否為需要預取資料指令，且該預取資料並未儲存於該快取記憶單元及該緩衝單元中；若是，則令該處理單元依據所欲提取及預取的資料位址向該主記憶體發出提取要求；以及令該匯流排單元讀取該欲提取之資料並將該預取資料儲存於該緩衝單元中，俾供該載入儲存單元自該緩衝單元中提取接續之指令。相較於習知之處理單元資料存取方法以及系統，本發明之處理單元資料存取方法以及系統除得提供該處理單元無須等待資料讀取的功能外，復得達到完全預測處理單元後續所欲讀取的資料。【實施方式】以下係藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之内容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各

1732]金麗.ptd 第9頁 1227853 五、發明說明（5) 種修飾與變更。請參閱第1圖，其中顯示本發明之處理單元資料存取系統之架構，於本實施例中，該處理單元資料存取系統係應用於一符合X8 6架構下之處理單元1 0中，其包括：一匯流排單元1 1、一指令單元1 2、一快取記憶單元1 3、一載入儲存單元1 4以及一緩衝單元1 5。需特別說明者，係該處理單元1 0復包括有許多構建與模組，如暫存器及輸入/輸出單元等，而此處僅說明與本發明有關者。該匯流排單元1 1，其係建構於處理單元1 0中用以自一主記憶體2 0 (其係為一揮發性之隨機存取記憶體，如 SRAM、DRAM、SDRAM、DDR-SDRAM等）中提取指令，並用以負責該處理單元1 0與外部週邊裝置（未圖示）間作資料傳輸。其得包括一位址匯流排（Address Bus)，用以負責傳送該處理單元1 0所欲存取資料的位址，其係決定該處理單元1 0所能處理的記憶體容量，其中N條位址線可以擁有2 的N次方的記憶空間，而其位址則為0至2的N次方來減1 ; 一資料匯流排（Data Bus)，用以負責傳送該處理單元1 0 所要存取的資料，其線數的多少代表該處理單元1 0的字組 (Word)，亦即該處理單元1 0—次所能存取資料的基本單位；以及一負責傳送該處理單元1 0所發出的控制.訊號之控制匯流排（C ο n t r ο 1 B u s)。該指令單元1 2，其係建構於該處理單元1 0中，用以讀取該匯流排單元1 0自該主記憶體2 0中所提取的指令内容或自該快取記憶單元1 3中提取的指令内容並加以解碼。

17321 金麗.ptd 第10頁 1227853 五、發明說明（6) 該快取記憶單元1 3，其係以資料複製的方式來進行資料快速的存取，透過快取儲存時常被存取之主記憶體2 0位置内的内容，並記錄該些資料項目被儲存的位址，俾供該處理單元1 0快速存取資料。於本實施例中，該快取記憶單元1 3係建構於該處理單元丨0中，藉以提供該處理單元1 〇快速存取資料。該載以將透過入執行單單元之執中。此外位置的搬該緩以提供該令自該主 1 4於執行存於該緩請參方法於執中，為達複對大量續所欲讀短等待該 1 0之效能入儲存單元1 4，其係建構於該處理單元1 0中，用該匯流排單元11自該主記憶體2 0所讀取之資料載元（Execution Unit)(未圖示），並將該執行行結果透過該匯流排單元1 1儲存至該主記憶體2 〇

梦=ΐ入儲存單元1 4復得執行該主記憶體2 0資料移或置換。 A » I 衝單元1 5，其係轰載入儲存單元=構於該載入儲存單元14中，用記憶單元20所預：：儲存該匯流排單A 1 1依據指完目前所C#，！供ί載入儲存單元衝單元1 5之指令。7之後，酼即侍執行預取並儲閱第2圖，其中行時之流•，驟Λ本發日月之\理~資料存取到透過前述之處理：特別况：者’係於本實施例區塊記憶體讀寫：兀資料存取糸統’在需要重取之連續主記憶：;η令解碼•，即得對目前及接主記憶體20資料至:位置進灯預功能，俾縮。則該處理單元的時間，以提高該處理單元 10之指令中至少包括以下的内

]7321 金麗.ptd 第11頁 1227853 五、發明說明（7) 容： 1. REP MOVS： if data is in cacheable region and MEMW hit cache then

burst MEMR address AO burst MEMR address AO + c1ength ( or AO-clength )where clength is the byte length of cache line burst MEMR address A0 + 2*c1ength ( or A0-2*c1ength) …(other actions) else if data is in cacheable region but MEMW not hit cache burst MEMR address AO repeat MEMW N times burst MEMR address A0 + c 1 ength(or AO-clength) repeat MEMW N times burst MEMR address A0 + 2*c1ength ( or A0-2*c 1 ength) …(other actions)

else if data is in non-cacheab1e region MEMR address A0 MEMW MEMR address A0+Ainc( or AO-Ainc)

Π321 金麗.ptd 第12頁 1227853 五、發明說明（8)

MEMW

MEMR address A0+2*Ainc( or A0-2*Ainc) MEMW (other actions) 2. REP SCAS：

if data is cacheab 1 e burst MEMR address AO burst MEMR address AO+ c 1 ength( or AO-clength) burst MEMR address AO + 2*c1ength ( or AO-2氺c 1 ength)

…(other actions) else if data is non-cacheab1e MEMR address AO MEMR address A0+Ainc( or AO-Ainc) MEMR address A0+2*Ainc( or A〇-2*Ainc) …(other actions) 3. REP OUTS： if data burst repeat burst repeat burst is cacheab1e MEMR address IOW N times MEMR address IOW N times MEMR address AO AO+clength(or AO-clength) A0+2*clength( or A0-2*c 1 ength)

1732]金麗.ptd 第13頁 1227853 五、發明說明（9)

…(other actions) else if data is non-cacheab1e MEMR address AO IOW MEMR address AO + A i nc ( or AO-Ainc)

IOW MEMR address A0+2*Ainc( or AO-2氺Ainc)

IOW …(other actions) 需特別說明者’係上述指令中的N是依據rEP M〇vs* REP OUTS的型式（type)而定，若為雙字組（double word)存取，N會等於clength*8/32 ;若為字組（word) 存取，N會等於（clength*8/16 + clength*8/32)或 c 1 ength*8/1 6 ;若為位元組（byte)存取，N則會等於 clength*8/8。又，Ainc亦是依據資料的形式而定，若為雙字組存取則Ainc等於4 ;若為字組存取則Ainc等於2 ·’若為位元組存取則A i n c等於1。於步驟S2 01中，令該匯流排單元11自該主記憶體2〇中提取資料存取指令，接著進行步驟S 2 0 2。 ^元1 1 於步驟S2 0 2中，令該指令單元1 2讀取該隱流排^ $ 所提取的資料存取指令内容並加以解碼，接著進行步”、 S2 0 3。

17321 金麗.Ptd 第14頁 1227853

五、發明說明（ίο) 於步驟S 2 0 3中，令該載贿仔早元1 4將透過該匯流排單元1 1自該主記憶體2 0所讀取之資料載入執行單元，以八该執行單元執行該指令單元1 2解碼後之資料存取指令，^^ 以判斷是否為需要預取資料指令，且該預取資料並未儲^ 於該快取記憶單元1 3及該緩衝單元丨5中，若是，則進子驟S2 0 4;若否，則進至步驟S2〇6;若為其他 == 驟S 2 0 7。、疋王步於記憶單資料後於解碼後承元指令出下一接續的第二次再向該 τ議匯流排單，並依據指令 δ玄載入铸存單令。前述具有重複流排單元丨^頁取要求，並於衝單元15中，要求時使用，取時間的目的於步驟S2 0 4中，令該匯取的資料位址向該主記憶體驟 S2 0 5 〇於步驟S2 0 5中，令該匯料並將該預取資料儲存於該 15中。步驟S206中，元1 3中的資料之資料。步驟S2 0 7，令之資料存取指前所述，透過 ’传利用該匯次的記憶體提資料至於該緩的記憶體提取 t記憶體2 0提流排單元1 1依據所欲提取及預 2 〇發出提取要求，接著進行步流排單元11提取該欲提取之資及載入儲存單元1 4之緩衝單元元11則提取儲存該快取連續預取接續於該提取元1 4執行該指令單元1 2 提取連續資料之處理單先向該主記憶單元2 0發第一次資料取得後，將俾供該載入儲存單元14 是故即可達到無須等待。另一方面，當該載入

1227853 五、發明說明（11) 儲存單元1 4自該緩衝單元1 5中讀取資料時，該匯流排單元 1 1得依據該指令提取後續的資料，直到重複（repeat)的次數結束為止。綜上所述，本發明之處理單元資料存取方法以及系統除得提供該處理單元無須等待資料讀取的功能外，復得達到完全預測處理單元後續所欲讀取的資料。上述實施例僅為例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與變化。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

]7321 金麗.ptd 第16頁 1227853 圖式簡單說明【圖式簡單說明】第1圖為一系統架構方塊示意圖，用以顯示本發明之處理單元資料存取系統的系統架構；以及第2圖為一流程圖，其中顯示本發明之處理單元資料存取方法，於執行處理單元資料存取時之流程步驟。 10 處理單元 11 匯流排單元 12 指令單元 13 快取記憶單元 14 載入儲存單元 15 緩衝單元 2 0 主記憶體

17321 金麗.ptd 第17頁

Claims

1227853 六、申請專利範圍 1. 一種處理單元資料存取方法，其係應用於一具有處理單元之資料處理裝置中，該處理單元資料存取方法包括：令一匯流排單元自一主記憶體中提取資料存取指令；令一指令單元讀取該匯流排單元所提取的資料存取指令内容並加以解碼；令一載入儲存單元執行將透過該匯流排單元自該主記憶體所讀取之資料載入一執行單元，以令該執行單元執行該指令單元解碼後之資料存取指令，藉以判斷是否為需要預取資料指令，且該預取資料並未儲存於一快取記憶單元及一緩衝單元中；若是，則令該處理單元依據所欲提取及預取的資料位址向該主記憶體發出提取要求；以及令該匯流排單元讀取該欲提取之資料並將該預取資料儲存於該緩衝單元中，俾供該載入儲存單元自該緩衝單元中提取接續之指令。 2. 如申請專利範圍第1項之方法，其中，若該解碼後之存取指令係為需要預取資料指令，且該預取資料已儲存於該快取記憶單元及該緩衝單元中，則提取該快取記憶單元資料並連續預取接續之資料。 3. 如申請專利範圍第1項之方法，其中，若該解碼後之存取指令並非為判斷是否為需要預取資料指令，且該預取資料並未儲存於一快取記憶單元及一緩衝單元中之

17321 金麗.ptd 第18頁 1227853 六、申請專利範圍指令，則令該載入儲存單元依據實際的指令内容執行運异。 4. 如申請專利範圍第1項之方法，其中，該處理單元可為中央處理單元及微處理單元其中之一者。 5. 如申請專利範圍第4項之方法，其中，該中央處理單元及微處理單元係為X 8 6指令架構。 6. 如申請專利範圍第1項之方法，其中，該資料處理裝置可為個人電腦、筆記型電腦、掌上型電腦、個人數位助理、平板型電腦、伺服器系統、工作站其中之一者。 7. 如申請專利範圍第1項之方法，其中，該主記憶體係為一揮發性隨機存取記憶體。 8. 如申請專利範圍第7項之方法，其中，該主記憶體可為動態存取記憶體、同步動態存取記憶體、靜態存取記憶體及雙倍資料讀取率同步動態存取記憶體其中之一者。 9. 如申請專利範圍第1項之方法，其中，該快取記憶單元係為一靜態存取記憶體。 1 0 .如申請專利範圍第1項之方法，其中，該緩衝單元係建構於該載入儲存單元中。 1 1. 一種處理單元資料存取系統，其係應用於一具有處理單元之資料處理裝置中，該處理單元資料存取系統包括：一匯流排單元，其係建構於該處理單元中，用以

]7321 金麗.ptd 第19頁 1227853 六、申請專利範圍自一主記憶體中提取指令，並用以負責該處理單元與外部週邊裝置間進行資料傳輸；一指令單元，其係建構於該處理單元中，用以讀取該匯流排單元所提取的指令内容並加以解碼；一快取記憶單元，其係用以快取儲存時常被存取之該主記憶體位置内的内容，並記錄該些資料項目被儲存的位址，俾供該處理單元快速存取資料；以及一載入儲存單元，其係建構於該處理單元中，用以將透過該匯流排單元自該主記憶體所讀取之資料載入一執行單元，並將該執行單元之執行結果透過該匯流排單元儲存至該主記憶體中。 1 2 .如申請專利範圍第1 1項之系統，其中，該處理單元可為中央處理單元及微處理單元其中之一者。 1 3 .如申請專利範圍第1 2項之系統，其中，該中央處理單元及微處理單元係為X8 6指令架構。 1 4 .如申請專利範圍第1 1項之系統，其中，該資料處理裝置可為個人電腦、筆記型電腦、掌上型電腦、個人數位助理、平板型電腦、伺服器系統、工作站其中之一者。 1 5 .如申請專利範圍第11項之系統，其中，該主記憶體係為一揮發性隨機存取記憶體。 1 6 .如申請專利範圍第1 5項之系統，其中，該主記憶體可為動態存取記憶體、同步動態存取記憶體、靜態存取記憶體及雙倍資料讀取率同步動態存取記憶體其中之

17321 金麗.ptd 第20頁 1227853 六、申請專利範圍一者。 1 7.如申請專利範圍第1 1項之系統，其中，該快取記憶單元係為一靜態存取記憶體。 1 8 .如申請專利範圍第1 1項之系統，其中，該載入儲存單元復得執行該主記憶體資料位置的搬移及置換其中之一者。

17321 金麗.ptd 第21頁