TWI226552B

TWI226552B - Bus integrating system

Info

Publication number: TWI226552B
Application number: TW092132532A
Authority: TW
Inventors: Chih-Fu Tsai; Chien-Min Hsieh
Original assignee: Rdc Semiconductor Co Ltd
Priority date: 2003-11-20
Filing date: 2003-11-20
Publication date: 2005-01-11
Also published as: TW200517849A; US20050114585A1

Description

1226552 五、發明說明（1) 【發明所屬之技術領域】本發明係關於一種匯流排整合系統，更詳而言之，係

有關於一種將不同資料傳輸規格的匯流排集成整合之匯流排整合系統。 n / W 【先前技術】匯流排（B U S)是一組建立在許多電腦元件與元件間之電子電路（electrical Circuits)，用來在電腦系統的元件間傳送資料。實際上可以將匯流排理解成是一條使用者可共用的咼速公路（shared highway)，連接著電腦系統的各種不同部分，如中央處理器、記憶體、磁碟機、印表機、影像系統或輸入輸出埠等。匯流排不只是電性連接不同之組件及裝置，並具有傳送資訊之功能。且匯流排是由中央處理為管理。沿著一條匯流排，同時能傳送的資料量，是由移動的二進位電子信息數目的連接量來決定。在一台P C裡面一般都有下列的四條匯流排：處理器匯流排 (processor bus)、言己I意體匯济L I非(memory bus)、位址匯流排（a d d r e s s b u s )以及輸入輸出匯流排（I / 〇 b u s )。以前述的輸入輸出匯流排為例，其亦稱為延伸匯流排 (expansion bus)，可讓個人電腦的使用者採用標準化的連接器，自行加裝諸如顯示卡、印表機、光碟機等周邊裝置，故輸入輸出匯流排是使用頻率最高的匯流排。目前所習用的匯流排架構可分為下列五者：工業標準建構匯流排 (ISA— Industry Standard Architecture bus)、微通道建構匯流排（MCA— Micro Channel Architecture bus

17278 金 E.ptd 第7頁 1226552 五、發明說明（2) )、延伸工業標準建構匯流排（EISA— Extended Industry Standard Architecture bus)、視訊電子標準協會區域匯流排（VESA 1 oca 1 — Video Electronics Standard Association Local BUS)、周邊組件互連區域匯流排（P C I 1 o c a 1 — Peripheral Component

Interconnect Local BUS)以及 AGP匯流排（AGP—

Accelerated Graphics Port)等。上述之周邊組件互連區域匯流排（PCI Local BUS) 係由I NTEL公司所發表之規格，該規格之定義允許多個與周邊組件互連（PC I)相容的擴充卡安裝在電腦中的區域匯流排系統。PC I控制器和中央處理器可依執行的狀況決定一次交換3 2位元或6 4位元的資料，並允許具有智慧多個 P C I相谷擴充卡可藉由使用匯流排主控（b u s m a s t e r i n g) 的技術與中央處理器同時執行工作，且PC I規格允許在匯流排上同時存在超過一個以上之PC I相容裝置的多工技術，故亦得將其稱之為分享匯流排（share bus)。除了前述針對個人電腦所設計的匯流排以外，尚有主要設計為提供筆記型電腦、膝上型電腦、掌上型電腦和其他可攜式電腦及智慧型電子裝置中，用以安裝pc卡（PC Card) Card BUS插槽的共同標準，其係由個人電腦記憶卡國際協會（Personal Computer Memory Card International Association; PCMCIA)所制定周邊設備連結標準。其中之pC卡係為一可移除式的裝置，約略如同信用卡般大小，被設計插入於PCMCIA規格的Card BUS插槽

17278 金麗.ptd 第8頁 1226552 五、發明說明（3) (PCMCIA Slot)中使用。而其中32位元的PC卡之PCMCIA 匯流排標準稱之為卡片匯流排（Card BUS)。不同於前述之PCI Local BUS得以分享方式提供允許在匯流排上同時存在超過一個以上之P C I相容裝置的多工技術，單一的主橋接器（Host Bridge)其僅能提供單一的Card BUS的裝置與之連接，故亦得將其稱之為點對點匯流排（po i nt to point bus) o 承前所述，雖然PCI Local BUS與Car'd BUS在單一匯流排上是否得提供超過一個以上之電子裝置方面有所不同，然而兩者在系統運作與設定方法上係極為相同的。然而，迄今兩者仍係分別由不同的控制器與中央處理器作溝通，若能將此兩種不同規格的匯流排架構加以整合，將能夠減少硬體所佔的空間及製造成本，是故如何將兩者整合乃目前亟待解決的問題。【發明内容】為解決上述習知技術之缺點，本發明之主要目的在於提供一種匯流排整合系統，藉以提供不同資料傳輸規格但傳輸協定想似之匯流排架構，透過單一匯流排及一整合之匯流排控制模組進行周邊裝置資料存取的控制。本發明之另一目的在於提供一種匯流排整合系統，藉以提供以點對點進行資料傳輸之匯流排架構，得透過單一匯流排及一整合之匯流排控制模組進行分享式周邊裝置資料存取的控制。為達成以上所述之目的，本發明之匯流排整合系統包

17278 金麗.ptd 第9頁 1226552 五、發明說明（4) 括有··一匯流排控制模組，其係搭接至至少一周邊裝置，用以依巧該周邊裝置發出之資料存取訊號，致能對應該周邊裝置資料存取訊號之裝置，俾進行資料存取；以及一匯流排整合處理器，其包括至少一第一匯流排資料存取訊號接腳以及至少一第二匯流排資料存取訊號接腳，俾供該匯流排控制模組控制一第一資料傳輸規格匯流排及一第二資料傳輸，格匯流排之周邊裝置透過該單一匯流排，與相同及相異貧料傳輸規格之另_周邊裝置進行資料存取。

相較於習知的匯流排控制系統架構，本發明之匯流排，合系統除得提供不同資料傳輸規格之匯流排架構，透過單 f合之匯流排控制模組進行周邊裝置資料存取的控制外，，得提供原須以點對點進行資料傳輸之匯流排架構，，過單一整合之匯流排控制模組進行分享式周邊裝置資料存取的控制，俾達到減少硬體所佔的空間及製造成本之目【實施方式】

，下係藉，特定的具體實施例說明本發明之實施方 :醢ί f此技蟄之人士可由本說明書所揭示之内容輕易的呈#二明之其他優點與功效。本發明亦可藉由其他不體貫施例加以施行或應用，本說明書中的各項細節種修飾與變更。 ^離本發明之精神下進行一侗：t下貫施例中’本發明之匯流排整合系統係應用 -们人电腦糸、统中，該個人電腦系統至少具有一周邊組

1226552

第11頁 1226552 五、發明說明（6) ' ~—- (f rame) 1 1 1以及至少一 Card BIIS杳《屑w 土口仏）上 u β u b貝科傳輸起始訊號接腳 (cframe)112,俾供該匯流排控制模組控制ρπ及 MS之周邊裝置進行資料存取。其中該pci MS資料傳始訊號接腳（frameMll係於—pci裝置發出資料存取 Sfl號或其他裝置對该P C I裝置發出資料存取要求訊號致能；而該Card BUS資料傳輸起始訊號接腳（cframe)ii2係於一 Card BUS裝置發出資料存取要求訊號或其他裝置對該 Card BUS裝置發出資料存取要求訊號致能。透過致能不同之起始訊號接腳’俾供相對應之周邊裝置間進行資料存取。其中’该中央處理單元1 3 〇係用以提供該個人電腦系統擷取、解碼及執行指令之功能，並得透過資料傳輸路徑如釗述藉於與该匯流排控制模組1 1 〇間之中央處理單元匯流排處理器等，自其他資源處傳遞及接收資料。該記憶單元1 4 0係用以提供該個人電腦系統之其他模組或單元快速存取所需資料之隨機存取記憶單元（Rand〇m Access Memory; RAM)，其得例如為動態隨機存取記憶單元（Dynamic Random Access Memory; DRAM)、同步動態隨機存取記憶體（Synchronous Dynamic Random Access Memory ; SDRAM)或雙讀取率同步動態隨機存取記憶體 (Double Data Rate Synchronous Dynamic Random Access Memory ’ DDRSDRAM)專。且其亦得如該中央處理單元1 3 0般透過與該匯流排控制模組11 〇間之記憶單元匯流排處理器等，自其他資源處傳遞及接收資料。

17278金麗.ptd 第12頁 1226552 五、發明說明（7) 該PCI匯流排150於本實施例中係為一 PCI Local BUS 架構’並分別搭接至一 PCI插槽丨51與pci s loti 52，以及一 P C M C I A規格的c a r d B U S插槽1 5 3 ;其中，該P C I插槽1 5 1 與1 5 2分別用以提供使用者安裝符合該PC丨資料傳輸規格之網路卡154與顯示卡155;而該PCMCIA規格的Card BUS插槽 1 5 3則係用以提供使用者安裝符合該PCMC丨a規格之無線網路卡1 5 6。需特別說明者，係於本實施例中為便於突顯本發明之技術特徵所在，該PCI匯流排150係指除該PCI BUS 資料傳輸起始訊號接腳（frame) 111及該Card BUS資料傳輸起始訊號接腳（Cframe) 11 2兩接腳以外之資料傳輸線，與習知之包括所有資料傳輸線在内之P C I B U S有所不同。承前所述，該匯流排控制模組11 0與該PC I匯流排1 5 〇間至少設有以下之訊號輸出入接腳：該PCI BUS資料傳輸起始訊號接腳（frame) 1 1 1係於一 PCI裝置發出資料存取要求訊號或其他裝置對該PC I裝置發出資料存取要求訊號致能，以及該Card BUS資料傳輸起始訊號接腳（cframe) 1 12 係於一 Card BUS裝置發出資料存取要求訊號或其他裝置對該Card BUS裝置發出資料存取要求訊號致能。此外，該匯流排控制模組1 1 〇與該PC I匯流排1 5 0間復包括以下訊號輸出入接腳： (1) 時脈訊號接腳（CLK)，其係用以提供各該周邊裝置接收時序（T i m i ng)訊號輸入之接腳。

(2) 啟動器就緒接腳（Initiator Ready; IRDY )，其係用以提供該主要裝置發出告知目標裝置已準備接

]7278金麗.ptd 第13頁 1226552 ' " ---------------- ----- 五、發明說明（8) 收傳輸資料的訊號。 (3) 目標就緒接腳（Target Ready; TRDY)，其係用以提供該目標裝置（Target)所發出告知該主要裝置已準備傳輪資料的訊號。 (4) 裝置選擇接腳（Device Select ; DEVSEL)，其係用以提供該目標裝置發出告知已被主要裝置選擇的訊號。 (5) 停止接腳（Stop)，其係用以提供該目標裝置發出停止資料傳輸的訊號。 (6) 位址資料接腳（Address and Data; AD)，其係用以傳輸位址及資料的訊號。 (7) 匯流排命令與位元致能接腳（Bus Command and Byte Enable; C/BE)，其係用以提供該主要裝置發出傳輸匯流排控制命令之訊號。承前所述，需特別說明者，係於本實施例中，除該 C a r d B U S資料傳輸起始訊號接腳（c f r a m e )丨丨2外，各該接腳均係與習知的P C I L o c a 1 B U S之接腳功能相容，且於此處僅顯示與本發明之匯流排整合系統有關之接腳，其餘之接腳均係相容於該PCI Local BUS之規格，故於此不另為文贅述之。 5青爹閱第2圖’其中顯示該匯流排控制模組1 1 0於執行周邊裝置間育料傳輸時的波形示意圖。承S所述’於本實施例中，當該無線網路卡1 Μ欲自該記憶單元140讀取資料時，該無線網路卡156係設定為主

1226552

五、發明說明（9) 要裝置，而該PC I匯流排整合處理器1 2 〇則設為目標裝置藉以令該PC I匯流排整合處理器1 2 〇得依據該無線網^卡’ 1 5 6之讀取資料請求，透過介於該記憶單元1 4 0間之記情w 元匯流排處理器向該記憶單元1 4 0讀取資料。此外，二單無線網路卡1 5 6發出一匯流排資料存取訊號，在此實施^ 例該一匯流排資料存取訊號係指一 Card BUS資料傳輪起^ 訊號接腳（cf rame) 1 1 2發出一低電位訊號，用以顯示符人° 卡片匯流排資料傳輸規格之該無線網路卡1 5 6欲進行資^ 讀取，並將該訊號傳送至該PC I匯流排整合處理器^ 2 〇 / 其次，令該無線網路卡1 5 6發出啟動器就緒之訊號至該PC I匯流排整合處理器1 2 0，用以表示該無線網路卡丨5 6 已做好資料讀取之準備。接著，令該PC I匯流排整合處理器1 2 0發出一裝置選擇訊號用以表示該PC I匯流排整合處理器1 2 0係被選取，之後透過該記憶單元匯流排處理器取得該記憶單元1 4 0之資料，令該PC I匯流排整合處理器1 2 0發出一目標就緒訊號，用以表示該PC I匯流排整合處理器1 2 0已做好被資料讀取之準備。同時，於該無線網路卡1 5 6依據該匯流排命令與位元致能所設定之命令内容，透過該匯流排控制模組1 1 0之PC I 匯流排整合處理器1 2 0進行資料之讀取。承前所述，若有另一網路卡1 5 4欲自該記憶單元1 4 0讀取資料時，該網路卡1 5 4係設定為主要裝置，而該PC I匯流排整合處理器1 2 0則設為目標裝置，藉以令該PC I匯流排整

]7278 金麗.ptd 第15頁 1226552 五、發明說明（10) 合處理器1 2 0得依據該網路卡1 5 4之讀取資料請求，透過介於該記憶單元1 4 0間之記憶單元匯流排處理器向該記憶單元1 4 0讀取資料。由該網路卡1 5 4發出另一匯流排資料存取訊號，在此實施範例該另一匯流排資料存取訊號係指一 P C I B U S資料傳輸起始说號接腳（frame)ll 1發出一低電位訊號，用以顯示符合P C I資料傳輸規格之該網路卡1 5 4欲進行資料讀取，並將該訊號傳送至該P C I匯流排整合處理器 120° 其次，令該網路卡1 54發出啟動器就緒之訊號至該pc j 匯流排整合處理器1 2 0，用以表示該網路卡1 5 4已做好資料讀取之準備。接著，令該PC I匯流排整合處理器1 2 0發出一裝置選擇訊號用以表示該P C I匯流排整合處理器1 2 〇係被選取，之後透過該記憶單元匯流排處理器取得該記憶單元1 4 0之資料’令該PCI匯流排整合處理器12〇發出一目標就緒訊號，用以表示該PC I匯流排整合處理器1 2 0已做好被資料讀取之準備。同時，於該網路卡1 5 4依據該匯流排命令與位元致能所設定之命令内容’透過該匯流排控制模組1 1 〇之pC丨匯流排整合處理器1 2 0進行資料之讀取。承前所述，該匯流排控制模組1丨〇之pc丨匯流排整合處理器1 2 0透過接收不同匯流排資料傳輸規格的周邊裝置所發出的資料存取請求，藉以判斷該周邊裝置資料傳輸規格，並依據該周邊資料傳輸規格提供該周邊裝置進行資料

Π278金麗.ptd 第16頁 1226552 五、發明說明（11) 存取。此外’另該PC I匯流排整合處理器1 2 0監控該PC I匯流排之資料傳輸狀況，俾供周邊裝置於允符該匯流排規格下進行資料傳輸，藉以避免不同資料傳輸之匯流排間發生匯流排競爭之情況。本發明之匯流排整合系統只需於該p C I匯流排整合處理器120上增加Card Bus資料傳輸起始訊號接腳 (cframe)，即可連接相同於該cad BUS資料傳輸起始訊號接腳（cframe)之卡片匯流排規格之周邊裝置，換言之，複數個卡片匯流排規格周邊裝置藉由該PC I匯流排整合處理窃1 2 0，僅需透過一匯流排介面即可進行資料之傳輸，而達到如同周邊裝置匯流排般，允許在匯流排上同時存在超過一個以上之電子訊號的多工技術。综上所述，本發明之匯流排整合系統除得提供不同資料傳輸規格之匯流排架構，透過單一匯流排及一整合之匯流排控制模組進行周邊裝置資料存取的控制外，復得提供原須以點對點進行資料傳輸之匯流排架構，透過單一匯流排及一整合之匯流排控制模組進行分享式周邊裝置資料存取的控制，俾達到減少硬體所佔的空間及製造成本之目的。此外’本發明之匯流排整合系統應用於c a r d b u S規格之周邊裝置時，該Card BUS資料傳輸起始訊號接腳 (cframe)之數量得依據該Card BUS周邊裝置之數量作增減’是則該Card BUS周邊裝置的數量得視使用者之需要作

17278 金麗.ptd 第17頁 1226552 五、發明說明（12) 增減。另一方面，依匯流排整合系統亦得之個人電腦系統上，之多個Card BUS資料些Card BUS周邊裝置作。又，本發明之匯晶片（IC Chip)中流排整合之解決方案以上所述僅為本例，非用以限定本發匯流排整合系統其實請專利範圍中，任何下述之申請專利範圍更，均將被視為涵蓋據前述之匯流排整合系統之原理’該應用於僅具有多個Card BUS周邊裝置透過對應該些Card BUS周邊裝置數量傳輸起始訊號接腳（cf rame)，提供該於其他周邊裝置進行資料之存取工流排整合系統復得整合於一集成電路，用以提供各種電子裝置有效率的匯〇發明之匯流排整合系統的較佳實施明之實質技術内容之範圍。本發明之質技術内容係廣義地定義於下述之申他人所完成之技術實體或 =者完全柄同，或為等效之7、於此專利範圍之中。

1226552 圖式簡單說明簡式第圖明說單之明發本示顯以用圖意示塊方構架統系 - 為圖構架統系勺一7為合r-r 圖整2 排第流。匯圖及以意示形波之時輸傳料資於統系合整 hr流匯 100 匯流排整合系統 110 匯流排控制模組 111 PCI BUS資料傳輸起始訊號接腳（frame) 112 Card BUS資料傳輸起始訊號接腳（c f rame ) 120 PC I匯流排整合處理器 130 中央處理單元 140 記憶單元 150 PCI匯流排 151 PCI插槽 152 PCI插槽 153 Card BUS插槽 154 網路卡 15 5 顯示卡 156 無線網路卡

17278 金麗.ptd 第19頁

Claims

六申請專利範i 理系統不同資料合處理機排規格進處理器搭發出之資訊號之匯匯流排處一匯流排料存取訊供該匯流第二資料排整合處處理器進和’’點對點架構π匯流 :種匯流排整合系、統，其得應用於仏用以提供與該資料處理系統相：傳輸規格的周邊裝in單—匯产^ 制對於傳輸架構不同但傳輪協定相似ς 行資料傳輸，肖匯流排整合系統包括"_L 一匯流排控制模組，提供至少一匯、、ώΜ 斗：1六仏周邊置，用以依據該周邊萝罟理器間的資料交換;存…而達到各資M:f流排整合處理器，*包括至少-第貝枓存取矾號接腳以及號接腳，以及1他相關政v第一匯流排資排抻制Μ 4 /、他相關共用之訊號接腳，俾僂=葙玫、且控制第一資料傳輸規格匯流排及傳輸規袼匯流排之周邊裝置 =排及理器，與相同或相異資料 2 匯流行資料存取及交換，藉以整：規分格,匯加流排式架構π之匯流排規格、_ :::木構中之一者。、、之點對點式架構”匯流 2·如申請專利範圍第1項之規格匯流排係為—周邊纟’其中，該第-資料傳輸 )，而該第一匯流排資料ί 匯流排（PCI Βυί 件互連區$ a Μ /存取訊號接腳係為該周邊組成匯流排規格之資料傳輸起始訊號接腳。

1226552 _案號92132532 年丨。月丨^日修正_ 六、申請專利範圍 3. 如申請專利範圍第1項之系統，其中，該第一資料傳輸規袼匯流排係為一卡片匯流排（Card BUS)，而該第一匯流排資料存取訊號接腳係為該卡片匯流排規格之資料傳輸起始訊號接腳。 4. 如申請專利範圍第2項之系統，其中，該第二資料傳輸規格匯流排得為一卡片匯流排；而該第二匯流排資料存取訊號接腳係為該卡片匯流排規格之資料傳輸起始訊號接腳。 5. 如申請專利範圍第2項之系統，其中，該周邊組件互連區域匯流排可為規格内所定義完整功能之周邊組件互連區域匯流排及一支援部份功能之周邊組件互連區域匯流排其中之一者。 6. 如申請專利範圍第3項之系統，其中，該卡片匯流排可為規格内所定義完整功能之卡片匯流排及為一支援部份功能之卡片匯流排其中之一者。 7. 如申請專利範圍第4項之系統，其中，該卡片匯流排可為規格内所定義完整功能之卡片匯流排及為一支援部份功能之卡片匯流排其中之一者。 8. 如申請專利範圍第1項之系統，其中，該第一匯流排可為一分享式架構之匯流排規格。 9. 如申請專利範圍第1項之系統，其中，該第一匯流排可為一點對點式架構之匯流排規格。 1 0.如申請專利範圍第1項之系統，其中，該第二匯流排可為一分享式架構之匯流排規格。

17278 金麗.ptc 第21頁 1226552 _案號92132532 °|3年丨。月丨^日修正_ 六、申請專利範圍 1 1 .如申請專利範圍第1項之系統，其中，該第二匯流排可為一點對點式架構之匯流排規格。 1 2 .如申請專利範圍第1項之系統，其中，該匯流排整合處理器可為支援第一匯流排規格全部功能及部份功能之匯流排處理器其中之一者。 1 3 .如申請專利範圍第1項之系統，其中，該匯流排整合處理器可為支援第二匯流排規格全部功能及部份功能之匯流排處理器其中之一者。 1 4 .如申請專利範圍第9項之系統，其中，該第一匯流排為點對點架構規格之匯流排時，則所屬之資料存取訊號接腳得依據該其所對應周邊裝置之數量作增減，俾供各周邊裝置藉由相對應之存取訊號接腳，發出資料存取要求訊號或其他裝置對該周邊裝置發出資料存取要求訊號致能。 1 5 .如申請專利範圍第1 1項之系統，其中，第二匯流排為點對點架構規格之匯流排時，則所屬之資料存取訊號接腳得依據該其所對應周邊裝置之數量作增減，俾供各周邊裝置藉由相對應之存取訊號接腳，發出資料存取要求訊號或其他裝置對該周邊裝置發出資料存取要求訊號致能。 1 6.如申請專利範圍第1項之系統，其中，該系統可應用於電子產品中。 1 7 .如申請專利範圍第1 6項之系統，其中，該電子產品可為個人電腦、筆記型電腦、掌上型電腦、個人數位助

17278 金麗.ptc 第22頁 1226552 修正案號 92132532 六、申請專利範圍理、平板型電腦、伺服器系統、工作站、數位家電、行動設備、通訊設備、多媒體設備、醫療器材、自動化控制設備其中之一者。 1 8 .如申請專利範圍第1項之系統，其中，該匯流排控制模組係整合於一集成電路晶片中。 1 9 .如申請專利範圍第1項之系統，其中，該匯流排整合處理器係整合於一集成電路晶片中。 2 0 .如申請專利範圍第1項之系統，其中，該匯流排整合處理器係整合於該匯流排控制模組中。 2 1.如申請專利範圍第1項之系統，其中，該匯流排控制模組與該匯流排整合處理器係為獨立之集成電路晶片。

17278 金麗.ptc 第23頁 1226552 17278 g正替換頁 |_年β月/ /日挪一國(¾¾國) 園 Si 議 (<Ιΐς11ΙΓ 潲 ΙϋΐΒ vtr 网0 w Μ ϋΠΑ 3 IWI ¾¾^_^155

1/2