TWI222014B - Method and apparatus for restoring registers after cancelling a multi-cycle instruction - Google Patents

Description

f1222014 五、發明説明（ 發明背景 用於電腦或數位信號處理系統的 可程式處理器可支援-個或多個“多週處理器等的-單-的機器指令指示該處理器執行多=指令，其中 多週期指令是_“LoadMuWple”指令 2…個例示的 一的機器指令，而執行-系列的載入作t ::回應—單 -^Push-Pop MultipIe^^ , 塞入一單一的嬙哭扣人士 巧夕迥期指令將多個作業 宓奋 4 J增加程式碼的 在度，並棱昇可程式處理器的作業效率。 附圖簡述 圖圖1是根據一實施例的一管線化可程式處理器之方塊 圖2是一例示執行管線之示意圖。 圖3是一管線的一部分之示意圖，該管線包含根據一實 施例的一推測式交付暫存器。 圖4是根據一實施例的一推測式交付作業的流程圖。 圖5是包括根據一實施例的一處理器的一行動視訊單元 之方塊圖。 詳細說明： 圖1是一可程式處理器（100)之方塊圖，該可程式處理器 (100)支援一個或多個多週期指令（multi-cycle instruction ;簡稱 MCI)。該處理器（1〇〇)可包含一執行管線（102)及一控制單元 (104)。控制單元（1〇4)可根據一系統時脈（105)而經由管線 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 訂 線 1222014 A7 B7 五、發明説明（2 ) (102)控制指令及資料之流動。於一指令的處理期間，控制 單元（104)可指示該管線的的各組件將該指令解碼，並指示 執行其中包括諸如將結果寫回到記憶體等對應的作業。 可將指令載入管線（102)的一第一階段，並經由後續的階 段而執行該等指令。一階段可與其他的階段同時執行。可 根據系統時脈信號而在管線（102)中的各階段之間傳送資 料。各指令的結果可連續地出現在管線（102)的末端。 回應一 MCI，一停頓控制器（106)可觸發停頓信號（108)， 而停頓管線（102)的一個或多個階段，以便在執行該MCI 時’使管線（102)不會對額外的指令進行提取及解碼。在停 頓管線（102)的一部分之後，一 MCI控制器（110)可觸發MCI信 號（112)，並指示管線（1〇2)執行現行MCI所指定的額外作 業。 圖2示出一例示的管線（1〇2)。該管線（1〇2)可包括諸如五 個階段：指令提取（instmcti〇n fetch ;簡稱IF )、指令解碼 (instruction decode，稱 DEC)、位址計算（address calculation ;簡 稱AC)、執行（execute ;簡稱ex)、及窝回（write back ;簡稱 ' WB ) ^根據一替代實施例，這些階段可包含子階段，例 如，EX階段可包含EX卜EX2等多個子階段。 在該IF階段期間，可由一提取單元（2〇〇)在一時脈週期中 自諸如一主記憶體或一指令快取記憶體等的一記憶體裝置 &取4曰々在该DEC階段中，可由一指令解碼單元（2〇2)在 後續的時脈週期中將在一時脈週期中提取的一指令解碼。 可將結果傳送到該AC階段，而該階段中的一資料位址產

1222014 A7 B7 五、發明説明（ 生器（data address generator ;簡稱DAG) (204)可計算記憶體位 址，以便執行該作業。在該EX階段期間，一執行單元（206) 可執行一指定的指令，例如將兩個數字相加或相乘。執行 單元（206)可包含用來執行運算的專用硬體，其中包括諸如 一個或多個算術邏輯單元（arithmetic logic unit ;簡稱ALU)、若 干乘法及累加單元（multiply and accumulate unit ;簡稱MAC)、以 及若干滾筒式移位器。可將各種資料施加到執行單元 (206)，這些資料包括諸如該等DAG( 204)所產生的位址、自 記憶體擷取的資料、或自各資料暫存器（208)擷取的資料。 在該WB階段期間，可將資料寫回到資料記憶體或資料暫 存器（208).。 在執行一 MCI期間，可在數個時脈週期中自管線（1〇2)的 該DEC階段發出多個指令。在MCI控制器（110)的控制下，於 可將多個‘‘次指令”沿著管線（102)向下傳送時，該MCI係保 持停頓在管線（102)的解碼階段。MCI控制器（110)可根據若 干内部狀態機而作業，以便指示指令解碼單元（202)於該 MCI的執行期間在若干時脈週期中派發若干作業。 停頓控制器（106)可觸發停頓信號（108)，而停頓管線（1〇2) 的一個或多個階段，以便在執行該MCI時，使管線（1〇2)不 會對額外的指令進行提取及解碼。管線（102)的該等階段可 包含諸如儲存暫存器（210)等的儲存單元，用以儲存現行階 段的結果。該等階段暫存器（21〇)可根據系統時脈而鎖存該 等結果。該等階段暫存器（210)接收的停頓信號（1〇8)控制該 等階段暫存器（21〇)是否要鎖存來自先前階段的結果。在此 -6- 本紙張尺度適用中國國家橾準(CNS) A4規格(210X 297公釐) 1222014 A7

1222014 A7 B7 五、發明説明（5 ) 果窝回到一架構暫存器。該架構暫存器所存放的前一值可 能已失掉，因而使處理器（100)很難返回到其在執行被取消 的該MCI之前所具有的狀態。 在一實施例中，可在該管線（102)的一 MCI交付（該MCI的 交付是發生在終端次指令到達該WB階段之時）之前，不將 該MCI的非終端次指令之執行期間所產生的結果寫入該等 架構暫存器。圖3示出一例示的管線（3⑻）’該管線（3⑻）包 含一推測式交付暫存器（speculative commit register ;簡稱 SCR) ( 302)，用以儲存在該MCI交付的時脈週期之前由一非 終端次指令所產生的一值。當一非終端次指令到達該W B 階段時，可將任何結果寫入該SCR( 302)，而不是寫入一架 構暫存器（304)。當該終端次指令到達該WB階段時，MCI控 制器（110)可控制一多工器（multiplexer ;簡稱MUX) (306)將 SCR( 302)中儲存的該值寫入該架構暫存器（304)。在此種方 式下，在該MCI交付之前，並不會寫入各架構暫存器。因 此，如果該MCI在交付之前於管線（3〇〇)中被取消了，則該 管線可恢復到其在執行該MCI之前所具有的狀態。 , 圖4是根據一實施例的一推測式交付作業（400)之流程 圖。圖4所示作業的該流程只是舉例，且可根據各替代實 施例而跳過或以不同的順序來執行該流程圖中的各步驟。 當一次指令在步騾（402)中利達WB階段時，處理器（100) 在步驟（404)中決定該次指令是否為終端次指令。在步驟 (406)中，針對一非終端次指令而決定是否將結果指定置入 一架構暫存器。如果確係如此，則在步驟（408)中將該結果 五、發明説明（8 ) SCR( 302)中之堆疊指標值寫到FPREG。 一“ Unliftk”指令是一 MCI的另一個例子，該Unlink指令可能 在交付之前改變一架構暫存器的内容。可利用該Unlink指令 跳出一次常式。一個例示的Unlink指令包含下列三個次指 令： 1 RETS=[FP+4] 2 SP=FP+8 3 FP=[FP] 這些次指令可使處理器（100)執行下列事項：（1)自堆疊 恢復該返回位址；（2)恢復該堆疊指標；以及（3)以一自記 憶體讀取的值恢復該訊框指標。當次指令（2) SP=FP+8到達 WB階段時，將寫入架構暫存器SPREG。因為係在該MCI交 付之前發生上述的情形，所以如果在終端次指令（3)到達 WB階段之前，即已取消了該Unlink指令，則將會失掉 SPREG中之先前值。 根據一實施例，在該Unlink指令交付之前，將更新後的堆 疊指標值儲存在SCR( 302)，即可解決上述的問題。如圖4所 示，當指令（2)在步驟（402)中到達WB階段時，在步驟（404) 中決定該次指令是一非終端次指令。因為指定將結果置入 該SPREG中，所以將F P + 8的結果寫到一 SCR，而不是寫到 SPREG。當終端次指令（3)在步驟（402)中到達WB階段時， 在步驟（412)中恢復該訊框指標，並在步驟（416)中將 SCR( 302)中之值寫到SPREG。 一 “PushPopMultiple”指令是可能在交付之前改變一架構暫 "11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1222014 A7 B7 五、發明説明（9 ) 存器（SPREG)的一 MCI之另一個例子。PushPopMultiple指令可 用來執行循序對該堆疊執行若干存入或取出次指 令跳出A C階段時，即將S P值遞增或遞減$個一的可 將回應一次指令而在AC階段中計算出的一 SP值傳送到 DEC階段中的一工作暫存器或未來檔310 (fliture file ;簡稱 F F)。可將該新的S P值用來作為該基本S P值，以便用於回 應所發出的下一次指令而執行的位址計算作業。可將該改 變的S P值儲存在SCR( 302)中，直到終端次指令到達WB階 段為止，此時可將最後的S P值寫到該架構暫存器SPREG。 可在其中包括一般用途電腦系統、數位處理系統、膝上 型電腦、.個人數位助理（personal digital assistants ;簡稱 PDA)、 及細胞式電話的各種系統中實施處理器（100)。在此種系統 中，該處理器可耦合到用來儲存一作業系統或其他應用軟 體的諸如一快閃記憶體裝置或一靜態隨機存取記憶體（static random access memory ;簡稱SRAM)等的一記憶體裝置。 可將該處理器（100)用於攝錄像機、電傳會議、P C視訊 卡、及高解析度電視（High-Definition Television ;簡稱 HDTV)。 :此外，可配合採用數位信號處理的其他技術而將處理器 (100)用於諸如行動電話中所用的語音處理、語音辨識、及 其他的應用。 例如，圖5示出其中包括根_據一實施例的一處理器（100) 之一行動視訊裝置（500)。該行動視訊裝置（500)可以是一手 持裝置，該手持裝置顯示自一天線（502)或自諸如一數位影 音光碟（digital video disc ;簡稱DVD)或一記憶卡等的一數位視 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） ) 五、發明説明（10 訊儲存媒體（504)接收的編碼後視訊信號產生的視訊影像。 處理器（100)可連接到一可儲存用於處理器作業的程式及資 料之快取記憶體（506)、以及諸如一 SRAM( 508)等的其他裝 置。 處理器（100)可以是一微處理器、一數位信號處理器 (digital signal processor ;簡稱 DSP)、用來控制一從屬 DSP之微 處理器、或具有一混合微處理器/ DSP架構之處理器。處 理器（100)可對該編碼後視訊信號執行各種作業，其中包括 諸如類比至數位轉換、解調、濾波、資料還原、及解碼。 處理器（100)可根據MPEG系列的標準及Η . 263標準等各種數 位視訊壓.縮標準中之一種標準，而將經過壓縮的數位視訊 信號解碼。然後可將解碼後的視訊信號輸入到一顯示驅動 器（510)，以便在一顯示器（512)上產生視訊影像。 至此已說明了本發明的若干實施例。然而，我們當了 解，在不脫離本發明的精神及範圍下，尚可作出各種修 改。例如，可在管線中將其他的SCR提供給不同的MCI及不 同的架構暫存器。因此，其他的實施例仍係在下列的申請 專利範圍之範圍内。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

1正替換頁 A8 B8 C8 D8 第091 105737號專利申請案 中文申請專利範圍替換本(93年6月） 申請專利範圍 1· 一種恢復暫存器之方法，包含下列步驟： 將一包含兩個或更多個次指令的多週期指令導入一管 線； 將回應一次指令而產生的一結果寫入一推測式交付暫 存器；以及 回應該多週期指令的交付，而將該推測式交付暫存器 中之一值寫到一架構暫存器。 2·如申請專利範圍第1項之方法，其中將該值寫到該架構 暫存器的之步驟包含下列步驟：將該值寫到一指標暫存 器。 3. 如申請專利範圍第1項之方法，其中將該多週期指令導 入該管線之該步驟包含下列步驟：將一非終端次指令及 一終端次指令導入該管線。 4. 如申請專利範圍第3項之方法’其中回應該多週期指令 的交付而寫入該值之該步驟包含下列步驟：回應該終: 次指令的交付，而寫入該值。 5. 如申請專利範圍 驟包含下列步驟 6. 如申請專利範圍 驟包含下列步驟 第1項之方法，其中 :寫入一訊框指標值 第1項之方法，其中 :寫入一堆疊指標值 寫入該結果之該步 〇 寫入該結果之該步 7. -種包含-用來儲存機器可執行的指令的機器可讀 媒體之製品，該等指令使一機器執行下列步驟， 將一包含兩個或更多個次指令的多週期指令導入一总 線； π 官 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 將回應一 存器；以及 次指令而產生的一結果寫入 一推測式交付暫 而將該推剛式交付暫存器 ’其中該架構暫存器包含 回應該多週期指令的交付， 中之一值寫到一架構暫存器。 8·如申請專利範圍第7項之製品 一指標暫存器。 9. 如申請專利範圍第 一非終端次指令及 7項之製品，其中該多週期指令包含 一終端次指令。 其中當該終端次指令交 其中該架構暫存器包含 其中該架構暫存器包含 10·如申請專利範圍第9項之製品， 付時，該多週期指令即交付。 11.如申請專利範圍第7項之製品， 一訊框指標暫存器。 12·如申請專利範圍第7項之製品 一堆疊指標暫存器。 13. —種處理器，包含： -管線’該管線工作而執行其中包含—終端次指令及 一非終端次指令的一個多週期指令； 一架構暫存器； 一推測式交付暫存器，該推測式交付暫存器工作而儲 存回應該等次指令而產生的結果；以及 一控制益’遠控制為工作而回應該終端次指人之交 付，而控制將一結果自該推測式交付暫存器寫到該架構 暫存器。 14·如申請專利範圍第1 3項之處理器，進一步台本 ^ .. g s —切換兀 -2 - 本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐） 1222014

件，該切換元件包含： 耦合到該管線之一第一輸 爭禺合到該推測式交付暫存 及 入資料線； 器之—第二輸入資料線；以 耦合到該架構暫存器之一輸出資料線， ，、中a切換兀件係工作，而回應來自該控制器的控制 信號’而在該第一輸入資料線與該第二輸入資料線之間 切換。 15•如申請專利範圍第13項之處理器，其中該切換元件包含 一多工器。 !6.如申請專利第13項之處理器，其中該架構暫存器包 含一指標暫存器。 17. 如申請專利範圍第13項之處理器，其中該架構暫存器包 含一堆疊指標暫存器。 18. 如申請專利範圍第13項之處理器，其中該架構暫存器包 含一訊框指標暫存器。 19·如申凊專利範圍第1 3項之處理器，其中該多週期指令包 含一工作而呼叫一次常式之指令。 20.如申請專利範圍第丨3項之處理器，其中該多週期指令包 含一工作而跳出一次常式之指令。 21·如申請專利範圍第丨3項之處理器，其中該多週期指令包 含一工作而對一堆疊循序進行存入或取出兩個或更多個 值0 22· —種恢復暫存器之系統，包含： -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

研.¾隨機存取記憶體；以及 包八3司4靜態隨機存取記憶體之一處理器，該處理器 二管線，該管線X作而執行Μ包含—終端次指令 一非終端次指令的一個多週期指令； ~架構暫存器； _ —推測式交付暫存器，該推測式交付暫存器工作而 馈存回應該等次指令而產生的結果；以及 、控制器，該控制器工作而回應該終端次指令之交 寸而控制將一結果自該推測式交付暫存器寫到該架 構暫存器。 申Μ專利範圍第2 2項之系統，其中該架構暫存器包含 —訊框指標暫存器。 ^ ° 申π專利範圍第2 2項之系統，其中該架構暫存器包含 一堆疊指標暫存器。 ° ° « -4-本纸張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)