TW591391B - Method for replacing contents of a data storage unit - Google Patents
Method for replacing contents of a data storage unit Download PDFInfo
- Publication number
- TW591391B TW591391B TW092108592A TW92108592A TW591391B TW 591391 B TW591391 B TW 591391B TW 092108592 A TW092108592 A TW 092108592A TW 92108592 A TW92108592 A TW 92108592A TW 591391 B TW591391 B TW 591391B
- Authority
- TW
- Taiwan
- Prior art keywords
- random number
- data storage
- replacement
- patent application
- scope
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Description
591391 、發明說明(1) 本發明係有關於一種資料儲存裝置,尤指這種 存裝置之安全操作。 T g 〜、在"工由所明的資料洩漏(1 e a k i n f 〇 r m a t i ο η ),駭 =可以=,處理安全性資料的資料處理裝置及/或其内部 :理的演算和安全鎖鑰進行攻擊,資料洩漏包括資料處理 ,兀的電流消耗 '資料處理裝置在運算時的電磁輻射等 $/對擷取的實體訊號進行統計分析可以推得安全性相關
在這裡,最常用的攻擊形式是簡單電源分析(simpie power analysis,SPA)、微分電源分析(differentiai power analysis,DPA)或高階微分電源分析(high_ order differential power analysis , HO-DPA)。 現在已經有許多不同的方法可以避免這類攻擊,像是 利用軟體工程,不斷改變加密演算的運算次序、或是增加 多餘的運算,如此,可以避免利用統計估算電源曲線或是 電磁放射的方法推得安全性資料,或是至少讓這種估算變 得比較困難。 這種方法的缺點就是要在軟體及演算中加入大量的干 擾,這會嚴重降低系統的效能,另一種已知的方法是新增 一個電流曲線產生器,可以在電路(如控制器)的原始電 流曲線上蓋上一個額外的電流曲線’這個方法的實體效益 比較讓人懷疑,因為如果碰到微分電源分析或是高階微分 電源分析,通常它沒有辦法提供適當的保護,而且還會大 大增加資料處理裝置的電流損耗。
591391 五、發明說明(2) 還有一種已知的方法是在資料處理裝置内加入隨機的 動作’為了這個目的,新增具有隨機指令順序和狀態的狀 態機械,以建立加密程序指令流的時間相關解同步化,如 此要在電流曲線中找到觸發點或是在最後利用再同步化裳 置進行電流曲線分析,都會比較困難。稱做「閒置函數產 生器(idle function generator)」的控制器可以在中 央處理器的處理器線路内插入隨機順序,這種控制通常具 有相當的複雜性’因為不管安全性的程度,都要確保待處 理資料的完整性和指令流的完整性,舉個例子,在這裡不
可以誤寫暫存器或是記憶内容,當然也不能達背指令 果關係等等。 M 坭代的貪料處理裝置包括中央處理器和記憶體,如· 非揮發性記憶體和揮發性記憶體(如快取記憶體),後者 利用快速記憶存取,可以大幅增加資料處理裝置的叶 度,這類功能強大而快速的儲存系統通常包含 ^ 記憶體或緩衝器,可以暫時保留主記憶體内的、3 指令快取記憶體、資料快取記憶體、編譯緩衝器 彳冢疋 (translation lookaside buffer , TLB )、 記憶體等。在各個實施例中,每—個處理/及位址快取丄 類記憶儲存裝置,組合的快取記憶體或平 子有這 複數個資料儲存單元,▼以在各種應用中儲亡:憶體具有 的資料區塊,這種記憶體也稱為n向組合快取子“纪憶體内 way associative cache mem〇ry),η表示、體(η- 數量,選擇其中一個資料儲存單元來放脸::存單元的 將會回存至記憶
591391 五、發明說明(3) :的-資料區塊’在這裡’先前儲存的資 記憶體再載入一次。 替換的_貝_’就要從主 大家通常使用所謂的最近未被使用(least recenti used,LRU )演算法則來選擇新資料單元要寫入的 / 利用這種替換策略可以達到最佳的快取效能。
另一種較不f時省㈣替換策略是所謂的 略,隨機選擇將要寫入的資料儲存單元,如果利用二 :聯快取和大規模的記憶體,隨機存取策略可以 J 使用策略的效能,而後者實體上是較耗時傷本: 隨機替換策略所需要的亂數產生器是一種由 移位暫存器 Uinear feedback shift register,lfs= 所組成電路為主的模擬亂數產生器,利用所謂的種 peed) ’將這種包含線性回饋移位暫存器的 義:始狀態’ 6經產生確定順序的亂數是從這個定義:: 狀悲開始,而且幾乎是隨機分佈,不二 移位暫存器,這個固以序= 非节精確的方式重纟’如果饋入一個不同的種子合 不同,但是隨機出現的亂數還是有完全重複的順序曰 數產= 力:f資料處理裝置的攻擊,這種模擬亂 戒略有個很嚴重的缺點,就是程式流會 ::朁換 (de — Uc)狀態,當每一次重新啟動保中持央確處疋理器 591391 五 、發明說明(4) ί ^程式執行會呈現完全同_ # Λ 析攻擊的一個攻擊點。 為,這會成為能量分 f發明的目的在於提供一種儲 本發明的目的可藉由申請專=料的安全概念。 裝置f成,或藉由申請專利範圍巧第1項的資料儲存 内之資料儲存單元内容替換方法達2項的資料儲存裝置 本發明是基於下列發現,即我 <或不需要昂貴的閒置函數產生器、^ =在不修改軟體及 處理f全相關資料,並保留隨機替裝置便可以 =利用實體亂數產生器(即以實2的小規模優點, 的亂數產生器)取代模擬亂數產生二體:訊過程為雜訊源 器之外新増實體亂數產生器。生15,或於模擬亂數產生 優點以生器為基礎的替換策略有-個很重要的 化。〇的中央處理器之電源曲、線,而*是模擬隨機 号务日月土穿» 換策略不靈*另一個優點,以實體亂數為基礎的隨機替 本發責的軟體及/或增加電流損耗。 體亂數產生哭ί另一個優點,就是可以選擇性結合應用實 常快於前者。ί模擬亂數產生器,後者提供亂數的速度通 不錯的ί機仆Ϊ結合實體亂數和模擬亂數來說,可以得到 之後摻入一個::曲線’舉個例+,可以在-些模擬亂數 換的快取資;'、貫體亂數;或是繼續使用模擬亂數選擇欲替 、貝料儲存單元,模擬亂數產生器使用的回饋移位
第8頁 591391
^存=獲HIL數做為種子,如此再 後,替換順序不會永遠一機,告駚u Y兴處理為 亂數產味哭r ^ 樣只體上,即使仍然使用模擬 比,'阱^ (在某坠電路技術上,模擬亂數產生器的速度 雜:ί執行簡單),其行為也會改變,不過現在是 亂數產㈣:/ f 可選擇的時間間距將模擬 亂數產生為放入一個新的初始狀態(種子狀態)。 明還有另—個優點’依據可調整心全性, :替用亂數產生器其實對發明增加了很大的彈 路替南安全性的計算…根據亂數進行快取線
θ Μ不、i 2中,如果娅到一些較低安全性的資料標準,但 ί替:iifii的安全性,利用模式控制裝置可以從亂 數替換朿略切換成完全確定替換策略。 Ϊ:!;:身Γ儲存裝置是用來確保安全去除在現代微處理 :内-貝料和指令流間的關聯’但同時要保有高效率,這個 貝枓儲存裝置包括複數個資料儲存單元10a,每一個都 一相關位址l〇b,如果要經由資料單元線路14將新資料 7C寫入資料儲存單元1〇a,則替換裝置12藉由選擇位址 選擇資料儲存單元10a ’由實體亂數產生器16驅動 根據實體亂數來進行隨機替換策略,而不是根據
實體亂數產生器包含以實體雜訊過程為基礎的雜訊 源,參考實施例包括直接估算電阻的熱雜訊,或是將其 加於電壓控制震盪器的控制輸入,以達成較大「亂度」, 或是可以利用二極體的發射雜訊做為實體雜訊過程,還可
第9頁 五、發明說明(6) 乂應用些其他已知的實體雜訊過程。 雜心ΪΪ:指出’在加密處理器中都會有包含以實體 二:転為基礎的雜訊源之亂數產生器,如此,屬於這個 二:的;料儲存裝置就不需要實體亂數產生器,因 ίί:,存在的,如果實體亂數產生器是唯-的主要 i:wΪ:地方只有結合加密處理器系統的實體亂數 座生1§和替換裝置12。 第二圖顯示根據本發明的安全資料儲存裝置 :資:儲存單元10a、替換裝置12、實體亂數產生 :二1:接多加了模擬亂數產生器18,它和實體亂數產 ^ 16—樣,都與結合裝置2〇連接,替換裝置^已經不再 f接由實體亂數產生器16驅動,而是藉由結合裝置2〇使用 2^亂Ϊ產生器16和模擬亂數產生器18而創造的驅動訊號 2=所驅動’另外還有與替換裝置12麵合的模式控制裝置 :我們會在下面有更詳盡的說明,實體亂數產生器16經 由線路16a提供亂數給結合裝置2〇,實體亂數產生器^經 由線路16b以M Valid訊號通知結合裝置2〇已經準備就 緒,結合裝置20可以經由控制線路16c使實體亂數產生器 1 6作用。 σ 模擬亂數產生器1 8經由線路丨8a提供其亂數給結合裝 置20,模擬亂數產生器18還藉由prn Valid線路18b與結合 裝置20連接,如此結合裝置2〇可以經由控制線路18c啟動 模擬亂數產生器1 8,就像前面的說明,根據替換裝置丨2所 選擇要將現值寫入的資料儲存單元1〇a,結合裝置2〇提供
第10頁 591391 五、發明說明(7) 線路22上一系列的驅動訊號給替換 或多個亂數及/或驅動訊號,拖^,12,藉由要求一個 啟動結合裝置2 〇。 、袭置1 2可以經由線路2 4 模式控制裝置22經由模式線 換裝置12,以根據外部狀離f 控制結合裝置20和替 殊安全階段),將以實體殊程式區段或特 略切換成只以模擬亂數產生哭 w為主的隨機替換策 是切換成其他已知的替換策:8為主的確定替換策略,或 凌換裝置12包括每一個資料儲 : J用資訊28a,所以可以確 早了”最1未被 存單元1〇a。在-較佳實==用的資料儲 換策略時,替換裝置12保留每中一個要資切::二定記憶體替
Ψ ^ 9 qu t 可卿貝料儲存早元10a的TAG 存取資料,二提供關聯的資料儲存之存取,從替換裝置i 2 以==〇a是利用位址選擇線3。來控制的,可 路址’另外’模式控制裝置22有一條輸出線 朿略切換到另一種策略的時間間隔。 禋 產生H2不同的方式可以讓結合裝置20結合實體亂數|鲁 1 σ、剧出的實體亂數和模擬亂數產生器1 8輸出的模擬 丄通常具有回饋移位暫存器的模擬亂數產生器〗8可以 怦,、生一組模擬亂數,而實體亂數產生器1 6通常比較 所以在有面速要求的應用下,如果要省電源,同時又 第11頁 591391
:、此佔有小體積的情況下,實體亂數產 延種情況下,可以利用結合裝置2〇, 二太慢了,在 亂數之後插入一個實體亂數來選擇位址。、疋數量η個模擬 根據本發明的另一個實施例,結合 擬亂數產生器丨8輸出的模擬亂數來選置2〇通常使用模 體亂數會做為模擬亂數產生器18的新=,在這裡,實 當出現一個新的實體亂數,實體亂數」,這表示每 16b,將這個亂數饋入結合裝置2〇,麸f 6會啟動線路 樣的亂數饋入模擬亂數產生器18,所、由線路18c將同 移”存器進入一個初始狀態,⑼命令回饋 產生裔1 8,就會獲得一個隨機化的電流 σ模擬亂數 動系統時不會獲得㈣的曲•,如果有第 重新啟 有在剛開始的幾個快取替換到第一次 =體亂數,只 相同的曲、線,之後則變得隨機不規 σ化間會得到 偵測。 现⑴讓則述的攻擊無法 =合模擬亂數產生ϋ及實㈣數產生 =以很快的產生亂數,因為只靠實體亂數產生:自 亂數位元,另外還有以下優點,可以安
2=間的關聯,因為實體亂數產生器提供無法;測的 數來修正模擬亂數產生器的亂數順序。 另外,模式控制裝置22會在操作時(即時(〇n the ny))切換替換裝置12和結合裝置2〇,以準確在一個或 多個確定替換策略及以實體亂數為基礎的非確定替換策略
間切換’確定策略可以包括最近未被使用方式、輪流方式 Uound robin )、模擬亂數替換策略、或其他已知 換策略。 # 二利用模式控制裝置22進行切換還有優點,就是可 較低安全性的程式或程式區段中選擇更適合的確 =這時的電源攻擊較不會造成危#,在時間 的:而要確疋可預測的執行時間日寺,確定策略還是很重要 在 路32所 置22的 換策略 隨機替 切換是 以避免 固定或 機線路 略5 一 常使用 預測資 在 路,利 此可以 性,將 本發明的另 驅動, 亂數( 之間切 換策略 以真亂 電源分 交替無 進行替 方面採 實體亂 料儲存 本發明 用模式 拉長或 隨機選 根據經 由實體 換,因 ’可以 數為主 析,為 法預測 換,或 用隨機 數產生 裝置的 的又一 控制裝 縮短間 擇線路 實施例中 由亂數控 亂數產生 此不需要 在不同的 ,可以隨 了達到這 的時間間 是將一個 替換,另 器1 6的實 行為。 實施例中 置2 2設定 隔,根據 「混入! ’替換裝置1 2是經由 制線路34被饋入模式 器16產生)在不同的 總是使用以真亂數為 確定替換策略間切換 機化資料儲存裝置的 個目的,根據實體亂 隔裡暫停確定策略, 確定策略換成另一個 一方面則採用隨機間 體IL數’如此可以碟 ’根據隨機選擇的替 切換間隔或是插入間 執行時間動態調整其 控制線 控制裝 確定替 基礎的 ,這個 行為, 數,在 選擇隨 確定策 隔,通 定無法 換線 隔’如 安全
591391 五、發明說明(ίο) 如上所述,本發明概念的優點是可以在中央處理器管 線控制中達到快取替換策略的時間相關去關聯性,不過不 需要用到閒置函數產生器,本發明的觀念可以減少成本, 而且幾乎不會降低系統效能,尤其是可以組合快取記憶體 進行安全而有效的快取替換策略,如利用物理亂數、或是 同時再加上模擬亂數,從確定替換策略(如輪流方式)動 態切換至非確定策略。 本案得任熟悉此技藝之人士任施匠思而為諸般修飾, 然皆不脫如附申請專利範圍所欲保護者。
第14頁 591391 圖式簡單說明 第一圖顯示本發明安全資料儲存裝置之方塊圖。 第二圖顯示根據本發明較佳實施例之資料儲存裝置。 元件符號說明 10a資料儲存單元 12 替換裝置 16 實體亂數產生器 16b RN-Val id 線路 18 模擬亂數產生器 18b PRN-Val id 線路 22 模式控制裝置 28a LRU資訊 30 位址選擇線路 34 亂數輸入線路 10b資料儲存單元位址 14 新資料單元線路 16a實體亂數線路 1 6 c、1 8 c、2 4控制線路 18a模擬亂數線路 20 結合裝置 23 驅動訊號線路 28b tag資訊 3 2 間隔控制線路
第15頁
Claims (1)
- 591391 六、申請專利範圍 1 . 一種貧料儲存裝置,其係包含: 複數個資料儲存單元(10a); -雜; = 生器(16),具有採用-實體雜訊過種之 亦隹汛源以產生一亂數;以及 < 替換裝置(1 2 ),其係根據該亂數而選一 單元供資料儲存。 釋貝科儲存 2 ·如申請專利範圍第i項所述之資料儲存裝置,其 亂數產生器(16)之該實體雜訊源係包含一散粒雜訊源二 熱雜訊源。 X 3 ·如申請專利範圍第丄項所述之資料儲存裝置, 括: 一模擬亂數產生器(18),用於產生一模擬亂數;以及 一結合裝置(2 0 ),具係利用該亂數及該模擬亂數,以 提供一驅動訊號(2 2)給取決於該亂數及該模擬亂數之該 換裝置(1 2)。 4 如申明專利範圍第3項所述之資料儲存裝置,其中該 結合裝置(20)係用於將該亂數餽入該模擬亂數產生器 (1 8 ),並使用該模擬亂數產生器以該亂數為種子所產生之 一模擬亂數,做為該替換裝置之一驅動訊號(2 3)。 5 ·如申請專利範圍第3項所述之資料儲存裝置,其中該 替換裝置(1 2)係用於選擇一系列之位址,以及 其中該結合裝置(2 0 )係用於建立該系列位址之驅動訊 號,而使一驅動訊號取決於該亂數,而另一驅動訊號取決 於該模擬亂數。第16頁 六、申請專利範圍 6 .如申請專利範圍第1項所述之資料儲存 -模式控制裝置(22),係用於在 更包括 替;ί:。停止因應該亂數之替換,並改使用4; 7 ·如申請專利範圍第6項所述之資 資料儲存裝置麵合之一處理器正;=算2當 全性時’或需要當該藉處理器計算:二:二十:無關安 2間a寺,則該模式控制裝置(22 =可义執行 略。 貰仃一確定替換策 8三如申請專利範圍第6項所 模式控制裳置(22)係用於在隨η:置,其十該 替換策略。 疋4 ^機之時間間隔切換該 9 ·如申請專利範圍第8項 隨機時間間隔係由該模式栌制二科儲存裝置,其中該 生器產生之亂數所決定。裝置(22)因應該實體亂數產 括二莫^::2(:” =:之資料儲存裝置,更包 體亂數產生器得到一亂數,由一亂數線路(34)從該實 個不同的確定替換策略中f用於因應該亂數,於該複數 11 .如申請專利範圍第換裝置(12)使用。 一組合快取記憶體。 、所述之貝料儲存裝置,其為 1 2 · —種替換資料儲存 複數個資料儲存單元,誃二J之内容的方法,該裝置包含 柄M Μ /灸係包括: 根據-實體雜訊過程提供一實體亂數; 591391 六、申請專利範圍 根據該實體亂數,由該複數個資料儲存單元内選擇一 資料儲存單元;以及 儲存資料於該選擇資料儲存單元。 Ιϋ·11 第18頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10216611A DE10216611A1 (de) | 2002-04-15 | 2002-04-15 | Verfahren zum Ersetzen eines Inhalts einer Datenspeichereinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200306474A TW200306474A (en) | 2003-11-16 |
TW591391B true TW591391B (en) | 2004-06-11 |
Family
ID=28798414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092108592A TW591391B (en) | 2002-04-15 | 2003-04-14 | Method for replacing contents of a data storage unit |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1481327B1 (zh) |
AU (1) | AU2003229652A1 (zh) |
DE (2) | DE10216611A1 (zh) |
TW (1) | TW591391B (zh) |
WO (1) | WO2003088051A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10324419A1 (de) * | 2003-05-28 | 2005-01-13 | Infineon Technologies Ag | Vorrichtung zum Manipulieren eines Cachespeichers |
US8332598B2 (en) | 2005-06-23 | 2012-12-11 | Intel Corporation | Memory micro-tiling request reordering |
US7765366B2 (en) | 2005-06-23 | 2010-07-27 | Intel Corporation | Memory micro-tiling |
US7558941B2 (en) | 2005-06-30 | 2009-07-07 | Intel Corporation | Automatic detection of micro-tile enabled memory |
US8253751B2 (en) | 2005-06-30 | 2012-08-28 | Intel Corporation | Memory controller interface for micro-tiled memory access |
US8878860B2 (en) | 2006-12-28 | 2014-11-04 | Intel Corporation | Accessing memory using multi-tiling |
US9495111B2 (en) * | 2014-10-10 | 2016-11-15 | The Boeing Company | System and method for reducing information leakage from memory |
US20230222252A1 (en) * | 2022-01-13 | 2023-07-13 | Cortina Access, Inc. | Storage device and data access method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2638869B1 (fr) * | 1988-11-10 | 1990-12-21 | Sgs Thomson Microelectronics | Dispositif de securite contre la detection non autorisee de donnees protegees |
US5568632A (en) * | 1993-12-17 | 1996-10-22 | Lsi Logic Corporation | Method and apparatus for cache memory |
DE19926640C2 (de) * | 1999-06-11 | 2002-08-14 | Rolf Freitag | Verfahren zur Erzeugung von echten Zufallszahlen sowie Zufallszahlengenerator |
AU6104800A (en) * | 1999-07-16 | 2001-02-05 | Intertrust Technologies Corp. | Trusted storage systems and methods |
EP1247186B1 (de) * | 2000-01-11 | 2007-10-17 | Infineon Technologies AG | Speicherzugriffsverfahren und schaltungsanordung |
US6748492B1 (en) * | 2000-08-07 | 2004-06-08 | Broadcom Corporation | Deterministic setting of replacement policy in a cache through way selection |
-
2002
- 2002-04-15 DE DE10216611A patent/DE10216611A1/de not_active Withdrawn
-
2003
- 2003-04-11 EP EP03722457A patent/EP1481327B1/de not_active Expired - Lifetime
- 2003-04-11 WO PCT/EP2003/003800 patent/WO2003088051A1/de not_active Application Discontinuation
- 2003-04-11 AU AU2003229652A patent/AU2003229652A1/en not_active Abandoned
- 2003-04-11 DE DE50300640T patent/DE50300640D1/de not_active Expired - Lifetime
- 2003-04-14 TW TW092108592A patent/TW591391B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW200306474A (en) | 2003-11-16 |
DE50300640D1 (de) | 2005-07-14 |
EP1481327A1 (de) | 2004-12-01 |
EP1481327B1 (de) | 2005-06-08 |
DE10216611A1 (de) | 2003-11-06 |
WO2003088051A1 (de) | 2003-10-23 |
AU2003229652A1 (en) | 2003-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | Newcache: Secure cache architecture thwarting cache side-channel attacks | |
Yan et al. | Improving cost, performance, and security of memory encryption and authentication | |
US8909967B1 (en) | Technique for secure computation | |
TW591391B (en) | Method for replacing contents of a data storage unit | |
US20120260106A1 (en) | System and method for binary layout randomization | |
US20120331309A1 (en) | Using built-in self test for preventing side channel security attacks on multi-processor systems | |
JP2009514114A5 (zh) | ||
RU2006115569A (ru) | Способ и устройство для генерирования псевдослучайных последовательностей с контролируемым периодом на основе клеточных автоматов | |
Hu et al. | Low overhead software wear leveling for hybrid PCM+ DRAM main memory on embedded systems | |
Seong et al. | Security refresh: Protecting phase-change memory against malicious wear out | |
TWI403144B (zh) | 隨機化模數減化方法及其硬體 | |
JP2009531761A (ja) | 乱数を発生するための方法および装置 | |
CN112906015A (zh) | 一种基于硬件标签的内存敏感数据加密保护系统 | |
US20100030967A1 (en) | Method and system for securing instruction caches using substantially random instruction mapping scheme | |
Mohanty et al. | Efficient pseudo-random number generation for monte-carlo simulations using graphic processors | |
JP2004109420A (ja) | 乱数生成装置及び乱数生成方法 | |
Che et al. | Imbalance-aware scheduler for fast and secure ring oram data retrieval | |
Seo et al. | Pseudo random number generator and hash function for embedded microprocessors | |
JP4327169B2 (ja) | 暗号化装置 | |
Fournier et al. | Cache based power analysis attacks on AES | |
EP3935543A1 (en) | Side-channel-attack-resistant memory access on embedded central processing units | |
Hayes | The Science of Computing: The Wheel of Fortune | |
US11822705B2 (en) | Apparatus and method for masking power consumption of a processor | |
JP2019079524A5 (zh) | ||
Dadzie et al. | SA-SPM: An efficient compiler for security aware scratchpad memory |