TWI403144B - 隨機化模數減化方法及其硬體 - Google Patents

隨機化模數減化方法及其硬體 Download PDF

Info

Publication number
TWI403144B
TWI403144B TW093134209A TW93134209A TWI403144B TW I403144 B TWI403144 B TW I403144B TW 093134209 A TW093134209 A TW 093134209A TW 93134209 A TW93134209 A TW 93134209A TW I403144 B TWI403144 B TW I403144B
Authority
TW
Taiwan
Prior art keywords
modulus
quotient
hardware
value
calculation
Prior art date
Application number
TW093134209A
Other languages
English (en)
Other versions
TW200520498A (en
Inventor
Dupaquis Vincent
Douguet Michel
Original Assignee
Inside Secure
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inside Secure filed Critical Inside Secure
Publication of TW200520498A publication Critical patent/TW200520498A/zh
Application granted granted Critical
Publication of TWI403144B publication Critical patent/TWI403144B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7223—Randomisation as countermeasure against side channel attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Description

隨機化模數減化方法及其硬體
本發明係有關於特別使用於密碼應用之算術處理及計算。本發明特別係有關於涉及模數減化之剩餘算術，特別是由Barrett減化方法(reduction method)所導出之計算。
大多數加密演算法使用大整數乘法(或乘方法)及減化乘積成一與一特定模數同餘之剩餘值，其中該特定模數係有關於一加密鑰。此計算結果易受電力分析及時序攻擊(timing attack)影響。因此，重要的是保全計算結果，以使無法獲得有關該鑰之資料。
同時，重要的是這些計算結果必須是快速且準確的。通常該大整數乘法及減化係一加密演算法在計算時最強調的部分。針對有效模數減化已發展出幾種不同計算技術(包括已知之Quisquater方法、Barrett方法及Montgomery方法)以及包括預先計算及對照表之修正。這些所熟知之技術係描述及比較於習知技藝中。例如見：(1)A.Bosselaers等人，「三個模數減化函數之比較」，高等密碼學/密碼’93，LNCS 773，Springer-Verlag出版社，1994年，第175-186頁。(2)Jean Francois Dhem，「RISC為主智慧卡之有效公開金鑰加密程式庫的設計」，博士論文，天主教法語魯汶大學，新魯汶，比利時，1998年5月。(3)C.H.Lim等人，「使用預先計算之快速模數減化」，預印本，1999年(可自CiteSeer科學文學數位圖書館， citeseer.nj.nec.com/109504.html獲得)。(4)Hollmann等人，「經由計算一標準化模數乘方以執行解密機構來阻撓時序攻擊之方法及裝置」，美國專利第6,366,673 B1,2002年4月2日(依據1998年9月15日所提出之申請案)。
本發明之一目的在於提供一種Barrett模數減化方法及其計算裝置之改良，其可更安全地抵制密碼分析攻擊，同時仍然可提供快速且準確之結果。
本發明之另一目的在於提供上述改良方法及裝置，其可加速商數的估算。
可藉由一電腦實施之模數減化方法以符合這些目的，而在該方法中一用於計算之商數係有系統地因幾個位元之隨機化誤差(例如：少於一半字元)而被低估。雖然所得餘數經常與有關特定模數之對應中間乘積同餘，但其大於剩餘值且在每次執行時之隨機方式係不同的。因為只需近似商數，所以其估算會較快。因為故意地隨機化該估算誤差，所以該方法可更安全地抵制密碼分析。中間結果在數學上係相等的(與真實結果同餘)，以及最後結果(在減除該模數之最後一組之後)確實是相同的，因此可完成加密操作之可逆性的準確度。
用以執行本發明之方法步驟的硬體包括一亂數產生器，其用以將隨機誤差加入商數估算中。一具有記憶體存取及進位加入之計算單元在一執行韌體之運算定序器的控制下操作，以實施大整數乘法及模數減化之字寬乘法-累積 步驟。
參考圖1，計算硬體包括一計算單元10，其能對從記憶體(RAM)12所擷取之運算元及來自暫存器14之進位項實施字寬乘法及乘法-累積步驟。一運算定序器16包含邏輯電路，其用以針對該組之操作依據韌體或軟體指令控制該計算單元10，以實施大整數乘法(或乘方法)及模數減化。可由該運算定序器16存取之儲存在暫存器18中的操作參數構成指標，其能使該運算定序器在該RAM12中找到一運算元以及有關於該等運算元之長度(字元數目)資訊、進位加入控制資訊及中間結果之目的地位址。至目前為止，該裝置大致上相同於其它適合於大整數算術運算之可用硬體。除下面所要描述之減化步驟的細節之外，韌體或軟體指令亦相同於習知用以在字寬區段中執行有效大整數乘法或乘方法之程式。
不像此型之習知硬體，圖1中之硬體亦包括一亂數產生器20，其可以是，例如，任何已知偽亂數產生器電路。該亂數產生器實施一計算及輸出一使用於該方法中之亂數。在此，當運算定序器16依據實施本發明之方法的程式指令的指示時，該亂數產生器20可被計算單元10來存取，以便將隨機化誤差量加入商數估算中(如以下所述)。
參考圖2，本發明之方法係Barrett模數減化技術之改良，其可提供較快商數估算及抗拒密碼分析攻擊。該方法係藉由圖1之硬體來執行。
模數減化通常要解出R≡X mod M≡X-X/MM，其中R為剩餘值，發現在模數M之下R與X同餘，以及符號a表示地板函數(floor function)(a之最大整數)，故X/M對應於一整數除法。所要減化之數值X典型上係兩個大整數(通常是質數)之乘積，X=A．B，亦即該等整數A及B中之一或兩者屬於多字元大小(例如：每一個A及B可以是1024位元，亦即32個32位元字元長度)。在任何情況中，在任何模數減化方法中之主要問題在於要針對大(多字元)數值X及M以有效方式來估算商數q=X/M。在本發明中，一額外問題在於以能在加密應用中免遭電力分析攻擊之方式來實施減化。
Barrett之方法包含預先計算及儲存模數之倒數U的一縮比估算(scaled estimate)以及以乘法及字元位移(除以b)來取代長除法，以便估算商數。由於參數之適當選擇，該商數估算中之誤差最多兩位。本發明只藉由以較少精確度但具有較快速估算來驅近該商數及藉由刻意地在計算餘數前將一隨機誤差加入該商數中來改善Barrett之方法。所得餘數稍微大於剩餘值，但是與該剩餘值同餘。
讓w代表字元大小(例如：對於32位元處理器而言，w=32)，b=2w 代表基數，n係模數M之字元長度，其中M=Σi=0 n-1 mi bi ，0<mn-1 <b，0mi <b，其中i=0至n-2，bn-1 M<bn ， 以及X係所要減化之數值，其可高達2n+1個字元長度，亦即，其中X=Σi=0 2n xi bi ，0xi <b，其中i=0至2n，0X<b2n+1 (或者在某些情況中MX<b2n+1 )
先預先計算及儲存(圖2中之步驟30)一代表模數M之縮比倒數的常數U：
然後，在此特定模數M下之所有減化運算中使用此儲存值。對於每個並非是b之次方的模數M，U恆為n+1個字元長。
為了實施X之模數減化，使用該儲存值U來估算一商數q(步驟32)：
該計算只需要乘法及字元大小位移。雖然該商數之估算偶而是精確的，但是地板函數傾向確保一直低估(絕不超估)該商數q。如果需要低估，則可包括扣減1之補充運算。該常數U及該商數估算與Barrett之差異在於對每一字元之額外位移。(Barrett使用U=b2n /M及q=(X/bn-1 ．U)/bn+1 。)此估算商數q0之最大值為n+1字元長度。
在此階段，較佳是將一隨機誤差E加入該所計算之商數(步驟36)，以獲得一隨機化商數，q’=q-E。在此情況中，必須使M．2w/2 X<b2n+1 ，以避免有負數。亦可藉由任何已知 亂數或偽亂數產生器(硬體或軟體)來產生該隨機誤差E(步驟34)。唯一限制是該誤差落在一特定範圍內，例如：
除了該商數估算本身所造成之任何誤差外，此將該亂數產生器所提供之潛在誤差(potential error)限制在一特定數目之位元，例如：半個字元。
接下來，計算餘數R’(步驟38)，其(在模數M下)與該剩餘值R同餘：R’=X-q’M
因為該商數q被低估，以及引入一隨機誤差E，所以餘數R’R，亦即，該所計算之餘數將大於或等於該剩餘值達部分該模數M之小的隨機倍數。
可將隨機化餘數R’使用於進一步計算中(步驟48)，例如：與另一餘數R"(已隨機化或未隨機化)相乘或相加，如需要的話，可再次減化(回到步驟32)，以符合一致性。(該誤差維持原有限制。)
另外，如果不需要隨機化，則可選擇保留該近似商數q(步驟44)。在此情況中，可使0Xb2n+1 。維持該近似商數將允許獲得真正的餘數(步驟46及40)。
最後，依據特定應用之需求，可藉由從餘數R’減除模數M來計算剩餘值R(步驟40)，直到數值小於M為止。然後，回傳該最後減除後之剩餘值R(等於R’)，以便使用於加密系統之餘數中(步驟42)。
隨機化模數減化可提供安全性，以防遭受不同密碼分析 攻擊，該等密碼分析攻擊依賴電力使用之一致性以決定模數。在此，以M為模數之X的減化在每次執行中係隨機變化，然而仍產生一同餘之中間餘數R’。在最後產生一最後剩餘值R時所減除之數值在每次執行中亦是隨機變化。可從各種不同算術運算(包括乘法、平方、乘方、加法等)求得在此方式中所減化之數值X。同樣地，能夠以加密中所最經常使用之各種方式從一金鑰求出所使用之模數M。本發明之隨機化模數減化方法可使用於許多依據此減化之加密演算法中，包括大質數(例如：RSA)及橢圓曲線為主之公開金鑰加密系統。
10‧‧‧計算單元
12‧‧‧記憶體
14‧‧‧暫存器
16‧‧‧運算定序器
18‧‧‧暫存器
20‧‧‧亂數產生器
圖1係依據本發明之計算硬體(包括一亂數產生器單元)的示意平面圖，其用以執行本發明之模數減化方法。
圖2係描述在該模數減化方法中之一般步驟的流程圖。

Claims (11)

  1. 一種加密保全之以電腦硬體實施的模數減化方法，包含：預先計算及儲存代表一模數M之位元縮比倒數(bit-scaled reciprocal)的一常數U於記憶體中；在以M為模數下針對所要減化之一數值X計算一估算商數值q，其中藉由乘法、該常數U以及X之位元位移及該乘法之位移在一計算單元中對X執行該計算；在一亂數產生器中產生一隨機誤差值E；將該所產生的隨機誤差值E應用至該估算商數值q，以獲得一隨機化商數q’=q-E，其中該亂數產生器具有半個字元之一特定誤差限制，藉此0E<(2w/2 -1)，w係以位元表示之該計算單元的字元大小；以及在該計算單元中計算一餘數R’=X-q’M，該餘數R’大於該模數M，然而在以M為模數下與X同餘。
  2. 如申請專利範圍第1項之方法，其中，依據方程式，來實施該常數U之預先計算，其中b=2w ，w係以位元表示之該計算單元的字元大小。
  3. 如申請專利範圍第2項之方法，其中，依據方程式，由該計算單元實施該近似商數q之估算。
  4. 如申請專利範圍第3項之方法，其中，將扣減1之補充運算包括於該商數估算中。
  5. 如申請專利範圍第1項之方法，其中，X之模數減化 係以一電腦硬體實施之加密程式的部分。
  6. 如申請專利範圍第1項之方法，其中，提供另一計算路徑，其中可選擇性地省略產生及應用一誤差值至該近似商數的步驟。
  7. 一種用以執行一加密保全模數減化方法之計算硬體，該硬體包含：一計算單元，其適合於對自一記憶體所擷取之運算元及來自一組暫存器之進位項實施字寬乘法及累積步驟；一亂數產生器，其用以產生一隨機誤差值E，其中該亂數產生器具有半個字元之一特定誤差限制，藉此0E<(2w/2 -1)，w係以位元表示之該計算單元的字元大小；一運算定序器，其包含邏輯電路，用以依據程式指令控制該計算單元及亂數產生器，以便相對於一模數M實施一數值X的模數減化，該模數M至少包含從代表該模數之一位元縮比倒數的一預先儲存常數U計算一估算商數值q、以該隨機誤差值E來隨機化該估算商數值q以獲得一隨機化商數q’=q-E以及計算一餘數值R’=X-q’M。
  8. 如申請專利範圍第7項之計算硬體，其中，進一步包含該運算定序器可存取之運算參數暫存器，該等暫存器含有下列任何一項或多項：(a)用以在該記憶體中定位運算元之指標；(b)有關於運算元之長度的資訊；(c)進位項暫存器用之進位加入控制資訊；以及(d)運算步驟之中間結果用之目的位址資訊。
  9. 如申請專利範圍第7項之計算硬體，其中，在該記憶 體中之預先儲存常數U係依據方程式之一預先計算所獲得，其中b=2w ，w係以位元表示之該計算單元的字元大小。
  10. 如申請專利範圍第9項之計算硬體，其中，在執行程式指令之該運算定序器的控制下，藉由該計算單元所實施之該近似商數q的估算係依據方程式來完成。
  11. 如申請專利範圍第10項之計算硬體，其中，藉由該計算單元所實施之商數估算包括扣減1之補充運算。
TW093134209A 2003-11-18 2004-11-10 隨機化模數減化方法及其硬體 TWI403144B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0313507A FR2862454A1 (fr) 2003-11-18 2003-11-18 Methode de reduction modulaire aleatoire et equipement associe

Publications (2)

Publication Number Publication Date
TW200520498A TW200520498A (en) 2005-06-16
TWI403144B true TWI403144B (zh) 2013-07-21

Family

ID=34508565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093134209A TWI403144B (zh) 2003-11-18 2004-11-10 隨機化模數減化方法及其硬體

Country Status (6)

Country Link
US (1) US7809133B2 (zh)
EP (1) EP1687930B1 (zh)
CN (1) CN1883155B (zh)
FR (1) FR2862454A1 (zh)
TW (1) TWI403144B (zh)
WO (1) WO2005050905A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2885711B1 (fr) * 2005-05-12 2007-07-06 Atmel Corp Procede et materiel modulaire et aleatoire pour la reduction polynomiale
US8090957B2 (en) * 2005-10-19 2012-01-03 Panasonic Corporation Information security device, information security method, computer program, computer-readable recording medium, and integrated circuit
US8024391B2 (en) * 2006-11-06 2011-09-20 Atmel Rousset S.A.S. Modular multiplication method with precomputation using one known operand
US7961877B2 (en) * 2006-12-14 2011-06-14 Intel Corporation Factoring based modular exponentiation
US7840503B2 (en) * 2007-04-10 2010-11-23 Microsoft Corporation Learning A* priority function from unlabeled data
US8005210B2 (en) * 2007-06-30 2011-08-23 Intel Corporation Modulus scaling for elliptic-curve cryptography
US7978846B2 (en) * 2007-06-30 2011-07-12 Intel Corporation Scale-invariant barrett reduction for elliptic-curve cyrptography
US8559625B2 (en) * 2007-08-07 2013-10-15 Inside Secure Elliptic curve point transformations
US8619977B2 (en) 2008-01-15 2013-12-31 Inside Secure Representation change of a point on an elliptic curve
US8233615B2 (en) * 2008-01-15 2012-07-31 Inside Secure Modular reduction using a special form of the modulus
US20090214023A1 (en) * 2008-02-26 2009-08-27 Al-Somani Turki F Method for elliptic curve scalar multiplication
US8422685B2 (en) 2008-02-26 2013-04-16 King Fahd University Of Petroleum And Minerals Method for elliptic curve scalar multiplication
TWI406548B (zh) * 2010-10-27 2013-08-21 Univ Southern Taiwan 橢圓曲線加密運算電路
CN103699357B (zh) * 2013-12-05 2016-11-23 西安交通大学 一种用于模乘和模平方的快速模约简算法电路
CN104836808B (zh) * 2015-05-12 2017-12-15 中国科学院软件研究所 基于改进差分错误攻击的sm2签名算法安全性验证方法
IL239880B (en) * 2015-07-09 2018-08-30 Kaluzhny Uri Simplified montgomery multiplication
US9870201B1 (en) * 2016-03-04 2018-01-16 Mbit Wireless, Inc. Method and apparatus for modulo arithmetic
FR3070814B1 (fr) * 2017-09-05 2019-09-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de reduction modulaire

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210710A (en) * 1990-10-17 1993-05-11 Cylink Corporation Modulo arithmetic processor chip
US20030044014A1 (en) * 2001-09-06 2003-03-06 Pierre-Yvan Liardet Method for scrambling a calculation with a secret quantity

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289319B1 (en) * 1984-05-24 2001-09-11 Lawrence B. Lockwood Automatic business and financial transaction processing system
KR19990024971A (ko) * 1997-09-09 1999-04-06 정선종 모듈러 승산장치
US5144574A (en) * 1989-01-30 1992-09-01 Nippon Telegraph And Telephone Corporation Modular multiplication method and the system for processing data
US5077793A (en) * 1989-09-29 1991-12-31 The Boeing Company Residue number encryption and decryption system
US5185711A (en) * 1989-12-08 1993-02-09 Sony Corporation Apparatus for dividing elements of a finite galois field and decoding error correction codes
US5479511A (en) * 1991-11-05 1995-12-26 Thomson Consumer Electronics S.A. Method, sender apparatus and receiver apparatus for modulo operation
US5373560A (en) * 1991-12-06 1994-12-13 Schlafly; Roger Partial modular reduction method
US5513133A (en) * 1992-11-30 1996-04-30 Fortress U&T Ltd. Compact microelectronic device for performing modular multiplication and exponentiation over large numbers
US5372507A (en) * 1993-02-11 1994-12-13 Goleh; F. Alexander Machine-aided tutorial method
US5940811A (en) * 1993-08-27 1999-08-17 Affinity Technology Group, Inc. Closed loop financial transaction method and apparatus
FR2726668B1 (fr) * 1994-11-08 1997-01-10 Sgs Thomson Microelectronics Procede de mise en oeuvre de reduction modulaire selon la methode de montgomery
US5999627A (en) * 1995-01-07 1999-12-07 Samsung Electronics Co., Ltd. Method for exponentiation in a public-key cryptosystem
US5724279A (en) * 1995-08-25 1998-03-03 Microsoft Corporation Computer-implemented method and computer for performing modular reduction
JP3504050B2 (ja) * 1996-01-26 2004-03-08 株式会社東芝 べき乗剰余演算方法及び装置
JP2000500886A (ja) * 1996-08-16 2000-01-25 ベル コミュニケーションズ リサーチ，インコーポレイテッド ランダムに生成されたペアをプリコンピューティングすることによるアクセラレイティング公開鍵暗号技術
US5764916A (en) * 1996-09-27 1998-06-09 Ichat, Inc. Method and apparatus for real time communication over a computer network
US5966699A (en) * 1996-10-11 1999-10-12 Zandi; Richard System and method for conducting loan auction over computer network
US5793659A (en) * 1996-10-15 1998-08-11 United Microelectronics Corporation Method of modular reduction and modular reduction circuit
GB9627069D0 (en) * 1996-12-30 1997-02-19 Certicom Corp A method and apparatus for finite field multiplication
US6088453A (en) * 1997-01-27 2000-07-11 Kabushiki Kaisha Toshiba Scheme for computing Montgomery division and Montgomery inverse realizing fast implementation
US6175850B1 (en) * 1997-02-03 2001-01-16 Nippon Telegraph And Telephone Corporation Scheme for carrying out modular calculations based on redundant binary calculation
JP2001505325A (ja) * 1997-09-16 2001-04-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置
US6466668B1 (en) * 1998-01-28 2002-10-15 Hitachi, Ltd. IC card equipped with elliptical curve encryption processing facility
US6144991A (en) * 1998-02-19 2000-11-07 Telcordia Technologies, Inc. System and method for managing interactions between users in a browser-based telecommunications network
US6138139A (en) * 1998-10-29 2000-10-24 Genesys Telecommunications Laboraties, Inc. Method and apparatus for supporting diverse interaction paths within a multimedia communication center
FR2776445A1 (fr) * 1998-03-17 1999-09-24 Schlumberger Ind Sa Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
US6269163B1 (en) * 1998-06-15 2001-07-31 Rsa Security Inc. Enhanced block ciphers with data-dependent rotations
US6449646B1 (en) * 1998-10-13 2002-09-10 Aspect Communications Corporation Method and apparatus for allocating mixed transaction type messages to resources via an integrated queuing mechanism
US6405181B2 (en) * 1998-11-03 2002-06-11 Nextcard, Inc. Method and apparatus for real time on line credit approval
US6324524B1 (en) * 1998-11-03 2001-11-27 Nextcard, Inc. Method and apparatus for an account level offer of credit and real time balance transfer
US20020055962A1 (en) * 1999-11-12 2002-05-09 Richard Schroeppel Automatically solving equations in finite fields
DE19963407A1 (de) * 1999-12-28 2001-07-12 Giesecke & Devrient Gmbh Tragbarer Datenträger mit Zugriffsschutz durch Nachrichtenverfremdung
KR100848412B1 (ko) * 2000-05-15 2008-07-28 엠-시스템스 플래쉬 디스크 파이오니어스 리미티드 정수연산필드의 범위를 확장하는 장치 및 방법
DE10024325B4 (de) * 2000-05-17 2005-12-15 Giesecke & Devrient Gmbh Kryptographisches Verfahren und kryptographische Vorrichtung
AU6500401A (en) * 2000-05-26 2001-12-11 Abova Method and system for internet sampling
US6917957B2 (en) * 2000-08-28 2005-07-12 Sun Microsystems, Inc. Method and apparatus for performing modular division using counters
DE10107376A1 (de) * 2001-02-16 2002-08-29 Infineon Technologies Ag Verfahren und Vorrichtung zum modularen Multiplizieren und Rechenwerk zum modularen Multiplizieren
WO2002073395A2 (en) * 2001-03-09 2002-09-19 The Athena Group, Inc. A method and apparatus for multiplication and/or modular reduction processing
US7164765B2 (en) * 2001-04-11 2007-01-16 Hitachi, Ltd. Method of a public key encryption and a cypher communication both secure against a chosen-ciphertext attack
US7346159B2 (en) * 2002-05-01 2008-03-18 Sun Microsystems, Inc. Generic modular multiplier using partial reduction
US7627114B2 (en) * 2002-10-02 2009-12-01 International Business Machines Corporation Efficient modular reduction and modular multiplication
FR2856537B1 (fr) * 2003-06-18 2005-11-04 Gemplus Card Int Procede de contre-mesure par masquage de l'accumulateur dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle publique
FR2885711B1 (fr) * 2005-05-12 2007-07-06 Atmel Corp Procede et materiel modulaire et aleatoire pour la reduction polynomiale
KR101252318B1 (ko) 2005-05-12 2013-04-08 인사이드 씨큐어 랜덤화된 모듈러 다항식 약분 방법 및 그 방법을 위한하드웨어
US8024391B2 (en) * 2006-11-06 2011-09-20 Atmel Rousset S.A.S. Modular multiplication method with precomputation using one known operand

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210710A (en) * 1990-10-17 1993-05-11 Cylink Corporation Modulo arithmetic processor chip
US20030044014A1 (en) * 2001-09-06 2003-03-06 Pierre-Yvan Liardet Method for scrambling a calculation with a secret quantity

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Grossschadl, J.;"The Chinese Remainder Theorem and its application in a high-speed RSA crypto chip" Computer Security Applications, 2000. ACSAC '00. 16th Annual Conference New Orleans, LA , USA, 11 Dec 2000 ,page(s): 384 - 393 *

Also Published As

Publication number Publication date
US7809133B2 (en) 2010-10-05
EP1687930A1 (en) 2006-08-09
CN1883155A (zh) 2006-12-20
US20050105723A1 (en) 2005-05-19
FR2862454A1 (fr) 2005-05-20
CN1883155B (zh) 2010-12-22
WO2005050905A1 (en) 2005-06-02
TW200520498A (en) 2005-06-16
EP1687930A4 (en) 2007-05-16
EP1687930B1 (en) 2012-01-04

Similar Documents

Publication Publication Date Title
TWI403144B (zh) 隨機化模數減化方法及其硬體
TWI386818B (zh) 密碼安全模多項式簡化方法及執行該方法之計算硬體
CN107040362B (zh) 模乘设备和方法
US8024391B2 (en) Modular multiplication method with precomputation using one known operand
JP4909403B2 (ja) 安全にデータを求める方法
WO2008112273A1 (en) Cryptographic method and system
CN106464483B (zh) 用于电子部件实现椭圆曲线密码算法的应对方法、电子电路和电子系统
EP1889398B1 (en) Randomized modular polynomial reduction method and hardware therefore
US8233614B2 (en) Integer division method secure against covert channel attacks
KR20040067779A (ko) 정보 처리방법
US7536564B2 (en) Method for encrypting a calculation using a modular function
US10977365B2 (en) Protection of an iterative calculation against horizontal attacks
Joye et al. A protected division algorithm
CN116647318A (zh) 防御密码系统时间攻击的方法及密码系统处理电路
JP2014145958A (ja) 半導体装置
JP2006500615A (ja) 向上したＱｕｉｓｑｕａｔｅｒＲｅｄｕｃｔｉｏｎ