588179 7 614twf. doc/00 6 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（I ) 本發明是有關於一種薄膜電晶體陣列基板結構，且 特別是有關於一種於最後一條掃描配線上方形成具有電容 補償作用之擬電極（dummy electrode )之薄膜電晶體陣列基 板結構，藉由具有電容補償作用之擬電極平衡最邊緣掃插 配線與其他掃描配線的電容效應。 針對多媒體社會之急速進步，多半受惠於半導體元 件或人機顯示裝置的飛躍性進步。就顯示器而言，陰極射 線管（Cathode Ray Tube，CRT )因具有優異的顯不品質與其 經濟性，一直獨佔近年來的顯示器市場。然而，對於個人 在桌上操作多數終端機/顯示器裝置的環境，或是以環保的 觀點切入，若以節省能源的潮流加以預測陰極射線管因空 間利用以及能源消耗上仍存在很多問題，而對於輕、薄、 短、小以及低消耗功率的需求無法有效提供解決之道。因 此，具有高畫質、空間利用效率加、低消耗功率、無輻射 等優越特性之薄膜電晶體液晶顯示器（TFT_LCD )已逐漸成 爲市場之主流。而一般薄膜電晶體液晶顯示器主要係於薄 膜電晶體陣列基板與彩色濾光片陣列基板之間灌入液晶以 形成晶穴，再於薄膜電晶體陣列基板與彩色濾光片陣列基 板外貼附下偏光片與上偏光片形成液晶顯示面板（LCD panel )。由於薄膜電晶體液晶顯示器本身並不發光，故需 要背光模組提供液晶顯示面板一白色光源’以達到顯示的 效果。故薄膜電晶體陣列基板的優劣同常直接影響到薄膜 電晶體液晶顯示器的顯示品質。 首先請同時請參照第1圖與第2圖，其分別繪示爲習 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -IM----------—#i — m*一 (請先閱讀背面之注意事項再填寫本頁} · ;線· 588179 A7 B7 五、發明說明（2) 知液晶顯示器中薄膜電晶體陣列基板之結構示意圖與剖面 示意圖。薄膜電晶體陣列通常架構於一基板100上，而基 板100上配置有多條掃描配線102a、102b、102c與多條資 料配線104a、104b、104c、104d、104e。相鄰之二掃描配 線如掃描配線102a、102b以及資料配線l〇4a、104b之間 構成一畫素區域，而每一畫素區域上方分別配置有一薄膜 電晶體106以及一對應於薄膜電晶體1〇6之畫素電極108。 以掃描配線102a所控制之多個薄膜電晶體1〇6來作說明， 每一個薄膜電晶體106都具有一閘極l〇6a、一源極l〇6b 以及一汲極106c。其中，薄膜電晶體1〇6的閘極106a會 與掃描配線102a電性連接，薄膜電晶體1〇6的源極106b 會與資料配線104a電性連接，而薄膜電晶體1〇6的汲極106c 會與對應之畫素電極108電性連接。此外，畫素電極108 除了覆蓋於上述之畫素區域以外，畫素電極1〇8更會覆蓋 於相鄰的掃描配線102b上，以於掃描配線l〇2b上形成一 儲存電容Cst。同樣的電容效應Cst亦會發生在其他掃描配 線如掃描配線102c上方，但掃描配線l〇2a上方並不會有 儲存電容Cst的存在。 掃描配線102b上方除了有儲存電容Cst以外，掃描 配線102b所對應的各個畫素電極1〇8邊緣部分會與掃描 配線102b耦合而形成一寄生電容Cgs，畫素電極108的邊 緣部分會與資料配線104b耦合而形成一寄生電容Cslgl， 而畫素電極108邊緣部分會與資料配線l〇4a耦合而形成一 寄生電容Cslg2。因此，掃描配線l〇2c上方的電容總和CtQtal 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
ϋ ϋ ϋ βϋ ϋ^OJ ϋ ^1 ^1 ^1 ^1 ^1 I ^1 ^1 ^1 ϋ ^1 n ϋ ^1 ϋ .^1 ^1 I ϋ ϋ «ϋ ϋ ^1 ^1 ^1 ϋ ϋ ^1 I 588179 7614twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（j ) 相當於液晶電容cLC與寄生電容cgs、寄生電容cslgl及寄 生電容cslg2並連後再與儲存電容cst串連。 當對掃描配線102a、102b、102c上之薄膜電晶體106 進行資料寫入時，會依序對掃描配線102a、102b、102c施 加一電壓，使得分別受控於掃描配線l〇2a、102b、102c上 的多個薄膜電晶體106呈『ON』的狀態，並藉由各條資料 配線104a、104b、104c、104d、104e將顯示資料寫入掃描 配線102a、102b、102c所控制的薄膜電晶體106中。然而， 在顯示資料寫入的過程中，掃描配線l〇2b與掃描配線102c (非最邊緣之掃描配線）上方都會被相鄰之畫素電極108 覆蓋而形成儲存電容Cst，但最邊緣的掃描配線l〇2a上方 並沒有任何相鄰之畫素電極覆蓋，故掃描配線l〇2a所受 到的電容效應明顯地與掃描配線102b、102c所受到的電容 效應不同。由於掃描配線102a所受到的電容效應與掃描 配線102b、102c (非最邊緣之掃描配線）所受到的電容效 應不同，因此掃描配線102a對所驅動的最後一列畫素在 顯示上亦會與其他列畫素不一致。 接著請參照第3A圖，其繪示爲習知薄膜電晶體陣列 基板其他掃描配線（非最邊緣之掃描配線）上方電容之示 意圖。由第3A圖中可得知，掃描配線l〇2b與掃描配線102c 上方的電容總和(^。⑷相當於液晶電容Cu：與寄生電容Cgs、 寄生電容Cslgl及寄生電容Cslg2並連後，再與儲存電容Csi 串連。 接著請參照第3B圖，其繪示爲習知薄膜電晶體陣列 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~~" (請先閱讀背面之注意事項再填寫本頁) 訂_丨 -線----------------------- 588179 A7 B7 7 614twf.doc/006 五、發明說明（Z|) 基板其他掃描配線（非最邊緣之掃描配線）上方等效電容 之示意圖。由於寄生電容cgs、寄生電容cslgl與寄生電容 匕⑷遠小於液晶電容CLC，故液晶電容cLC與寄生電容cgs、 寄生電容Csigl及寄生電容cslg2並連後所得到的電容値會約 略等於液晶電容CLC，故掃描配線102b與掃描配線102c 上方的電容總和Ctc)tal約等效於儲存電容Cst與液晶電容cLC 串連。然而，習知的薄膜電晶體陣列基板結構中，最邊緣 掃描配線上方由於不會有相鄰之畫素電極覆蓋’所以最邊 緣掃描配線上方並不會有儲存電容cst、寄生電容cgs、寄 生電容cslgl、寄生電容cslg2與液晶電容cLC的存在。而最 邊緣之掃描配線102a與其他掃描配線l〇2b、102c上的電 容效應不一致，導致最後一列畫素與其他列畫素的顯示無 法一致。 因此，本發明的目的在提出一種薄膜電晶體陣列基 板結構，藉由具有電容補償作用之畫素電極形成於最邊緣 之掃描配線上，以平衡最邊緣掃描配線與其他掃描配線的 電容效應。 爲達本發明之上述目的，提出一種薄膜電晶體陣列 基板結構，係於薄膜電晶體陣列邊緣控制最後一列畫素之 掃描配線旁增加配置一列畫素電極。其中’此列畫素電極 重疊於最後一條掃描配線的部分會形成一相當於其他條掃 描配線上方之儲存電容’而此列畫素電極未重暨於最後 條掃描配線的部分上方會有液晶，故存在一液晶電容（相 當於其他畫素電極上之液晶電容）。藉由此列畫素電極可 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
I I-----^ . --------I -------------I I I______I 588179 A7 B7 7614twf.doc/006 五、發明說明（f) 以補償最後一條掃描配線所缺乏之儲存電容與液晶電容， 以均衡各列最後一條掃描配線與其他掃描配線之間的電容 差異，進而增進顯示品質。 爲達本發明之上述目的，提出一種薄膜電晶體陣歹[J 基板結構，係於薄膜電晶體陣列邊緣控制最後一列畫素之 掃描配線旁增加配置一列畫素電極，此外，此列畫素電極 會接到一電壓上，藉由調整此列畫素電極重疊於最後一條 掃描配線上的面積，使得最後一條掃描配線上的電容會與 其他掃描配線上的總電容等效，進而增進顯示品質。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 圖式之簡單說明： 第1圖繪示爲習知液晶顯示器中薄膜電晶體陣列基板 結構之上視圖； 第2圖繪示爲習知液晶顯示器中薄膜電晶體陣列基板 結構之剖面示意圖； 第3A圖繪示爲習知薄膜電晶體陣列基板其他掃描配 線（非最邊緣之掃描配線）上方電容之示意圖。 第3B圖繪示爲習知薄膜電晶體陣列基板其他掃描配 線（非最邊緣之掃描配線）上方等效電容之示意圖 第4圖繪示爲依照本發明第一實施例液晶顯示器中薄 膜電晶體陣列基板結構之上視圖； 第5圖繪示爲依照本發明第一實施例液晶顯示器中薄 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐^ ~· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂---------線— ---------------------- 588179 7614twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6) 膜電晶體陣列基板結構之剖面示意圖； 第6圖繪示爲依照本發明第一實施例液晶顯示器中薄 膜電晶體陣列基板最邊緣掃描配線上方等效電容之示意 圖； 第7圖繪示爲依照本發明第二實施例液晶顯示器中薄 膜電晶體陣列基板結構之上視圖； 第8圖繪示爲依照本發明第二實施例液晶顯示器中薄 膜電晶體陣列基板結構之剖面示意圖；以及 第9圖繪示爲依照本發明第二實施例液晶顯示器中薄 膜電晶體陣列基板最邊緣掃描配線上方等效電容之示意 圖。 圖式之標示說明： 100、200 :基板 102a、102b、102c :掃描配線 104a、104b、104c、104d、104e :資料配線 106、206 :薄膜電晶體 106a、206a :閘極 106b、206b :源極 106c、206c :汲極 108 Λ 208 ·畫素電極 202a、202b、202c :掃描配線 204a、204b、204c、204d、204e :資料配線 210 :擬電極 212 :插塞 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -
ϋ n II ϋ 一：口、> mm— I -線 ----------------------- 588179 A7 B7 五、發明說明（q) 214 :共用配線 第一實施例 首先請同時參照第4圖與第5圖’其分別繪示依照本 發明第一實施例液晶顯示器中薄膜電晶體陣列基板結構之 上視圖與剖面示意圖。薄膜電晶體陣列例如架構於一基板 200上，而基板200上例如配置有多條掃描配線202a、202b ' 202c 與多條資料配線 204a、204b、204c、204d、204e。相 鄰之二掃描配線如掃描配線202a、202b以及資料配線 204a、204b之間構成一畫素區域，而每一畫素區域上方分 別配置有一薄膜電晶體206以及一對應於薄膜電晶體206 之畫素電極208。此外，掃描配線202a旁更配置有多個擬 電極210，用以補償掃描配線202a上方的電容效應。 以掃描配線202a所控制之多個薄膜電晶體206來作 說明，每一個薄膜電晶體206都具有一閘極206a、一源極 206b以及一汲極206c。其中’薄膜電晶體206的聞極206a 會與掃描配線202a電性連接，薄膜電晶體206的源極206b 會與資料配線204a電性連接，而薄膜電晶體206的汲極206c 會與對應之畫素電極208電性連接。此外’畫素電極208 除了覆蓋於上述之畫素區域以外，畫素電極208更會覆蓋 於相鄰的掃描配線202b上，以於掃描配線202b上形成一 儲存電容Csi，同樣的電容效應Cst亦會發生在其他掃描配 線如掃描配線202c上方，但掃描配線202a上方並不會有 儲存電容Csi的存在。 掃描配線202b上方除了有儲存電谷Cst以外’ ί田配 9 ^紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐) (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 tr-------- 41#----------------------- 588179 7614twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（》） 線202b所對應的各個畫素電極2〇8邊緣部分會與掃描配 線202b稱合而形成一寄生電容Cgs ’畫素電極208的邊緣 部分會與資料配線204b稱合而形成一寄生電容Cslgl ’而 畫素電極208邊緣部分會與資料配線2〇4a耦合而形成一寄 生電容C 7。因此，掃描配線202b上方的電容總和CtQtai 相當於液晶電容CLC與寄生電容cgs、寄生電容csigl及寄 生電容Cslg2並連後再與儲存電容Cst串連。 由於掃描配線202a上方並不會有儲存電容Cst與液晶 電容Ck的存在，故於掃描配線202a旁配置複數個擬電極 210，用以補償掃描配線202a上方之儲存電容Cst與液晶電 容C^：。其中，擬電極210會有部分區域與掃描配線202a 重疊，以於掃描配線202a上方形成與其他掃描配線202b、 202c相同之儲存電容Cst，而擬電極210部分不與掃描配 線202a重疊的區域上方同樣有液晶存在，故存在一液晶 電容。因此掃描配線212a上方的電容經過擬電極210 的補償後，會約略等於儲存電容Cst與液晶電容CLC串連。 本發明在對掃描配線202a、202b、202c上之薄膜電 晶體206進行資料寫入時，同樣會依序對掃描配線202a、 202b、202c施加一電壓，使得分別受控於掃描配線202a、 202b、202c上的多個薄膜電晶體206呈『ON』的狀態’並 藉由各條資料配線204a、204b、204c、204d、204e將顯示 資料寫入掃描配線202a、202b、202c所控制的薄膜電晶體 206中。在顯示資料寫入的過程中，由於掃描配線2〇2b、202c 上方都會被相鄰之畫素電極2〇8覆蓋而形成一儲存電容Cst 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) - 一 leJ I «^1 βϋ ϋ I ϋ ϋ ϋ ^1 ^1 ϋ ^1 ^1 ^1 ^1 n ϋ ^1 ϋ i·— ϋ ^1 ^1 ^1 ^1 ^1 ι 588179 A7 B7 7614twf.doc/006 五、發明說明（J ) 並與一液晶電容CCL串連，且最邊緣的掃描配線202a上方 亦有擬電極210部分覆蓋其上’以提供一儲存電容（1^與 一液晶電容CCL。故掃描配線202a所受到的電容效應會與 掃描配線202b、202c所受到的電容效應一致。 接著請參照第6圖，其繪示爲依照本發明第一實施例 液晶顯示器中薄膜電晶體陣列基板最邊緣掃描配線上方等 效電容之示意圖。掃描配線202b與掃描配線202c上方的 電容總和Ct(3tal相當於液晶電容CLC與寄生電容Cgs、寄生 電容Cslgl及寄生電容Cslg2並連後，再與儲存電容Cst串連。 但由於掃描配線202b與202c上方之寄生電容Cgs、寄生電 容Csigl與寄生電容Csig2速小於液晶電谷CLC ’故液晶電谷 Clx與寄生電容cgs、寄生電容cslgl及寄生電容cslg2並連後 所得到的電容値會約略等於液晶電容CLC，而掃描配線202b 與掃描配線202c上方的電容總和Ct(Dtal約等於儲存電容Cst 與液晶電容Ca串連。 本實施例中藉由擬電極210 (繪示於第4圖中）使得 掃描配線202a上的電容效應相當於儲存電容Cst與液晶電 容CLC串連，故掃描配線202a上的電容效應會與其他掃描 配線 202b、202c — 致。 第二實施例 首先請參照第7圖與第8圖’其分別繪示爲依照本發 明第二實施例液晶顯示器中薄膜電晶體陣列基板結構之上 視圖與剖面示意圖。薄膜電晶體陣列例如架構於一基板200 上，而基板200上例如配置有多條掃描配線202a ' 202b、 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -訂---------線· #_______________________ 588179 A7 B7 7614twf. doc/006 五、發明說明（丨ο) 202c 與多條資料配線 204a、204b、204c、204d、204e。相 鄰之二掃描配線如掃描配線202a、202b以及資料配線 204a、204b之間構成一畫素區域，而每一畫素區域上方分 別配置有一薄膜電晶體206以及一對應於薄膜電晶體206 之畫素電極208。此外，掃描配線202a旁更配置有多個擬 電極210，用以補償掃描配線202a上方的電容效應。 以掃描配線202a所控制之多個薄膜電晶體206來作 說明，每一個薄膜電晶體206都具有一閘極206a、一源極 206b以及一汲極206c。其中，薄膜電晶體206的聞極206a 會與掃描配線202a電性連接，薄膜電晶體206的源極206b 會與資料配線204a電性連接，而薄膜電晶體206的汲極206c 會與對應之畫素電極208電性連接。此外，畫素電極208 除了覆蓋於上述之畫素區域以外，畫素電極208更會覆蓋 於相鄰的掃描配線202b上，以於掃描配線202b上形成一 儲存電容Cst，同樣的電容效應Cst亦會發生在其他掃描配 線如掃描配線202c上方，但掃描配線202a上方並不會有 儲存電容Cst的存在。 掃描配線202b上方除了有儲存電容Cst以外，掃描配 線202b所對應的各個畫素電極208邊緣部分會與掃描配 線202b耦合而形成一寄生電容Cgs，畫素電極208的邊緣 部分會與資料配線204b耦合而形成一寄生電容Cslgl，而 畫素電極208邊緣部分會與資料配線204a耦合而形成一寄 生電容Cslg2。因此，掃描配線202b上方的電容總和Ct()tal 相當於液晶電容CLC與寄生電容Cgs、寄生電容Cslgl及寄 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -----------------^ — ----------------------- 經濟部智慧財產局員工消費合作社印製 588179 五、發明說明（11) 生電容cslg2並連後再與儲存電容Cst串連。 由於掃描配線202a上方並不會有儲存電容Cst與液晶 電容的存在，故於掃描配線202a旁配置複數個擬電極 210，並將各個擬電極210藉由插塞212連接到一^共用配線 214上。其中，插塞212具有一第一端212a與一第一端 212b，插塞212之第一端212a例如與各擬電極210電性連 結，插塞212之第二端212b例如與共用配線214電性連接’ 而此共用配線214係電性連接於一共用電壓（comm〇n voltage )例如一*驅動晶片上之焊塾。藉由S周變擬_極210 與掃描配線202a重疊的面積，使擬電極210與掃描配線202a 之間的電容kCst會與掃描配線202b、202c上儲存電容Cst 與液晶電容Ca串連後之總電容等效。 本發明在對掃描配線202a、202b、202c上之薄膜電 晶體206進行資料寫入時，同樣會依序對掃描配線202a、 202b、202c施加一電壓，使得分別受控於掃描配線202a、 202b、202c上的多個薄膜電晶體206呈『ON』的狀態，並 藉由各條資料配線204a、204b、204c、204d、204e將顯示 資料寫入掃描配線202a、202b、202c所控制的薄膜電晶體 206中。在顯示資料寫入的過程中，由於掃描配線202b、202c 上方都會被相鄰之畫素電極208覆蓋而形成一儲存電容Cst 並與一液晶電容串連，且最邊緣的掃描配線202a上方 亦有擬電極210部分覆蓋其上並電性連接於一共用電壓， 以提供一與儲存電容Cst與一液晶電容串連後等效之電 容kCst。因此，掃描配線202a所受到的電容效應會與掃描 (請先閲讀背面之注意事項再填寫本頁) -0 --------訂---------線！ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 588179 A7 B7 7614twf.doc/006 五、發明說明（ο) 配線202b、202c所受到的電容效應一致。 最後請參照第9圖，其繪示爲依照本發明第二實施例 液晶顯示器中薄膜電晶體陣列基板最邊緣掃描配線上方等 效電容之示意圖。掃描配線202b與掃描配線202c上方的 電容總和Ct(Dtal相當於液晶電容CLC與寄生電容cgs、寄生 電容Cslgl及寄生電容Cslg2並連後，再與儲存電容Cst串連。 但由於掃描配線202b與202c上方之寄生電容Cgs、寄生電 容Cslgl與寄生電容Cslg2遠小於液晶電容，故液晶電容 Cix與寄生電容cgs、寄生電容cslgl及寄生電容Csig2並連後 所得到的電容値會約略等於液晶電容CLC，而掃描配線202b 與掃描配線202c上方的電容總和Ctc)tal約等於儲存電容Cst 與液晶電谷Clc串連。 本實施例中藉由擬電極210 (繪示於第7圖中）使得 掃描配線202a上的電容kCst^效於儲存電容cst與液晶電 容CLC串連後之電容，故掃描配線202a上的電容效應會與 其他掃描配線202b、202c —致。 綜上所述，本發明之薄膜電晶體陣列基板結構至少 具有下列優點： 1 ·本發明之薄膜電晶體陣列基板結構中的最後一條掃 描配線具有與其他掃描配線相同之電容效應，使得邊緣列 畫素的顯示與其他列畫素一致。 2.本發明之薄膜電晶體陣列基板結構在不改變陣列基 板的製程條件下，僅對畫素電極進行圖案彳七時的光罩稍作 修改，即可達到平衡最後一條掃描配線與莫他掃描配線之 14 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） --- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
ϋ I ϋ βϋ ^OJ ϋ l_i ·ϋ I ϋ ϋ ϋ 1 ^1 I ϋ ϋ I ϋ ϋ ϋ ^1 ϋ ^1 ϋ ϋ ·1 ^1 I I 588179 7614twf.doc/006 A7 B7 五、發明說明（丨>) 電容效應的目的。 雖然本發明已以一較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍內，當可作各種之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 ------------# 1 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 5
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）