TW567418B - Interrupt signal generating method and media access controller utilizing same - Google Patents

Interrupt signal generating method and media access controller utilizing same Download PDF

Info

Publication number
TW567418B
TW567418B TW091108798A TW91108798A TW567418B TW 567418 B TW567418 B TW 567418B TW 091108798 A TW091108798 A TW 091108798A TW 91108798 A TW91108798 A TW 91108798A TW 567418 B TW567418 B TW 567418B
Authority
TW
Taiwan
Prior art keywords
interrupt signal
interrupt
item
patent application
scope
Prior art date
Application number
TW091108798A
Other languages
English (en)
Inventor
Yi-Jeng Chen
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW091108798A priority Critical patent/TW567418B/zh
Priority to US10/264,658 priority patent/US7114022B2/en
Application granted granted Critical
Publication of TW567418B publication Critical patent/TW567418B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)

Description

567418 五、發明說明(1) 發明領域 本案係為一種中斷信號產生方法與應用該方法之媒體 存取控制器,尤指應用於媒體存取控制器上之中斷信號產 生方法與應用該方法之媒體存取控制器。 發明背景 請參見第一圖,其係一具網路連線功能之個人電腦内 部之習用架構方塊示意圖,其核心部份主要係由微處理器 1 0、北橋晶片1 1 、南橋晶片1 2所構成,而記憶體1 1 1係連 接於北橋晶片11 ,至於網路卡1 2 1則可透過一週邊元件連 接介面匯流排(P C I B u s )而連接至北橋晶片1 1 ,而網路卡 121中之媒體存取控制器1211(Media Access C ο n t r ο 1 1 e r,簡稱M A C )在某些組態中則可被直接整合於南 橋晶片1 2中,至於實體裝置(PHY ) 1 2 1 2則與外部網路連 接。 而當媒體存取控制單元1 2 1 1進行資料封包之傳送或接 收時,媒體存取控制單元1211均會向微處理器10發出硬體 中斷信號,使得微處理器1 0放下目前任務而轉向處理此媒 體存取控制單元1211之驅動程式之中斷服務常式(ISR), 請參見第二圖(a ),其係媒體存取控制單元1 2 1 1及其驅動 程式於接收資料封包時所產生之相關信號波形示意圖,其 中RxDV之高準位係代表正在接收封包,而當RxDV由高準位
567418 五、發明說明(2) 拉低至低準位時,則代表一個封包被接收完畢,此時I NT A 打出一低準位脈波信號且PRXM(Perfect Rx interrupt M a s k )暫存器值由邏輯” 1”被改寫成邏輯"〇 ” ,而微處理器
10便因應該中斷信號ΙΝΤΑ之觸發而進行中斷服務常式 (ISR ’Interrupt Service Routine)與延緩程序碼(DPC, Defer Procedure Code)之動作,用以讓作業系統 (Operating System)將媒體存取控制單元1211所接收到並 暫存在記憶體111中之資料封包取走並釋放其原先占用之 記憶體資源。而當DPC執行完畢後,接著執行一段 EnableINT之程式碼,用以將PRXM暫存器值由邏輯"〇”再改 寫回邏輯"1 π ,進而將罩幕(m a s k )回復。如此一來,後續 中斷信號便可因應封包之接收完畢而再被發出。至於第二 圖(b ),其係媒體存取控制單元1 2 1 1及其驅動程式於傳送 資料封包時所產生之相關信號波形示意圖,其中T X D V之高 準位係代表正在傳送封包,而當TxDV由高準位拉低至低準 位時,則代表一個封包被傳送完畢,此時I NT A打出一低準 位脈波信號且PTXM(Perfect Tx interrupt Mask)暫存器 值由邏輯"1 n被改寫成邏輯” 〇” ,而微處理器1 〇便因應該中 斷信號ΙΝΤΑ之觸發而進行ISR(Interrupt Service Routine)與DPC(Defer Procedure Code)之動作,用以讓 作業系統(Operating System)將媒體存取控制單元1211已 傳送出去資料封包所占用之記憶體資源予以釋放。而當 DPC執行完畢後,同樣接著執行一段EnableINT之程式碼, 用以將PTXM暫存器值由邏輯” 再改寫回邏輯” 1” ,進而將
第6頁 567418 五、發明說明(3) 罩幕(m a s k )回復。如此一來,,後續中斷信號便可因應封 包之傳送完畢而再被發出。 而由上述敘述與相對應信號波形示意圖可清楚看出, 於習用手段中,隨著每一個資料封包之傳送完畢或接收完 . 畢,媒體存取控制單元1 2 1 1均會對微處理器1 〇發出一硬體 中斷信號(即I N T A打出一低準位脈波信號),進而佔用微處 · 理器1 0之運算資源。然而,隨著寬頻網路之普及,系統透 過媒體存取控制單元進行傳送與接收之資料流量大增,因 _ 此微處理器1 0收到硬體中斷信號之頻率亦隨之大增,如此 將導致微處理器1 0之運算資源被大量佔用,使得系統整體 -效能大打折扣,在某些作業系統環境下,過高的硬體中斷 φ 頻率甚至會導致系統當機。而如何改善上述習用手段之缺 失,係為發展本案之一主要目的。 發明概述 本案係為一種中斷信號產生方法,應用於信號連接至 一電腦主機與一外部網路間之一媒體存取控制器上,該方 法包含下列步驟:發出一中斷信號至該電腦主機;該電腦 主機係因應該中斷信號而進行一相對應之中斷服務,用以 將已完成轉移之資料封包所佔用之記憶體空間予以釋放; _ 以及於該相對應之中斷服務完畢並再計時達到一預定時間 之延遲後,方才再度發出該中斷信號至該電腦主機。 〃 根據上述構想,中斷信號產生方法中該相對應之中斷 -
第7頁 567418 五、發明說明(4) 服務包含有一中斷服務常式以及一延緩程序碼。 根據上述構想,中斷信號產生方法中該電腦主機係包 含一橋接晶片,而該媒體存取控制器係電連接至該橋接晶 片上。 . 根據上述構想,中斷信號產生方法中該橋接晶片係為 一北橋晶片。 · 根據上述構想,中斷信號產生方法中累積該預定時間 之動作係由一計時器所完成。 _ 根據上述構想,中斷信號產生方法中該計時器係由一 硬體計時器所完成,當該硬體計時器之計時值達該預定時 “ 間值時,該硬體計時器便發出該中斷信號,以再度觸發該 φ 電腦主機進行相對應之中斷服務。 根據上述構想,中斷信號產生方法中該硬體計時器係 為一單擊計時 H(one-shot timer)。 根據上述構想,中斷信號產生方法中該計時器係由一 軟體計時器所完成,當該軟體計時器之計時值達該預定時 間值時,該軟體計時器便開啟一中斷罩幕,以再度觸發該 電腦主機進行相對應之中斷服務。 根據上述構想,中斷信號產生方法中該中斷罩幕係選 自一接收中斷罩幕(Perfect Rx interrupt Mask)與一傳 送中斷罩幕(Perfect Tx interrupt Mask)。 _ 根據上述構想,中斷信號產生方法中於該相對應之中 斷服務完畢後,該電腦主機係執行一段中斷功能程式碼 " (E n a b 1 e I N T ),藉以觸發該計時器進行計時之動作。 ·
第8頁 567418 五、發明說明(5) 根據上述構想,中斷信號產生方法所應用其上之該媒 體存取控制器係應用於一網路卡上。 根據上述構想,中斷信號產生方法所應用其上之該媒 體存取控制器係整合於一網路晶片中。 根據上述構想,中斷信號產生方法所應用其上之該媒 體存取控制器係整合於一南橋晶片中。 根據上述構想,中斷信號產生方法中中更包含下列步 驟:每隔一段時間對該中斷信號產生之頻率進行取樣;以 及當該頻率小於一門檻值時,延遲該中斷信號產生之機制 將被禁能。
根據上述構想,中斷信號產生方法中更包含下列步 驟:每隔一段時間對輸出入資料流量之變化量進行取樣; 以及當延遲該中斷信號產生之機制為啟動狀態,而資料流 量之變化量小於0時,延遲該中斷信號產生之機制將被禁 能。
本案之另一方面係為一種媒體存取控制器,信號連接 至一電腦主機與一外部網路之間,該控制器係發出一中斷 信號至該電腦主機,使該電腦主機因應該中斷信號而進行 一相對應之中斷服務,用以將已完成轉移之資料封包所佔 用之記憶體空間予以釋放,而該控制器之特徵在於具有一 計時器,而該計時器係於該相對應之中斷服務完畢並再達 到一預定時間之延遲後,方才再度發出該中斷信號至該電 腦主機。 根據上述構想,媒體存取控制器中該計時器係為一單
第9頁 567418 五、發明說明(6) 擊計時器(one- shot timer),當該單擊計時器之計時值達 該預定時間值時,該單擊計時器便發出該中斷信號,以再 度觸發該電腦主機進行相對應之中斷服務。 根據上述構想,媒體存取控制器中該相對應之中斷服 務包含有一中斷服務常式以及一延緩程序碼。 根據上述構想,媒體存取控制器中該電腦主機係包含 一橋接晶片,而該媒體存取控制器係電連接至該橋接晶片 上。 根據上述構想,媒體存取控制器中該橋接晶片係為一 北橋晶片。 根據上述構想,媒體存取控制器係應用於一網路卡 上。 根據上述構想,媒體存取控制器係整合於一網路晶片 中 〇 根據上述構想,媒體存取控制器係整合於一南橋晶片 中 。 簡單圖式說明 本案得藉由下列圖式及詳細說明,俾得一更深入之了 解: 第一圖:其係一目前具網路連線功能之個人電腦内部之架 構方塊不意圖。 第二圖(a )( b ):其係媒體存取控制單元及其驅動程式於接
第10頁 567418 五、發明說明(7) 收/傳送資料封包時所產生之相關信號波形與動作示意 圖。 第三圖(a)(b):其係本案在媒體存取控制單元之平台上, 對其驅動程式所發展出之較佳實施例中於接收/傳送資料 封包時所產生之相關信號波形與動作示意圖。 第四圖:其係本案較佳實施例方法之步驟流程示意圖。 第五圖··其係將本案較佳實施例中硬體計時器改以軟體完 成之相關信號波形示意圖。 本案圖式中所包含之各元件列示如下:
微處理器1 0 記憶體111 網路卡1 2 1 實體裝置1212 北橋晶片11 南橋晶片1 2 媒體存取控制器1 2 1 1 較佳實施例說明
請參見第三圖(a),其係本案在第一圖所示之硬體平 台上,對其驅動程式所發展出之較佳實施例方法中於接收 資料封包時所產生之相關信號波形示意圖,其中RxDV之高 準位係代表正在接收封包,而當RxDV由高準位拉低至低準 位時,則代表一個封包被接收完畢,此時中斷狀態暫存器 (Interrupt Status Register)被改寫成1 ,而 INTA 打出一
第11頁 567418 五、發明說明(8) 低準位脈波信號且PRXM(Perfect Rx interrupt Mask)暫 存器值由1轉變為Ο ,而微處理器10便因應該中斷信號INTA 之觸發而進行相對應ISR(Interrupt Service Routine)與 DPC(Defer Procedure Code)之動作,用以讓作業系統 (Operating System)將媒體存取控制單元1211已接收到並 暫存在記憶體1 1 1中之第一資料封包取走並釋放其原先占 用之記憶體資源。而當DPC執行完畢後,接著執行一段 E n a b 1 e I N T之程式碼時,本案所設置之硬體計時器 (t i m e r,例如一單擊計時器)便因應該E n a b 1 e I N T程式碼之 觸發而開始計時,當硬體計時器之計時值達一預定時間值 後,硬體計時器便發出一中斷信號I N T A,以觸發微處理器 10 進行相對應ISR(Interrupt Service Routine)與DPC (Defer Procedure Code)之動作,用以讓作業系統 (0 p e r a t i n g S y s t e m )將媒體存取控制單元1 2 1 1所接收到並 暫存在記憶體1 1 1中之第二、第三資料封包一併取走並釋 放其原先占用之記憶體資源,以下依此類推。因此,當資 料封包流量增加時,在該預定時間值中所接收到之複數個 資料封包便可於一次中斷信號INTA之觸發下一併處理,以 圖中所示為例,在1毫秒(m s )之延遲中,媒體存取控制單 元1 2 1 1已收到第二與第三資料封包,而當計時器之計時值 到達1毫秒(ms)後主動發出之中斷信號INTA,將可把暫存 在記憶體1 1 1中之第二、第三資料封包一併取走,如此將 可降低中斷信號INTA產生之頻率,有效改善習用技術中過 高的硬體中斷頻率而導致微處理器1 0之運算資源被大量佔
第12頁 567418 五、發明說明(9) 用,致使系統整體效能大打折扣之缺失。 再請參見第三圖(b),其係本案在第一圖所示之硬體 平台上所發展出之較佳實施例方法中所接收資料封包之流 量較低時所產生之相關信號波形示意圖,其與第三圖(a) 之最大不同在於1毫秒(ms)之延遲中,媒體存取控制單元 1 2 1 1並未再收到其它資料封包,因此於流量較低之情況 下,本案機制並無太大作用,反而增加中斷信號INTA產生 之頻率,因此吾人可每隔一段時間對中斷信號I NTA產生之 頻率進行取樣,當該頻率小於一門檻值時,本案利用計時 器來延遲中斷信號I NT A產生之機制將被禁能。以該預定時 間值等於1毫秒(m s )為例,吾人可每隔2 0 0毫秒(m s )取樣一 次,例如查看被記錄下來之I S R執行次數,而當取樣所得 之頻率小於1 0 0 0赫茲(Η z )時,上述利用計時器來延遲中斷 信號ΙΝΤΑ產生之機制將被禁能。 另外,吾人亦可觀察輸出入資料流量之變化量 (throughput difference),進而決定上述利用計時器 來延遲中斷信號I NTA產生之機制是否被啟動。同樣地,以 該預定時間值等於1毫秒(m s )為例,吾人可每隔2 0 0毫秒 (m s )對輸出入資料流量之變化量取樣一次,而取樣所得之 變化量再根據下表一所示内容進行判斷,便可決定是否將 上述利用計時器來延遲中斷信號I NT A產生之機制禁能。 表一
第13頁 567418 五、發明說明(ίο) 本次資料流量變化 前次之機制為啟動 前次之機制為禁能 變化量大於等於0 將機制維持在啟動 將機制轉為啟動 ------ ! i變化量小於0 |將機制轉為禁能 ! ·.......- - - 將機制轉為啟動 至於傳送資料封包之動作與相關信號波形示意圖與上 述第三圖(a)(b)所示關於接收資料封包之動作原理並無太 _ 大不同,波形示意圖中僅需將RxDV置換成TxDV ,而PRXM (Perfect Rx interrupt Mask)置換成PTXM(Perfect Tx ~ interrupt Mask)即可,故在此不予贅述。而上述較佳實 @ 施例方法之步驟流程示意圖可參見第四圖所示,當媒體存 取控制器發出一中斷信號時,作業系統便關閉所有中斷罩 幕(interrupt mask,如前述之PRXM、PTXM),用以將接受 中斷之功能禁能,隨後便執行相對應該中斷信號之中斷服 務常式(ISR)及延緩程序碼(DPC),而於執行完畢後便恢復 接受中斷之功能,此時有下列四種狀態,1 .如果該中斷信 號為一傳送中斷(Tx interrupt),開啟除了 PTXM之外的所 有中斷罩幕(interrupt mask)。2.如果該中斷信號為一接 收中斷(Rx interrupt),開啟除了 PRXM之外的所有中斷罩 幕(interrupt mask)。3.如果該中斷信號同時包含有傳送 中斷(Tx interrupt)與接收中斷(Rx interrupt),開啟除· 了 PTXM與PRXM之外的所有中斷罩幕(interrupt mask) ' 4 .如果該中斷信號不是上述1 . 2 . 3 ·之情況,開啟所有中斷 ·
第14頁 567418 五、發明說明(11) 罩幕(interrupt mask)。而因其中1·2·3·之狀態係為與封 包傳送接收有關之中斷動作,故當屬於1 · 2 · 3.之狀態時, 便啟動計時器開始計時,以進行延遲中斷信號產生之機 制。 再請參見第五圖,其係將上述硬體計時器改以軟體完 成之相關波形示意圖,其不同處僅在於軟體計時器並不會 實際發出一中斷信號ΙΝΤΑ,而是將PRXM(Perfect Rx interrupt Mask)或PTX Μ (Perfect T x interrupt Mask)由 〇轉變為1 ,而在中斷狀態暫存器(Interrupt Status Register)值為1且PRXM或PTXM之值亦等於1之情況下,媒 體存取控制器亦會發出一中斷信號INTA後再度將PRXM或 PTXM之值轉變為〇,但微處理器1〇已經可因應此中斷信號 INTA之觸發而進行相對應iSR(Interrupt Service Routine)與DPC(Defer Procedure Code)之動作,用以讓 作業系統(Operating System)將暫存在記憶體111中之第 二、第三資料封包一併取走並釋放其原先占用之記憶體資 源。 綜上所述,以硬體或軟體方式所完成之計時器,其皆 可有效達成本案之目的。而本案方法所應用其上之該媒體 存取控制器係可整合於網路卡、網路晶片或是南橋晶片 中’故本案發明得由熟習此技藝之人士任施匠思而為諸般 修飾’然皆不脫如附申請專利範圍所欲保護者。
第15頁 567418 圖式簡單說明 第一圖:其係一目前具網路連線功能之個人電腦内部之架 構方塊示意圖。 第二圖(a)(b):其係媒體存取控制單元及其驅動程式於接 收/傳送資料封包時所產生之相關信號波形與動作示意 圖。 第三圖(a)(b):其係本案在媒體存取控制單元之平台上, 對其驅動程式所發展出之較佳實施例中於接收/傳送資料 封包時所產生之相關信號波形與動作示意圖。 第四圖:其係本案較佳實施例方法之步驟流程示意圖。 第五圖:其係將本案較佳實施例中硬體計時器改以軟體完 成之相關信號波形示意圖。 雹
第16頁

Claims (1)

  1. 567418 六、申請專利範圍 1. 一種中斷信號產生方法,應用於信號連接至一電腦主機 與一外部網路間之一媒體存取控制器上,該方法包含下列 步驟: 發出一中斷信號至該電腦主機; 該電腦主機係因應該中斷信號而進行一相對應之中斷 服務,用以將已完成轉移之資料封包所佔用之記憶體空間 予以釋放;以及 於該相對應之中斷服務完畢並再計時達到一預定時間 之延遲後,方才再度發出該中斷信號至該電腦主機。
    2 .如申請專利範圍第1項所述之中斷信號產生方法,其中 該相對應之中斷服務包含有一中斷服務常式以及一延緩程 序碼。 3. 如申請專利範圍第1項所述之中斷信號產生方法,其中 該電腦主機係包含一橋接晶片,而該媒體存取控制器係電 連接至該橋接晶片上。 4. 如申請專利範圍第1項所述之中斷信號產生方法,其中 該橋接晶片係為一北橋晶片。 5 .如申請專利範圍第1項所述之中斷信號產生方法,其中 累積該預定時間之動作係由一計時器所完成。
    6. 如申請專利範圍第5項所述之中斷信號產生方法,其中 該計時器係由一硬體計時器所完成,當該硬體計時器之計 時值達該預定時間值時,該硬體計時器便發出該中斷信 號,以再度觸發該電腦主機進行相對應之中斷服務。 7. 如申請專利範圍第6項所述之中斷信號產生方法,其中
    第17頁 567418 六、申請專利範圍 該硬體計時器係為一單擊計時器(one-shot timer)。 8 ·如申請專利範圍第5項所述之中斷信號產生方法,其中 該計時器係由一軟體計時器所完成,當該軟體計時器之計 時值達該預定時間值時,該軟體計時器便開啟一中斷罩 - 幕,以再度觸發該電腦主機進行相對應之中斷服務。 9 .如申請專利範圍第8項所述之中斷信號產生方法,其中 該中斷罩幕係選自一接收中斷罩幕(Perfect Rx interrupt Mask)與一傳送中斷罩幕(Perfect Tx · interruptMask)0 二 1 0 .如申請專利範圍第1項所述之中斷信號產生方法,其中 — 於該相對應之中斷服務完畢後,該電腦主機係執行一段中 參 斷功能程式碼(E n a b 1 e I N T ),藉以觸發該計時器進行計時 之動作。 1 1.如申請專利範圍第1項所述之中斷信號產生方法,其所 應用其上之該媒體存取控制器係應用於一網路卡上。 1 2.如申請專利範圍第1項所述之中斷信號產生方法,其所 應用其上之該媒體存取控制器係整合於一網路晶片中。 1 3.如申請專利範圍第1項所述之中斷信號產生方法,其所 應用其上之該媒體存取控制器係整合於一南橋晶片中。 1 4.如申請專利範圍第1項所述之中斷信號產生方法,其中 更包含下列步驟: - 每隔一段時間對該中斷信號產生之頻率進行取樣;以 € 及 — 當該頻率小於一門檻值時,延遲該中斷信號產生之機 ,
    第18頁 567418 六 申 制 更 中 其 法 方 生 產 號 信 斷 中 之 述 所 項 IX 第 圍 —取 J驟 矛 -。專步 圍能青列 JI6禁t下 矛 申、 專被 U含 請將士包 Hi!又— 稽 取 行 進 量 化 變 之 量 流 料 資 入 出 輸 對 間 時 段一 隔 每 及 以 態 狀 啟 為 制 機 之 生 產 igb f 信 斷 中於 該小 遲量 延化 當變 之 量 時 流 料 資 而 禁 被 將 制 機 之 生 產 # 信 斷 中 該 遲 延 能 外 1 與 機 主 腦 電 1 至 接 號 信 器 制 控 取 存 體 媒 ^LQUl 種 機服 主斷 腦中 電之 該應 至對 號相 信一 斷行 中進 一而 出號 發信 係斷 器中 制該 控應 該因 ,機 間主 之腦 路電 網該 部使 予時延 間計之 空該間 體而時 憶,定 記器預 之時一 用計到 佔一達 所有再 包具並 封於畢 料在完 資徵務 之特服 移之斷 轉器中 成制之 完控應 已該對 將而相 以,該 用放於 ,釋係 務以器 機 主 腦 電 該 至 *-eu # 信 斷 中 該 出 發 度 再 才 方 後 遲 中 其 器 制 控 取 存 體 媒 之 述 所 項 6 1X 第 圍 範 利 專 請 申 如 擊出服 單發斷 該便中 當器之 ,時應 Vh 計對 me擊相 tl單行 t該進 ho,機 -S時主 le值腦 (0間電 器時該 時定發 計預觸 擊該度 單達再 一值以 為時, 係計號 器之信 時器斷 計時中 該計該 中 其 器 制 控 取 存 體 媒 之 述 所 項 6 11 第 圍 範 利 專 請 申 如 〇 務18 及 以 式 常 務 服 斷 中一 有 含 包 務 服 斷 中 之 應 對。 目 wir 才石' 該序 程 緩 延 中 其 器 制 控 取 存 體 媒 之 述 所 項 6 1X 第 圍 範 利 專 請 申 如
    I
    第19頁 t 567418 六、申請專利範圍 該電腦主機係包含一橋接晶片,而該媒體存取控制器係電 連接至該橋接晶片上。 2 〇 ·如申請專利範圍第1 6項所述之媒體存取控制器,其中 該橋接晶片係為一北橋晶片。 2 1 ·如申請專利範圍第1 6項所述之媒體存取控制器,其係 應用於一網路卡上。 2 2 .如申請專利範圍第1 6項所述之媒體存取控制器,其係 整合於一網路晶片中。 2 3.如申請專利範圍第1 6項所述之媒體存取控制器,其係 整合於一南橋晶片中。
    第20頁
TW091108798A 2002-04-24 2002-04-24 Interrupt signal generating method and media access controller utilizing same TW567418B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091108798A TW567418B (en) 2002-04-24 2002-04-24 Interrupt signal generating method and media access controller utilizing same
US10/264,658 US7114022B2 (en) 2002-04-24 2002-10-04 Method for generating interrupt signal and media access controller utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091108798A TW567418B (en) 2002-04-24 2002-04-24 Interrupt signal generating method and media access controller utilizing same

Publications (1)

Publication Number Publication Date
TW567418B true TW567418B (en) 2003-12-21

Family

ID=29398826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091108798A TW567418B (en) 2002-04-24 2002-04-24 Interrupt signal generating method and media access controller utilizing same

Country Status (2)

Country Link
US (1) US7114022B2 (zh)
TW (1) TW567418B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121667A (ja) * 2004-09-27 2006-05-11 Matsushita Electric Ind Co Ltd パケット受信制御装置及びパケット受信制御方法
US8775824B2 (en) * 2008-01-02 2014-07-08 Arm Limited Protecting the security of secure data sent from a central processor for processing by a further processing device
US9424027B2 (en) * 2013-07-29 2016-08-23 Ralph Moore Message management system for information transfer within a multitasking system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764893A (en) * 1985-04-26 1988-08-16 International Business Machines Corporation Noise-immune interrupt level sharing
DE69328320T2 (de) * 1992-01-09 2000-11-30 Cabletron Systems Inc Vorrichtung und Verfahren zur Datenübertragung zu und von einem Wirtrechnersystem
US5708814A (en) * 1995-11-21 1998-01-13 Microsoft Corporation Method and apparatus for reducing the rate of interrupts by generating a single interrupt for a group of events
US6115776A (en) * 1996-12-05 2000-09-05 3Com Corporation Network and adaptor with time-based and packet number based interrupt combinations
US6192440B1 (en) * 1999-01-26 2001-02-20 3Com Corporation System and method for dynamically selecting interrupt storage time threshold parameters

Also Published As

Publication number Publication date
US7114022B2 (en) 2006-09-26
US20030212808A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
US10108511B2 (en) Test for 50 nanosecond spike filter
EP2832051B1 (en) Method, device, and system for delaying packets during a network-triggered wake of a computing device
US20090007110A1 (en) Interrupt processing method and system
CN114662136B (zh) 一种基于pcie通道的多算法ip核的高速加解密系统及方法
JPH10207822A (ja) 高速i/oコントローラにおける割り込み処理方法
KR20100135282A (ko) 가상 인터럽트 모드 인터페이스
Casimiro et al. How to build a timely computing base using real-time linux
US20140026126A1 (en) Methods and apparatuses for interconnect tracing
US7366809B2 (en) Pipelined stop, start, address byte, and data byte technique and circuit for I2C logic system
CN114817110B (zh) 一种数据传输方法及装置
TW567418B (en) Interrupt signal generating method and media access controller utilizing same
US20140244877A1 (en) Emulating Level Triggered Interrupts of Physical Devices Assigned to a Virtual Machine
US20060218550A1 (en) Virtual machine for timing-critical tasks on microprocessors
JP2007141255A (ja) プロセッサの介入あり又はなしでのハードウェアの初期化
CN106909523B (zh) 大规模数据传输方法及系统
US7426589B2 (en) Network interface card for reducing the number of interrupts and method of generating interrupts
CN114500414A (zh) 以太网交换机及网络系统
US7568021B2 (en) Hybrid mode network stack under EFI/Tiano based BIOS in modular computing environment
JPH08123770A (ja) データ通信制御装置
JP4349636B2 (ja) パケット処理装置およびプログラム
TWI724670B (zh) 容錯系統及其控制方法
KR100350456B1 (ko) 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법
CN118093292A (zh) 一种自适应随机激励验证方法、系统、终端及介质
KR100223983B1 (ko) 충돌방지회로
JP2009271894A (ja) 半導体集積回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent