TW561353B

TW561353B - Automatic reset signal generator integrated into chipset and chipset with reset completion indication function

Info

Publication number: TW561353B
Application number: TW091101957A
Authority: TW
Inventors: Scott Lin
Original assignee: Via Tech Inc
Priority date: 2002-02-05
Filing date: 2002-02-05
Publication date: 2003-11-11
Also published as: US7055064B2; US20030149912A1

Description

561353

發明領域 _本案係為一種自動重置信號產生裝置以及具重置成功 -曰不功能之晶片組，尤指配合一電腦系統中一中央處理單元運作且可整合於晶片組中之自動重置信號產生裝置以及重置成功指不功能之晶片組。發明背景請參見第一圖，其係一具有中央處理單元1〇、晶片組 11以及一電源供應器1 2之個人電腦系統之習用方塊示意圖。而在一般系統之中央處理單元重置程序中，電源供應器必須先提供一電源良好信號（P0WER 一 0K)給晶片組 U(可由其中之北橋110或南橋Hi接收），然後再由晶片組 11(可由其中之北橋11()或南橋發出）發出一中央處理單元重置信號（CPU-RESET)至中央處理單元1〇，而中央處理單tgIO則於該中央處理單元重置信號（cpu—RESET)與該電源供應器1 2所發出之一中央處理單元電源良好信號（cpu POWER —GOOD)皆產生時才進行重置之動作。而個人電腦系統常常可能因為硬體運作之不穩定或是軟體之不良操作，例如開機時電源不穩定或是某些應用軟體（AppHcation Software)之錯誤（bug)，造成中央處理單元（cpu)不再執行任何指令迴圈（cycU)而發生停止動作之當機（hang up)現象。而此時若需要進行系統重置之程

561353 五、發明說明（2) 則需要使用者利用系統所提供之硬體設備，例如重置祛日1'以61：)或是鍵盤上之組合鍵（常見為(：：1：1'1'^11:+1)61)來曰曰片組11發出該中央處理單元重置信號（cpU-RESET)， ^發中央處理單元10進行重新開機之動作。雷求24小時不斷運作之飼服器、進行遠端操作之或疋在出廠前進行信賴度測試之電腦上，一旦發生系象’若沒有使用者在機器旁邊主動進行系統重等電腦將持續處於當機狀態中而無法回復至正常 ==端操作之動作亦被迫停止，而信賴度測Π :到，發現為止，因而喪失寶貴之測試時間。如何迷之問題，係為發展本案之主要目的。、發明概述腦系統中電連接於在環境或信號；以因應該觸處理單元根據可包含：本案係為一種一中央處該中央處其他因素及一信號發信號之，進而使上述構想一計數器 ::里。號產生裝置，其係配合一電理輩开，含.一偵測裝置，疒、糸因應該中央處理單元因外而停止動作達一預宗主卜產生裝置，電連接於兮曰^發出一觸發生一重置信號並輸出至該ΪΪ 該中央處理單元進行一 4肀央，電連接於該中央處置主早7L，其係因應

，自動重置信號產生襄作。 561353 五、發明說明（3) 一時脈信號之觸元所發出一位址初始值因應該根可為一數來產資料選根產生器因應該號。根 •以及一計數值等據上述構漣波計數生該計數通脈衝信據上述構係可由一計數值之發而產資料選觸發信於一預想，自器，其值，並號而將想，自及閘所各位元生一計數值，通脈衝信號而號產生器，電設值時發出該動重置信號產係因應該時脈因應該中央處該計數值歸零動重置信號產完成，電連接皆等於邏輯” 1 並因應該中央處理單將該計數值回復至一連接該計數器，其係觸發信號。生裝置中該計數器係 ^ 7虎之觸發而向上計理單元所發出該位址 0 生裝置中該觸發信號該漣波計數器，其係 1時發出該觸發信據上述構想，自號產生電路，頻率時號並予係可由一時脈信第一除頻出一第一含：一頻後輸收一系 5虎，以頻電路號與該輸出。根時脈信所儲存統時脈信及一多工，其係因第二頻率時脈信器，電應一選據上述構號頻率狀之數位資想，自態暫存料準位號產生裝置中該時脈信號 σ ν產生，該時脈信號產生器可包其係接收一系統時脈信號並予以除脈信號；-第二除頻電路，其係接以除頻後輸出一第二頻率時脈信連接於該第一除頻電路與該第二除 ::號：！擇將該第一頻率時脈信唬中之一栺就做為該時脈信號予以動重置信號產生裝置中更可包含一 ::電連接於該多工器，其係因摩狀態而改變所輸出之該選擇信號:

第8頁 561353 述構想，自一取樣與保信號之波形進而使該中根據上述構想，自電連接於該動重置信持電路，整形為該央處理單動重置信信號產生值；以及累積值並動重置信電連接於致能/禁重置信號，其係因致能/禁動重置信於該信號生裝置，信號。動重置信五、發明說明（4) 根據上裝置係可為係將該觸發處理單元，一累積器，號之觸發而該累積器，根據上一致能/禁重置信號，將該重置信致能/禁能狀態而改變根據上電源狀態電源良好信號來判斷是否根據上晶片組中。本案之係配合一數含：一偵測理器停止動產生一累積其係儲存該述構想，自能多工器，其係因應一號與該原始狀態暫存器所輸出之該述構想，自路，電連接至該信號產輸出該重置述構想，自號產生裝置電連接於該重置信號後元進行該重號產生裝置裝置，其係一讀出暫存提供其它裝號產生裝置該信號產生能選擇信號中之一信號應所儲存之能選擇信號號產生裝置產生裝置，進而提供該中該信偵測裝輸出至置動作中更可因應該器，電置讀取中更可裝置與之變化輸出；數位資〇中更可其係發信號產號產生置，其該中央 0 包含：重置信連接至〇包含：一原始而選擇以及一料準位包含一出一電生裝置號產生裝置係可整合於另Γ方面係為一種自動重置信號產生裝置，其位資料處理系統中一微處理器之運作，直包於：微處理器，其係因應該微處乍達疋時間後發出一觸發信號；以及一信

第9頁 561353 五、發明說明（5) ==電於該偵測裝i，其係因應該觸發信號 ^發而產生-重置仏號並輪出至該微處理器，進微處理器進行一重置動作。 &邊 :據上述構想’自動重置信號產生裝置中該 -計數器，電連接於該微處理器，其係目應j 脈^之觸發而產生-計數值，並因應該微處理器寺一位址資料選通脈衝信號而將該計數值回復至一初始值出發信號產生器，電連接該計數器，其係因應該計數值專於一預設值時發出該觸發信號。根據上述構想’自動重置信號產、裝置中該計數 I ^ 一漣波計數器，其係因應該時脈信號之觸發而向上 η ί ί該計數值’並因應該微處理器所發出該位址資料選通脈衝信號而將該計數值歸零。、针根據上述構想，自動重置信號產生裝置中該觸發信號產t器係可由一及閘所完成，電連接該漣波計數器，其^ =應該計數值之各位元皆等於邏輯”丨”時發出該觸發、，、號。孫叮ΐ據i述構想，自動重置信號產生裝置中該時脈信號 =可：：時脈信號產生器所產生，該時脈信號產生器可包 i後輸出其係接收一系統時脈信號並予以除頻後輸出i—頻率時脈信號；—第二除頻電路，其係接收了系統時脈信號並予以除頻後輸出一第二頻率時脈信號；以及一多工器，電連接於該第一除頻電路與該: 頻電路，其係因應一選擇信號而選擇將該第一頻率時脈信

麵第10頁

時脈t ί上述構想，自動重置信號產生裝置中费7七八所儲存之數位眘祖、1 A &〜I連接於該夕工15，其係因應根據上述而，所輸出之該選擇信號。裝置係可為一取：盥保姓重置化號產生裝置中該信號產生係脾兮* 、樣一保持電路’電連接於該偵測奘罟，立係將該觸發信號之波形整形A ::測裝置，其理器，進而## ^ # π 為該重置4唬後輸出至該微處進而使該微處理器進行該重置動作。 =上述構想’自動重置信號產生裝置號之觸發而產生一累穑插其係因應該重置信哕更社纟累積纟，以及一讀出暫存器，電連接至 -、積器，其係儲存該累積值並提供其它裝置讀取。一根據上述構想，自動重置信號產生裝置中更可包忐/禁能多工器，電連接於該信號產生裝置盥一號，其係因應一致能，禁能選擇信號之變：而J擇將該重置信號與該原μ置信號中《一信號輸丨；以及释、，一致能/禁能狀態暫存器，其係因應所儲存之數位料準位狀態而改變所輸出之該致能/禁能選擇信號。根據上述構想，自動重置信號產生裝置中更可包含一電源狀態電路，電連接於該信號產生裝置，其係發出一電源良好信號至該信號產生裝置，進而提供該信號產生裝置來判斷是否輸出該重置信號。本案之又一方面係為一具重置成功指示功能之晶片

561353 五、發明說明（7) 組，應用於片組包含：重置，並於記錄器，接號進行運算判斷該晶片根據上算記錄器可之該等重置示信號；以端，其係用制器進行讀根據上算記錄器包其係接收該予以儲存。中央處理單元與一嵌入式控制器之間，該曰複數個功能方塊，分別接收一重置信號而進^曰重置完成後分別輸出一重置成功信號；一運J 收該等功能方塊所分別輸出之該等重置成功與纪錄，用以提供該嵌入式控制器進行讀取組之該等功能方塊是否全部重置成功。述構想，具重置成功指示功能之晶片組中該包含：一及閘，接收該等功能方塊所分別輪出成功信號進行一及閘運算後輸出一重置成功指及一重置完成暫存器，電連接於該及閘之輪出以儲存該重置成功指示信號並提供該嵌入式取。卫述構心具重置成功指示功能之晶片組中該運 f 一二位元暫存器，電連接於該等功能方塊，等功能方塊所分別輸出之該等重置成功信號並具重置成功指示功能之晶片組中該η 於嵌入式控制器，以使該嵌入式控制之資料。根據上述構想，位元暫存器係電連接器可讀取其中所儲存本案'之再一方面位& Β ^ Μ，i A A + a =係為一具重置成功指示功能之晶片 M m ^ ^ γ处理早兀配合運作，該晶片組包含：複數個功能方塊，分別技从& ^ 置完成後分別輸出一重：置信號而進行重i，並於重該等功能方塊所分別輪; -運算記錄器’接收 J出之該等重置成功信號進行運算與

第12頁 561353 五、發明說明（8) ——· 記錄，用以提供該中央處理單元進行讀取而判斷該晶片也是否重置成功。、 ^根據上述構想，具重置成功指示功能之晶片組中該運算:己錄器包含··-及閘’接收該等功能方塊所分別輸出之該等重置成功信號進行1閘運算後輸出—4置成功指示信號；以及一重置完成暫存器，電連接於該及閘之輸出端，其係用以儲存該重置成功指示信號並提供該中央處理單元進行讀取。〜根巧上述構想，一具重置成功指示功能之晶片組中該運异纪錄器包含-η位兀暫存n，電連接於該等功能方塊，其係接收該等功能方塊所分別輸出之該等重置成功予以儲存。〜根據上述構想，具重置成功指示功能之晶片組中該運 2錄中之資，係被讀取至—功能性暫存器儲存，進而 k供該中央處理單元利用—匯流排介面來讀取。簡單圖式說明本案得藉由下列圖式及詳細說明，俾之解：第一圖：其係一具有中央處應器之個人電腦系統之習用第二圖：其係本案所發展出於習用電腦系統中之中央處理單元、晶片組以及一電源供方塊示意圖。之自動重置信號產生裝置應用理單元與晶片組間之功能方塊

第13頁 561353

五、發明說明（9) 示意圖。第三圖：其係本案所發展出佳實施例功能方塊示意圖。第四圖：其係本發明之自動系統中之系統晶片組中之另圖。之自動重置信號產生裝置之較重置信號產生裝置整合於電腦一較佳實施例功能方塊示意第五圖·其係本案晶片組與中央處理單元以及一嵌入式控制器之功能方塊連接示意圖。第六圖：其係本案晶片組與中央處理單元應用於一不具喪入式控制器之桌上型個人電腦（PC)之功能方塊連接示意人本案圖式中所包含之各元件列示如下：晶片組11 南橋111 自動重置信號產生裝置2〇信號產生裝置202 及閘2 0 11 第一除頻電路200 1 多工器2003 電源狀態電路203 讀出暫存器2042 累積器2 0 6 晶片組4 0 中央處理單元1 0 北橋11 0 電源供應器1 2 偵測裝置201 逄波計數器2 0 1 0 時脈信號產生器200 第二除頻電路20 02 致能/禁能狀態暫存器2040 時脈信號頻率狀態暫存器2041 致能/禁能多工器205 晶片組30

_ 第14頁 561353 五、發明說明（10) 功能方塊401、402、…、嵌入式控制器4 1 η位元暫存器2044 40η 及閘400 重置完成暫存器2043 功能性暫存器6 0 較佳實施例說明請參見第二圖，其係本案所發展出之自動重置信號產生裝置20應用於習用電腦系統中之中央處理單元1〇與晶片組11間之功能方塊示意圖，其中該自動重置信號 2^係接收該中央處理單元1〇所發出之一位址資料選通脈衝 4唬（Adjress strobe，簡稱ADS)以及來自晶片組11之中 ^ f理單元重置信號（〇riginal CPU—RESET)，該自動重置 ^號產生裝置20主要是來判斷該中央處理單元丨〇是否發生停止動作之當機（hang up)現象，例如，當中央處理單元 10停止發出位址資料選通脈衝信號（ADS)之動作達一預定時間時，便判斷該中央處理單元1〇已發生當機（hang up) 之現象’於是自動重置信號產生裝置2〇將主動發出一中央處^單元重置信號至該中央處理單元1〇，進而使該中央處理單元10自動進行一重置動作。請參見第三圖，其係本案所發展出之自動重置信號產生裝置2 0之較佳實施例功能方塊示意圖，其中該偵測裝置 201係用以接收該位址資料選通脈衝信號以化”^

Strobe，簡稱ADS)，而於該位址資料選通脈衝信號停止動作達一預定時間後發出一觸發信號至一信號產生裝置

561353 五、發明說明（11) 202 ’該信號產生裝置202係因應該觸發信號之觸發而產生該中央處理單元重置信號並輸出至該中央處理單元10，進而使該中央處理單元丨〇進行一重置動作。而該偵測裝置201主要由一漣波計數器2010與一及閘 2yil所完成，該漣波計數器2〇1〇係因應由一時脈信號產生器2 00所產生之時脈信號之觸發而向上計數來產生計數 ^ ’並因應該中央處理單元丨〇所發出該位址資料選通脈衝信號（ADS )而將該計數值歸零，而及閘2 〇丨丨則於該漣波計數器20 1 0所產生之該計數值之各位元皆等於邏輯”丨，，時便由邏輯轉變為邏輯”丨”，進而發出該觸發信號。如此一來，當中央處理單元丨〇停止發出該位址資料選通脈衝信號動^達一預定時間時，漣波計數器2〇丨〇之各位元將由全為邏輯0'’而計數至全為邏輯” Γ，，進而使及閘2〇1丨所完成之觸發信號產生器發出該觸發信號。而由上述可知，該預定時間之長短可由時脈信號產生器200所產生時脈信號之頻率來控制，而該時脈信號產生器200係可由一第一除頻電路2〇〇1、第二除頻電路“”以及一多工器2003所構成，其中第一除頻電路2〇〇1、第二頻電路20 02係接收一系統時脈信號（例如RTC cl〇ck)並進 ^二除頻動作（例如一除以2電路、一除以4電路），藉由一信Ϊ對多工器2〇03之選擇，便可將該第一除頻電路 1所輸出之第一頻率時脈信號或是第二除頻電路2〇〇2 第時脈信號中之一信號做為該時脈信號而翰出至該漣波計數器2010。

第16頁 561353

至於以取樣與保持電路所完成之信號產生裝置2〇2則將該觸發信號之波形整形成足夠脈波寬度之該中央處理單元重置信號後輸出至該中央處理單元，進而使該中央處理單元進行該重置動作。但為能同時考慮電源供應器之狀態，該信號產生裝置202亦需同時參考一電源狀態電路2〇3 所發出之一電源良好信號（P0WER__〇κ)，進而判斷出是否輸出該中央處理單元重置信號。另外，為能相容於原始之中央處理單元重置信號之動作，吾人係設置一致能/禁能多工器2〇5，其係同時接收該信號產生裝置202所發出之中央處理單元重置信號以及晶片組11所發出之原始中央處理單元重置信號（〇riginai CPU 一 RESET)，而因應一致能/禁能選擇信號之變化而選擇將兩重置仏號中之一 k號輸出至中央處理單元。、因此，為能控制上述預定時間之長短、重置信號之選擇以及記錄當機次數’吾人係提供一暫存器組來暫存一些控制所需之數值，其中包含一致能/禁能狀態暫存器 2 040，其係因應透過晶片組u寫入之數位資料準位狀態而改變輸出至該致能/禁能多工器2〇5之該致能/禁能選擇信號，進而對兩重置信號進行選擇。而電連接於該多工器 2 0 0 3之時脈信號頻率狀態暫存器2 〇 4丨則因應所儲存之數位資料準位狀態而改變所輸出之該選擇信號，進而達到調整時脈#號頻率之功能。舉例來說，當儲存於致能/禁能狀態暫存器2040之位元數值為邏輯”丨”時，本案之自動重置功能將被啟動，而當儲存於致能/禁能狀態暫存器2〇4〇之

ss 第17頁 561353 五、發明說明（13) * 位疋數值為邏輯，’ 〇時，本案之自動重置功能將被禁能，而回復至習用手段之原始功能。至於當時脈信號頻率狀態暫存器2041之位元數值為邏輯”丨”時，該多工器2〇〇3將輸〜，經過除以4電路之時脈信號，反之，當時脈信號頻率狀態暫存器2041之位元數值為邏輯"〇”時，該多工器2〇〇3將輸出經過除以2電路之時脈信號。至於讀出暫存器 2〇42(readout register)，則用以儲存由一累積器2〇6所產生之一累積值並提供其它裝置（例如中央處理單元1〇)讀取’而該累積器206係電連接於該信號產生裝置2〇2，其係因應該中央處理單元重置信號之觸發而向上計數產生該累此外，在如第四圖所示之本案另一較佳實施例中，上 ^之自動重^信號產生裝置2〇係整合於晶片組丨丨之内而成為一具重置信號自動產生功能之晶片組3 〇。再請參見第五圖，其係本案晶片組40與中央處理單元 1 0以及-筆記薄型電腦或其它小型電腦裝置（如口袋型個 ^電腦等）之嵌入式控制器41(Elnbedded c〇ntr〇Uer)之能方塊連接示意圖，為能提供-晶片組40内部已經完全重置成功之訊息給外部（即嵌入式控制器41) 了代，晶片組40内部之各功能方塊4〇1、4〇2、…、4〇n^重將置完成之信號傳送至一及閘4〇〇進行運算後輸出一重置功指不信號並寫入上述暫存器組之一另外’晶片組40内部之各功能方塊二成^ 4 〇 η所分別輸出代表已重置完成之信號亦傳送到上述暫存

4 561353 五、發明說明（14) 器組之一η位元暫存器2〇44中 / 筆記薄型電腦或其它小型電 2暫存器係提供电月自裝置（如口袋型個人雷腦笠、 ^嵌。式控制器41以—組匯流排 :卜：而判斷該晶片組之各個功能方塊是控二ΐίίΠΓ片 =取。如此-來…式控Ϊ器 4將了 ”知悉晶片組4〇内部之各功能方塊4〇卜 402、...、40η是否已全部重置成#，若未 Ϊ料= ; = :由11位元暫存器_中所儲存之貝枓來侍知未此重置成功之功能方用於筆記型電腦之中，…可有效解決習得知晶片組40是否重置成功之缺失。中…、法另外，再請參見第六圖，其係本案晶片組4Q與中 ί二兀0應用於一不具嵌入式控制器之桌上型個人電腦經完ίίΐίί連”意圖，為能提供一晶片組4°内部已、兀,置成功之Λ心給外部（即中央處理單元i 〇 ) 了解，吾人係將代表晶片組40内部之各功能方塊4〇1、4〇2..... 4〇n已重置完成之信號傳送至一及閘4〇〇進行運算後輸出一重置成功指示信號並寫入上述暫存器組器謝3。另外，晶片組40内部之各功能方塊兀成暫存 402、…、4〇η所分別輸出代表已重置完成之信號亦傳送到今述暫存器組之一η位元暫存器2〇44中儲存。而上述暫器之資料係以一匯流排介面（LPC或pC丨）被讀取至一功能性暫存器60(FUncti〇n Resistor)儲存，進而提供中央處理單元10利用匯流排介面（LPC或PCI)來讀取，用以判斷該曰 8ΗΊΗ 第19頁 561353 五發明說明（15) ' ---—-------- 片組之各個功能方塊是處理單元10蔣π、主播Γ 成功。如此-來，中央 401、402、 Γ〇曰悉晶片組40内部之各功能方塊置成功，中央處理二已全部重置成功，若未能全部重 ::::ΐ效解決習用…無法得知晶片“ 則本述中:、舉-電腦系統為例，實又，雖妒产^般廣義之數位資料處理系統中。處理單；之情=例中之，系統中係舉設有-中央可以是-微處理器實則以一般廣義的情形來說’其亦發出=ί = Ϊ，本案之技術手段將可達成自動偵測並自動的有用手段之缺失，有效達士体祐而田二、要目的，故本案發明得由熟習此技藝之人欲保護者Γ為諸般修飾，然皆不脫如附申請專利範圍所

561353 圖式簡單說明第一圖：其係一具有中央處理單元、晶片組以及一電源供應器之個人電腦系統之習用方塊示意圖。第二圖：其係本案所發展出之自動重置信號產生裝置應用於習用電腦系統中之中央處理單元與晶片組間之功能方塊示意圖。第三圖··其係本案所發展出之自動重置信號產生裝置之較佳實施例功能方塊示意圖。第四圖：其係本發明之自動重置信號產生裝置整合於電腦系統中之系統晶片組中之另一較佳實施例功能方塊示意

圖。第五圖：其係本案晶片組與中央處理單元以及一嵌入式控制ι§之功能方塊連接不意圖。第六圖··其係本案晶片組與中央處理單元應用於一不具嵌入式控制器之桌上型個人電腦（PC)之功能方塊連接示意圖0

第21頁

Claims

561353 六、申請專利範圍 1 · 一種自動重置中央處理單元之一偵測裝置中央處理單元停以及觸發信元，進 2·如申其中該脈信號發出一值：以 k说產生號之觸發而使該中請專利範偵測裝置計數器，之觸發而位址資料及信號產生裝置，其係配合一電腦角運作，其包含： ’ ::連接於該中央處理單元，止動作達一預定時間後發出一觸發信裝置，電連接於該偵測裝置，其係因應而產生一重置信號並輪出至該中央處ς2 央處理單元進行一重置動作。平圍第1項所述之自動重置信號產生裝包含：電連接於該中央處理單元，其係因應一時產生一計數值，並因應該中央處理單元所選通脈衝信號而將該計數值回復至一初妒一觸發信號數值等 3·如申其中該觸發而所發出產生器，電連接該計數器，其係因應該於一預設值時發出該觸發信號。 u μ ° 圍第2項所述之自動重置信號產生裝置，為一漣波計數器，其係因應該時脈信號之來產生該計數值，並因應該中央處理單元料選通脈衝信號而將該計數值歸零。請專利範計數器係向上計數該位址資 4·如申請專利範圍第3項所述之自動重置信號產生裝置，其中該觸發信號產生器係由一及閘所完成，電連接該漣波計數器’其係因應該計數值之各位元皆等於邏輯"丨,，時發出該觸發信號。

第22頁 561353 六、申請專利範圍 5 ·如申請專利其中該時脈信號產生器包含一第一除頻後輸出一第一第二除頻後輸出一第路，其該第二出。 6.如申其中更器，其該選擇 7·如申其中該偵測裝輸出至置動作 8 ·如申其中更置信號多工器係因應頻率時晴專利包含一係因應信號。睛專利信號產置，其該中央〇請專利包含：累積器之觸發範圍第2項所述之自動重置信號產生裝置，號係由一時脈信號產生器所產生，該時脈信頻電路，其係接收一系統時脈信號並予以除一頻率時脈信號； ' ，電路，其係接收該系統時脈信號並予以二頻率時脈信號；以及 ' ，電連接於該第一除頻電路與該第二除頻 ;選擇信e而選擇將該第一頻率時脈信號盥脈信號中之-信錢為料脈信料以輸” 範圍第5項所述之自動重置信號產生裝置，時脈信號頻率狀態暫存器，電連接於該多工所儲存之數位資料準位狀態而改變所^出之範圍第1項所述之自動重置信號產生裝置，生裝置係為一取樣與保持電路，電連接於該係將該觸發信號之波形整形為該重置信號^ 處理單元’進而使該中央處理單元進行該重範圍第1項所述之自動重置信號產生裝置， ’電連接於該信號產生裝置，其係因應該重而產生一累積值；以及

第23頁 561353 六、申請專利範圍一讀出暫存器，電連接至該累積器，其係值並提供其它裝置讀取。仔邊累積 9.如申請專利範圍第1項所述之自動重置信其中更包含：度王褒置’ 一致能/禁能多工器，電連接於該信號產生裝置盥一選K’其係因應一致能/禁能選擇信號之變：而 ^擇將該重置信號與該原始重置信號中之—信號輸出；以料準^ Ϊ/禁能狀態暫存器’其係因應所儲存之數位資 =準位狀態而改變所輸出之該致能/禁能選擇俨號。 I.:丄請專利範圍第1項所述之自動重置信號產：裝置， i =含：電源狀態電路’電連接於該信號產生裝置，信= 良好信號至該信號產生裝置，•而提供該 ^疏產生裝置來判斷是否輸出該重置信號。 U·传如整專利範圍第1項所述之自動重置信號產生裝置，丹係整合於一晶片組中。 12. 一種自動重置信號產生裝置，其係配理系統中一微處理器之運作，其包含：貝，地理，電連接於該微處理器，其係因應該微處預定時間後發出一觸發信號；以及觸發作Ci，電連接於該偵剛裝1，其係因應該』货彳口就之觸發而產生一重置信號並輪進而使該微處理器進行—重置動作。至該U處理器， 13·如申請專利範圍第12項所述之自動重置信號產生裝

I1RH

第24頁 561353 六、申請專利範圍置，其中該偵測裝置包含·· 〇一計數器，電連接於該微處理器，其係因應一時脈信號=觸發而產生一計數值，並因應該微處理器所發出一位址貝料選通脈衝信號而將該計數值回復至一初始值··以及 ^觸發信號產生器，電連接該計數器，其係因應該計數值等於一預設值時發出該觸發信號。 1 4·如申請專利範圍第丨3項所述之自動重置信號產生裝 ^ 一中該计數器係為一漣波計數器，其係因應該時脈俨號^觸發而向上計數來產生該計數值，並因應該微處理^ 所*出該位址資料選通脈衝信號而將該計數值歸零。 15.如申請專利範圍第14項所述之自動重置信號產生裝 ί波ί 觸Ϊ信號產生器係由一及閘所完成，電連接該數器，其係因應該計數值之各位元皆等於邏時發出該觸發信號。如申請專利範圍第1 2項所述之自動重置信號產生裴航^ ί I該時脈信號係由—時脈信號產生11所產生，該時脈k唬產生器包含： x时 π # & ί 一除頻電路，其係接收一系統時脈信號並予以除頻後輸出一第一頻率時脈信號；丁以除 —第二除頻電路，其係接收該頻後輸出-第二頻率時脈信號；以及、，先寺脈仏说並予以除多工器，電連接於該第一除頻電血 — 路，其係因應一選擇信號而選擇將誃 ς 一除頻電該第二頻率時脈信號中之一 =矿X時脈信號與观做為該時脈信號予以輸 ΗΗ 第25頁 561353 六、申請專利範圍出。 17·，如^請專利範圍第16項所述之自動重置信號產生裝夕工=中更包含一時脈信號頻率狀態暫存器，電連接於該 =^，其係因應所儲存之數位資料準位狀態而出之該選擇信號。 i所掏 18·如申請專利範圍第12項所述之自動重置信號產生裝置二，其中該信號產生裝置係為一取樣與保持電路，電4連接於該偵測裝置，其係將該觸發信號之波形整形為該重置作，後輸出至該微處理器，進而使該微處理器進行^重置& 1 9.如申請專利範圍第1 2項所述之自動重置信號產生裝置，其中更包含：〜 " —累積器’電連接於該信號產生裝置，其係因應該重置信號之觸發而產生一累積值；以及 “ / 一讀出暫存器’電連接至該累積器，其係儲存該值並提供其它裝置讀取。〃、 2〇·如申請專利範圍第12項所述之自動重置信號產生裝置，其中更包含：、一致能/禁能多工器，電連接於該信號產生裳置與一原始重置信號，其係因應一致能/禁能選擇信號之變^而選擇將該重置信號與該原始重置信號中之一信號輸出以及一致能/禁能狀態暫存器’其係因應所儲存之數位資料準位狀態而改變所輸出之該致能/禁能選擇作號。、

561353

六、申請專利範圍 2 1 ·如申請專利範圍第1 2項所述之自動重置信號產生裝置’其中更包含一電源狀態電路，電連接於該信號產生裝置’其係發出一電源良好信號至該信號產生裝置，進而提供該信號產生裝置來判斷是否輸出該重置信號。 22·如申請專利範圍第12項所述之自動重置信號產生裝置’其係整合於一系統晶片組中。 2口3· —具重置成功指示功能之晶片組，應用於一中央處理單元與一嵌入式控制器之間，該晶片組包含： & 複數個功能方塊，分別接收一重置信號而進行重置，並於重置完成後分別輸出一重置成功信號；一運算記錄器，接收該等功能方塊所分別輸出之該等重置成功信號進行運算與記錄，用以提供該嵌入式控^器進行讀取而判斷該晶片組是否重置成功。 l ° 24·如申請專利範圍第23項所述之具重置成功指示功能之晶片組，其中該運算記錄器包含：匕一及閘，接收該等功能方塊所分別輸出之該等重置功信號進行一及閘運算後輸出一重置成功指示信號·，以及一重置完成暫存器，電連接於該及閘之輸出端U 1 用以儲存該重置成功指示信號並提供該嵌入式控制器進二讀取。 σ 仃 25·如申請專利範圍第23項所述之具重置成功指示功处晶片組，其中該運算記錄器包含一η位元暫存器，電=^ 於該等功能方塊，其係接收該等功能方塊所分別妾等重置成功信號並予以儲存。印之該

第27頁 561353

六、申請專利範圍 2 6 ·如申請專利範圍第2 5項所述之具重置成功指示功能之晶片組，其中該η位元暫存器係電連接於嵌入式控制器，以使該嵌入式控制器可讀取其中所儲存之資料。 " 2 7· 一具重置成功指示功能之晶片組’其係與一中血押-心人、设 τ天處理早70配合運作，該晶片組包含：複數個功能方塊，分別接收一重置信號而進行重置，並於重置完成後分別輸出一重置成功信號； ’ 一運算記錄器，接收該等功能方塊所分別輪出之該重置成功信號進行運算與記錄，用以提供該中央處理^ 一進行讀取而判斷該晶片組是否重置成功。、处早兀 28·如申請專利範圍第27項所述之具重置成功指示晶片組，其中該運算記錄器包含： y、犯之一及閘，接收該等功能方塊所分別輸出之該功信號進行一及閘運算後輸出一重置成功指示2號重置成一重置完成暫存器，電連接於該及閘之輸」以及用以儲存該重置成功指示信號並提供該中央處係讀取。心祖早疋進行 2日9.如申請專利範圍第27項所述之具重置成功曰曰片組，其中該運算記錄器包含一n位元暫存器，=此之功能方•，其係接收該等功能方塊電連接專重置成功信號並予以儲存。』私出之該 3曰〇·如申請專利範圍第27項所述之具重置成功指示其中該運异記錄器中之資料係被讀取至：之暫存器儲存，進而提供該中央處理*元利帛1流

561353 六、申請專利範圍來讀取。 ιιηιιι 第29頁