548556 煩請委員明示^n所提之 經濟部智慧財產局員工消費合作社印製 修正本有4¾¾更1Ϊ馨.β容是否准予修正。 A7 B7 五、發明說明（l ) 發明領域 本發明係關於一種三維繪圖加速器，特別是將一部份 之繪圖記憶體作爲幾何引擎之資料緩衝器的三維繪圖加速 器。 發明背景 圖一爲一整合之三維繪圖控制裝置（integrated 3D graphics controller device)之方塊圖，本裝置包括指令疗列 (command queue)ll，二維繪圖引擎（2D graphics engine)13，以及包含有幾何引擎(geometry engine)14與彩 現引擎(rendering engine) 15之三維繪圖引擎（3D graphics engine)。由電腦系統（未繪示）之AGP或PCI匯流排 (bus)l 14下達二維或三維之繪圖指令。二維繪圖引擎13或 彩現引擎15之輸出被傳送至一繪圖記憶體（graphics memory)17 內之本地像框緩衝器(Local Frame Buffer - LFB) 處 171。 一般說來，二維繪圖引擎13爲一位元區塊傳送(bit Mock transfer - BitBlt)的繪圖引擎。如習所熟知，二維繪 圖引擎13會選擇性地進行光域運算(raster operation)、矩 形塡充（rectangle fill)、色彩 / 字形擴張（color/font expansion)、具有圖案設計之線條繪製（line-drawing with 4SIS/200003TW 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548556 A7 B7 五、發明說明（ 修堉 年讀 不羞 ?1 ^ 貧 0之 styled pattern)、矩形修剪（rectangle clipping)、透通之位元 區塊傳送（transparent BitBlt)、多重掃瞄線繪圖（multiple scan line drawing)、及梯形塡充（trapezoid fill)。特別的是， 位元區塊傳送會將一區塊之資料由某一處（出發點）傳送 至另一處（目的地）。位元區塊傳送基本上分爲三種：由主 記憶體（host memory)傳送至顯示記億體（display memory)、由顯示記憶體傳送至主記憶體、以及由顯示記 憶體之某處傳送至顯示記憶體之另一處。光域運算會對繪 圖資料進行邏輯運算（logical operations)或算術運算 (arithmetic operations)。吾人知悉微軟（Microsoft)共定義有 256種光域運算。 (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 如前所述，三維繪圖引擎由幾何引擎14與彩現引擎15 所構成。如習所熟知，幾何引擎14接收訊號線（signal line)110上之三維物體的資料，也就是座標、顏色、z軸深 度等等，並選擇性地進行浮點運算（floating point operation)，其中包括由轉換電路(transformation circuitry) 執行之座標轉換，及由打光電路(lighting circuitry)執行之 色彩打光。幾何引擎14之輸出142包括與一標的（object) 之三角形（triangle)有關之資料，也就是其頂點座標、顏 色、z軸深度等等。 另外，彩現引擎15亦針對每一個三角形進行由建構引 擎（setup engine)執行之三角形設定運算（setup operation)及 4SIS/200003TW 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
—i ϋ ϋ 一δ,τ emaw 1 I I ϋ ϋ I 煩請委員明示 > 年所提之 修正本有無雙更實質内S是否准予修正0 經濟部智慧財產局員工消費合作社印製 548556 A7 B7 五、發明說明（3) 由光域引擎執行之光域運算。建構引擎負責計算並準備基 本圖元（primitive)繪圖所需之所有參數。所有的計算都 涉及了數以百計的加減乘除。一旦三角形的建構運算完成 後，建構引擎會將這所有的參數傳送至下游之光域引擎。 光域引擎爲一管線結構(pipeline structure)之引擎，其 包含色度引擎（shading engine)、紋理引擎（texture engine)、及後處理引擎(post engine)。色度引擎會選擇性 地進行實體色度效應（solid shading)、平面色度效應（flat shading)、及高勞得色度效應(Gouraud shading)。色度引擎 之輸出爲一連串之像素(pixel)色彩，像素色彩代表基本圖 元的色度，基本圖元包含三角形。紋理引擎負責在像素上 加入紋理之色澤。而後處理引擎則爲此像素執行如霧化 (fogging)、α 混合（alpha blending)、混色（dithering)、及最 終光域運算(final raster operation)等等。 如圖一，當失能信號(disable signal)140觸發後，幾何 引擎14被失能，而所有關於幾何引擎的運算則由電腦系統 中的中央處理單元（CPU)來進行。在過去，由於半導體製 造技術的限制，幾何引擎14本身即爲一積體晶片 (integrated chip)，而彩現引擎15爲另外一積體晶片。舉例 來說，習用個人電腦之繪圖加速器內的繪圖晶片僅包括彩 現引擎15。在這樣的配置情況下，中央處理單元（未繪示） 必須當作幾何引擎來運作。
4SIS/200003TW 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I------- 裝------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548556 墳請委員明示>年^^月外日所提之 修正本有無變更實質内容是否准予修1〇 A7 B7 i、發明說明（+) 然而，由於半導體製造技術之精進，將彩現引擎15及 幾何引擎14統合至單一'積體晶片中爲現今的趨勢。統合的 結果改善了系統之三維繪圖的能力，並減少中央處理單元 之工作量。 如圖一，指令佇列I1的運作爲’除非在未執行之二維 繪圖指令前所下達之三維繪圖指令完全處理完畢’否則其 內之二維繪圖指令並不會由指令佇列11發出，並經由訊號 線112傳送至二維繪圖引擎13。該指令選出之機制乃用來 維持指令的正確順序。換句話說’二維繪圖引擎與三維繪 圖引擎共用同一個指令佇列11，但在某一特定時刻只有單 一引擎處於可活動狀態。此方法可保證命令執行次序之正 確性。 當幾何引擎14致能時，彩現引擎15透過訊號線142 由幾何引擎14獲得關於三角形頂點之資料。當幾何引擎 14失能時，中央處理單元便進行幾何引擎之功能，而彩現 引擎15透過訊號線110由指令佇列11獲得關於三角形頂 點之資料。 根據上述之機制，若某些時刻幾何引擎14與彩現引擎 15之處理速度有些許不同時，其中一引擎就必須等待另外 一引擎。舉例來說，若幾何引擎14比彩現引擎15慢，彩 現引擎15會於幾何引擎14輸出下一筆新的頂點資料之前 4SIS/200003TW 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---1---裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 548556 堉請委員明示为年Ώ所提之 修正本有無變更實質内容是否准予修正。 A7 B7 五、發明說明（s) 就完成前一筆頂點資料之處理。比如當該電腦繪圖系統中 有不只一個光源時，幾何引擎14會變得非常緩慢。在這種 情況下，彩現引擎15將會閒置(idle)直到幾何引擎14再輸 出新的頂點資料。反過來說，若某一時刻幾何引擎14之速 度快過彩現引擎15,彩現引擎15便無法在幾何引擎14輸 出下一筆新的頂點資料之前完成前一筆頂點資料之處理。 比如當需要彩現處理的三角形很大時，彩現引擎15會變得 很慢。在這種情況下，幾何引擎14必須停止處理訊號線 110上的新指令。通常吾人在此二引擎之間使用一晶片上 緩衝器(on-chip buffer)16來減少相對應於此二引擎之閒置 時間。然而，在各種不同的運作情況下，此二引擎間並沒 有一個固定的運作模式關係。因此，爲了更有效地減少閒 置時間，提供於此二引擎間之緩衝器16通常必須很大。而 大型緩衝器16的費用則相當高昂。 摘要說明 本發明於繪圖記憶體（SDRAM，SGRAM，或及他類型 之DRAM)內設置一幾何引擎晶片外部的資料緩衝器 (off-chip data buffer)，以提供幾何引擎與彩現引擎間之緩 衝功能。除了由幾何引擎產生之頂點資料之外，二維繪圖 指令亦儲存於該資料緩衝器，且根據執行次序、二維繪圖 指令與對應三維繪圖指令之頂點資料來儲存在一起。爲降 低對記憶體頻寬（bandwidth)需求之負面衝擊，資料緩衝 4SIS/200003TW 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝------- -訂-------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 y_-t員明示 > 年月^π所提之 修正本有無變更實質内容是否准予H。 經濟部智慧財產局員工消費合作社印製 548556 A7 B7 五、發明說明（b ) 器之存取優先權需設定至最低。由於繪圖記憶體較便宜， 資料緩衝器之尺寸可以增大許多。因此個別引擎之閒置時 間在最低成本的狀態下可以減至最少。 圖式之簡單說明 圖一爲前案於單一三維繪圖晶片中之幾何引擎與彩現 引擎。 圖二爲根據本發明所示之三維繪圖晶片方塊圖。 發明之詳細說明 如圖二所示，本發明之三維繪圖裝置（3D graphics device)包括有指令f宁列(command queue)21、二維繪圖引擎 (2D graphics engine)23、及三維繪圖弓丨擎（3D graphics engine)，其中該三維繪圖引擎包括幾何引擎（geometry engine)24、外部（晶片外(off-chip))緩衝器(buffer)26、彩 現弓丨擎（rendering engine)25、一 第一選擇器（first selector)22、一第二選擇器(second selector)28、以及一控 制邏輯(control logic)29。二維繪圖引擎23及彩現引擎25 之輸出傳送至一繪圖記憶體(graphics mem〇ry)27。根據本 發明之一具體實施例，一部份之繪圖記憶體27被指定爲資 料緩衝器(data buffer)26。由於繪圖記憶體27價格很低’ 4SIS/200003TW 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------♦年！—tr---------· (請先閱讀背面之注意事項再填寫本頁) 煩請委員玥示<^年^^^111所提之 修正本有無後更實質内容是否准予修正。 經濟部智慧財產局員工消費合作社印製 548556 A7 B7 五、發明說明（弋） 因此緩衝器26的尺寸可以盡可能的增大。當disablel訊號 (disablel signal)致能使資料緩衝器26失能時，繪圖晶片 (graphics chip)即在無外部資料緩衝器26之情況下運作， 因而具有本說明書之發明背景處所提到的缺點。在這種情 況下，由指令佇列21發出之二維繪圖指令經由訊號線212 及訊號線222傳送至二維繪圖引擎23。而二維繪圖引擎23 之輸出233被傳送至繪圖記憶體27。 當緩衝器26致能時，繪圖裝置運作如下。 由AGP或PCI匯流排(bus)產生之二維或三維繪圖指令 經由訊號線(signal line)210傳送至指令佇列21。指令佇列 21之功能包含指令緩衝（command buffer)及指令剖析 (command parser)。二維或三維繪圖指令會經由訊號線214 傳送至控制邏輯29。二維繪圖指令亦經由訊號線212傳送 至選擇器22。然而，當disablel訊號被失效而使資料緩衝 器26致能時，經由訊號線212輸入至選擇器22之二維繪 圖指令即宣告無效。當idle2訊號（idle2 signal)觸發而 disablel訊號遭失效時，第一選擇器22亦接收儲存於資料 緩衝器26中之二維繪圖指令263，並經由訊號線222將該 二維繪圖指令輸出至二維繪圖引擎23。只有在觸發 disablel訊號使資料緩衝器26失能時，訊號線212上之二 維繪圖指令才會透過第一選擇器22傳达至一維繪0引 擎23。
4SIS/200003TW 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------· 煩請委員明示A年日所提之 修正本有無變更實賀内容是.T.D>U予修正〇 經濟部智慧財產局員工消費合作社印製 548556 A7 B7 五、發明說明（δ ) 當訊號線214上之資料爲一個二維繪圖指令，並且幾 何引擎24經idlel訊號顯示呈閒置狀態時，在控制訊號297 的控制下，二維繪圖指令由控制邏輯29經訊號線291儲存 至資料緩衝器26內。也就是說’在幾何引擎24將未執行 (pending)之二維繪圖指令之前的三維繪圖指令處理完成 後，二維繪圖指令會儲存於資料緩衝器26內。當disable2 訊號使幾何引擎24失能時，中央處理單元(CPU)即充當幾 何引擎來運作，而關於訊號線214上之三維繪圖指令的三 角形頂點資料則藉由控制邏輯29經訊號線295傳至第二選 擇器28，並經訊號線281傳至彩現引擎25。當幾何引擎 24致能時，關於訊號線214上之三維繪圖指令的三角形頂 點資料則由控制邏輯29經訊號線293傳至幾何引擎24。 幾何引擎24之輸出爲與正處理中之三角形頂點有關的 資料（參數）。當disablel訊號之觸發顯示資料緩衝器26 處於失能狀態時，幾何引擎24之輸出即經由訊號線241 傳送至選擇器28，再經由訊號線281傳送至彩現引擎25。 當disablel訊號遭失效時，幾何引擎24之輸出即經由訊號 線243傳送至資料緩衝器26。如上述，資料緩衝器26根 據各指令進入指令佇列21之順序來儲存頂點資料與二維 繪圖指令。 選擇器28經由訊號線261接收儲存於資料緩衝器26 中之頂點資料。並透過訊號線281將頂點資料傳送至彩現 4SIS/200003TW 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·1111111 ^ 11111111 AWI · 1諳委員明示^\年^\月^日、f;护之 1JL:本有無1¾更實f内容是否准予修正。 經濟部智慧財產局員工消費合作社印製 548556 A7 B7 五、發明說明（q) 引擎25。待彩現引擎25將所有下達於二維指令前之三維 指令完成處理之後，即由idle2訊號之觸發顯示其處於閒 置狀態。回應此idk2訊號之觸發，儲存於資料緩衝器26 內之二維繪圖指令經訊號線263傳送至第一選擇器22，並 經由訊號線222傳送至二維繪圖引擎23。此機制係用來維 持指令佇列21中二維/三維繪圖指令之正確執行順序。 値得注意的是，使用繪圖記憶體27作爲幾何引擎24 之資料緩衝器會增加繪圖記憶體頻寬(bandwidth)的需求。 繪圖記憶體頻寬需求的增加會稍微減緩彩現引擎25之運 作速度。爲將此減緩程度降至最少，資料緩衝器26之存取 優先權需設定至最低。另有一替代方案，即只有在無其他 需求要存取繪圖記憶體27時，才可以由幾何引擎24來進 行存取資料緩衝器26之動作。然實際上，記憶體頻寬並非 隨時處於完全使用的狀態，因此根據本發明，幾何引擎24 與彩現引擎25之閒置時間可大量地減少。 同樣的，幾何引擎24中轉換引擎(transformation engine) 與打光引擎（lighting engine)間之處理速度差異亦非常明 顯。因此，在本創作之精神下，亦可提供與資料緩衝器26 功能極爲近似之一外部資料緩衝器，來作爲轉換引擎與打 光引擎間之緩衝。
4SIS/200003TW 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝ii —丨訂---------争·