TW529174B - Method for producing metal capacitor - Google Patents

Description

529174 五、發明說明（1) 、 本發明係有關於一種積體電路之製造方法，特別有關 於糧在半導體積體電路上形成金屬電容器之製造方法。 y 傳統之金屬電容器之製造方法會在電容器圖案化完成 後在其周邊形成一氮化矽層，而此種周邊包圍有氮化矽層 之孟屬電谷器結構會造成金屬電容器之側壁電性崩潰較早 於主體元件之崩潰。 - 為了能夠更清楚說明習知之金屬電容器之製造方法， · ，配合圖式，作詳細說明如后。首先，如第1A圖所示，係 提供一半導體基底10，此半導體基底10具有至少一金屬結 構1 1，而该金屬結構1 1是在包括絕緣層丨2及蝕刻停止層丨4 _ 所組成之複合的絕緣層中形成。 六α接著，請參見第1B圖，於金屬結構n上形成一金屬電 =器2 0。形成金屬電容器之步驟包括，先使用微影及蝕刻 製程於蝕刻停止層14中定義一開口，再依序形成一下電極 層22、一介電質層24、一上電極層26及一抗反射塗層“， 然後’使用微影及餘刻製程定義下電極層2 2、介電質層2 4 、上電極層26及抗反射塗層28以得到金屬電容器2〇。、之 後，於金屬電容器20上形成一氮化矽層3〇。 —在上述習知之金屬電容器之製程中，於電容器圖案化 完成後在其周邊形成一氮化矽層3〇，此種結構會造成金屬 _ 電容器之側壁電性崩潰較早於主體元件之崩潰。

為解決上述由於電容器周邊之氮化矽層所造成金屬電 容器之側壁崩潰問題，LUcent Techn〇lc)gies BeU

Laboratories 之 Ruichen Liu 等人所發表之”single mask

0503-7578TWF(N) ； TSMC2001-1195 ； ycchen.ptd 第4頁 529174 五、發明說明（2) metal-insulator-metal (Μ IM) capacitor with copper damascene metallization for sub-0. 18 // m mixed-mode signal and system-on-a-chip (SOC) applications” 中 提到Infineon/IBM group提出使用氮化矽層作為金屬障壁 層以建構一銅Μ I Μ電容器，其結構請參照第2 a圖，半導體 基底50、金屬結構51、絕緣層52、金屬電容器53、下電極 層54、介電質層56、上電極層58及氮化矽層60。其中為防 止漏電流沿著金屬電容器/氮化石夕層間之介面發生，需~多 加一道光罩製程將金屬電容器兩側側壁上之氮化砍層""去 除，如第2B圖所示。如此將增加製程之複雜性。 有鑑於此，本發明之目的在於提供一種金屬電容器之 製造方法，其可避免金屬電容器之側壁由於銅擴散造成電 性崩潰杈早於主體元件之崩潰，及防止漏電流沿著金屬電 容器/氮化矽層間之介面發生。 為達成上述之目的，本發明提出一種金屬電容器之製 造方法，首先，提供一半導體基底，具有一鑲嵌銅結構。 然後，於上述鑲嵌銅結構上形成一金屬層。接著，於上述 金屬層上形成-金屬電容器，其中該金屬電容器具有由氮 化钽層或氮化鈦層所構成之電極層。最後，於上述 容器之側壁形成一絕緣侧壁層。 ％ 實施例 本發明提 ^ 一 /同电谷裔之製造方法，首先係提你 一半導體基底100，此半導體美庇1ηη百各 , 一山 1股I底100具有5少一鐘嵌麵么 構，如第3 Α圖所示，鑲嵌铜έ士播1 瓜銅結構可以為單鑲嵌銅結構或售

529174 五、發明說明（3) 鑲嵌銅結構，本實施例係以雙鑲嵌銅結構來舉例說明，本 發明之半導體元件之詳細構造尚包括場效電晶體（F i e 1 d Effect Transistor，FET)，但未詳示於圖中，以簡化該 圖示及其後之說明。為了說明方便本實施例之多層雙鑲私 銅結構係以X層銅結構來舉例說明，此銅結構之層數可為^ 數層至數十層或以上，並無一定之限制，雙鑲嵌銅結構是 由一導孔部Vxq及一内連接部Μχ所組成，而該導孔部i及 内連接部Mx是在包括絕緣層1〇2、1〇6及蝕刻停止層1〇4所 組成之複合的絕緣層中形成，絕緣層丨〇 2、1 〇 6例如是氧化 ，層，勉刻停止層1 04、1 〇8例如是氮化矽層。而本實施例 疋以於第X層銅結構上方形成金屬電容器來舉例說明。 々接著，仍請參見第3A圖，於内連接部Μχ上依序形成一 第一蝕刻停止層1 08及一介電層丨丨〇。介電層丨丨〇例如形成 一厚度約650 0至70 0 0 Α之氟矽玻璃層。 然後，於内連接部Μχ上之第一蝕刻停止層1〇8及介電 層no中形成一電容器開窗口（capacitor open wind〇w) 112例如使用微影及蝕刻製程定義介電層11 ο及蝕刻停止 層1 0 8以得到電容器開窗口丨丨2。 其次，請參閱第3B圖，於電容器開窗口丨丨2内形成一 ，屬層114至介電層110之上平面止，金屬層114為一單鑲 嵌金屬結構。金屬層114例如以物理氣相沉積製程形成銅 金屬層，再利用平坦化製程，如化學機械研磨，將多餘銅 金屬層磨除。 再者，請參閱第3C圖，於金屬層114上形成一金屬電

529174 五、發明說明（4) 谷裔。形成金屬電容|§之步驟包括’先依序形成一下電極 層1 16、一介電質層1 18、一上電極層120及一抗反射塗層 I 2 2。下電極層11 6例如形成一厚度約2 5 0至3 5 0 A之氮化鈕 層或氮化鈦層；介電質層118可以使用介電常數大於3之介 電質層，例如形成一厚度約350至4 00 A之氧化鈕層、二氧 化石夕層或氮化碎層；上電極層1 2 0例如形成一厚度約4 5 〇至 5 5 0 A之氮化鈕層或氮化鈦層；抗反射塗層丨2 2例如形成一 厚度約250至350A之氮化鈦層。

之後’晴參閱苐3D圖’定義下電極層116、介電質層 118、上電極層120及抗反射塗層122以形成金屬電容器124 。例如使用微影及蝕刻製程定義下電極層丨丨6、介電質層 II 8、上電極層1 2 0及抗反射塗層1 2 2以得到金屬電容器1 2 4

之結構。 P 接著’清參見第3 E圖，於金屬電容器1 2 4之側壁形成 一絕緣側壁層1 2 6。例如使用電漿促進化學氣相沈積法全 面性形成一二氧化矽層，再蝕刻此二氧化矽層以形成絕緣 側壁層1 26，如此即完成本發明之金屬電容器。在本發明 之金屬電容器124完成後，可繼續於金屬電容器124上形成 一第二蝕刻停止層128及一第二絕緣層13()。

最後，請參見第3F圖，於介電層丨丨〇、第二蝕刻停止 層128及第二絕緣層130中形成一第二雙鑲嵌銅結構且 與金屬電容器124電性連接。第3F圖中標示、者為導孔部 h。 由以上可知’本發明使用氮化鈕層或氮化鈦層取代銅

0503-7578TWF(N) ； TSMC2001-1195 ； ycchen.ptd 第7頁 529174 五、發明說明（5) 層作為電容 入二氧化矽 其他高介電 氮化矽材料 側邊形成絕 化矽層直接 層間之介面 較早於主體 壓。 雖然本 限定本發明 神和範圍内 當視後附之 器之電極層町以有效阻止銅擴散（銅易擴散進 ^ )，因此可以使用氧化鈕層、二氧化矽層或 常數材料取代氮化矽層作為介電質層，以防止 之易漏電現象。再者，本發明在金屬電容器之 緣側壁層，使得金屬電容器能被隔離不會與氮 接觸，可防止漏電流沿著金屬電容器/氮化石夕 發生，而不會造成金屬電容器之側壁電性崩产 元件之朋 >貝，且可以獲得較佳之線性電容電 發:月已以較佳實施例揭露如上 何熟習此項技藝者，在不脫離本發明：： 申d更動與潤飾’因此本發明之保護範圍 申明專利範圍所界定者為準。

529174 圖式簡單說明 為讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 第1 A至第1 B圖係顯示傳統之金屬電容器之製造方法之 製程剖面圖。 第2A至第2B圖係顯示Infineon/IBM group所提出之金 屬電容器之結構。 第3A至第3F圖係代表本發明實施例之金屬電容器之製 造方法之製程剖面圖。 [符號說明] 10、 50、100〜半導體基底； 1 2、5 2、1 6、1 0 2、1 0 6 〜絕緣層； 1 4、1 8、1 0 4、1 0 8〜蝕刻停止層； 11 0〜介電層； 11、 5 1〜金屬結構； 11 2〜電容器開窗口； 11 4〜金屬層； 22、54、116〜下電極層； 24、56、1 18〜介電質層； 26、58、120〜上電極層； 2 8、6 0、1 2 2〜抗反射塗層； 20、53、124〜金屬電容器；

Mx、Mx+1〜内連接部； 1 2 6〜絕緣側壁層；

0503-7578TWF(N) ； TSMC2001-1195 ； ycchen.ptd 第9頁 529174 圖式簡單說明 1 2 8〜第二名虫刻停止層； 1 3 0〜第二絕緣層；

Vh、vx〜導孔部。 第10頁 0503-7578TWF(N) ; TSMC20〇]_-1195 ; ycchen.ptd

Claims (1)

1. 529174 六、申請專利範圍 1 · 一種金屬電容器之製造方法，包括下列步驟： 提供一半導體基底，具有一鑲嵌銅結構； 於該鑲嵌銅結構上形成一金屬層； 於該金屬層上形成一金屬電容器，其中該金屬電容器 具有由氮化鈕層或氮化鈦層所構成之電極層；以及 於該金屬電容器之側壁形成一絕緣側壁層。 2 ·如申請專利範圍第1項所述之金屬電容器之製造方 法，其中形成該金屬層之步驟，包括： 於該鑲嵌銅結構上依序形成一第一蝕刻停止層及一介 電層； 於該鑲嵌銅結構上之該第一餘刻停止層及該介電層中 形成一電容器開窗口；以及 於該電容器開窗口内形成一金屬層填滿該電容器開窗 π 〇 3. 如申請專利範圍第1項所述之金屬電容器之製造方 法，更包括下列步驟： 於該金屬電容器上形成一第二絕緣層及第二蝕刻停止 層；以及 於該第二蝕刻停止層及該第二絕緣層中形成一第二鑲 嵌銅結構且與該金屬電容器電性連接。 4. 如申請專利範圍第1項所述之金屬電容器之製造方 法，其中形成該金屬電容器之步驟，包括： 依序形成一下電極層、一介電質層、一上電極層及一 抗反射塗層；以及

   0503-7578TWF(N) ； TSMC2001-1195 ； ycchen.ptd 第11頁 529174 六、申請專利範圍 定義該下電極層、該介電質層、該上電極層及該抗反 射塗層以形成該金屬電容器。 5.如申請專利範圍第1項所述之金屬電容器之製造方 法，其中，該第一及第二絕緣層係一氧化物層。 6 ·如申請專利範圍第1項所述之金屬電容器之製造方 法，其中，該第一及第二蝕刻停止層係一氮化矽層。 7. 如申請專利範圍第3項所述之金屬電容器之製造方 法，其中，該下電極層係形成一厚度約2 5 0至3 5 Ο A之氮化 钽層或氮化鈦層。 8. 如申請專利範圍第3項所述之金屬電容器之製造方 法，其中，該介電質層係形成一厚度約3 50至400 A之氧化 鈕層、二氧化矽層或氮化矽層。 9 ·如申請專利範圍第3項所述之金屬電容器之製造方 法，其中，該上電極層係形成一厚度約4 5 0至5 5 0 A之氮化 I旦層或氮化鈦層。 1 0.如申請專利範圍第3項所述之金屬電容器之製造方 法，其中，該抗反射塗層係形成一厚度約25 0至350 A之氮 化鈦層。 11.如申請專利範圍第1項所述之金屬電容器之製造方 法，其中，該鑲嵌銅結構係為單鑲嵌銅結構。 1 2 ·如申請專利範圍第1項所述之金屬電容器之製造方 法，其中，該鑲嵌銅結構係為雙鑲嵌銅結構。 1 3.如申請專利範圍第1項所述之金屬電容器之製造方 法，其中形成該絕緣側壁層之步驟，包括：

   0503-7578TWF(N) ； TSMC2001-1195 ； ycchen.ptd 第12頁 529174 a '中請專纖目 — 使用電漿促進化學氣相沈積法全面性形__^ 層；以及 —氧化石夕 餘刻該二氧化秒層以形成該絕緣側壁層。 1 4 · 一種金屬電容器之製造方法，包括下 提供一半導體基底，具有一鑲嵌鋼結構；/驟· 於該鑲嵌銅結構上形成一金屬層； 於該金屬層上形成一金屬電容器，其中該 > 具有一由氧—化钽層、二氧化矽層或氮化矽層椹士電容器 質層；以及 霉成之介電 於該金屬電容器之側壁形成一絕緣側壁層。 1 5 ·如申請專利範圍第丨4項所述之金屬電容器之製造 方法，其中形成該金屬層之步驟，包括： 於該鑲嵌銅結構上依序形成/第一蝕刻停止層及_介 電層； 1 於該鑲後銅結構上之該第刻停止層及該介電層中 形成一電容器開窗口；以及 於該電容器開窗口内形成/金屬層填滿該電容器開窗 Π 〇 16·如申請專利範圍第η項所述之金屬電容器之製造 方法，更包括下列步驟： 於該金屬電容器上形成一第二絕緣層及第二餘刻停止 層；以及 於該第二蝕刻停止層及該第二絕緣層中形成一第二鑲 嵌銅結構且與該金屬電容器電性連接。

   0503-7578TWF(N) » TSMC2001-1195 » ycchen.ptd 第 13 買 529174

   1 7 ·如申請專利範圍第1 4項所述之金屬電容器之製造 方法，其中形成該金屬電容器之少驟，包括·· 依序形成一下電極層、一介電負層、一上電極層及一 抗反射塗層；以及 定義該下電極層、該介電質層、該上電極層及該抗反 射塗層以形成該金屬電容器。 1 8 ·如申請專利範圍第丨4項所述之金屬電容器之製造 方法，其中，該第一及第二絕緣層係一氧化物層。 1 9 ·如申請專利範圍第丨4項所述之金屬電容器之製造 方法’其中，該第一及第二蝕刻停止層係一氮化矽層。 2 〇 ·如申請專利範圍第丨7項所述之金屬電容器之製造 方法’其中，該下電極層係形成〆厚度約250至350 A之氮 化鈕層或氮化鈦層。 2 1 ·如申請專利範圍第丨7項所述之金屬電容器之製造 方法，其中，該上電極層係形成一厚度約4 5 0至5 5 0 A之氮 化鈕層或氮化鈦層。 2 2 ·如申請專利範圍第丨7項所述之金屬電容器之製造 方法，其中，該抗反射塗層係形成一厚度約2 5 0至3 5 0 A之 氮化鈦層。 2 3 ·如申請專利範圍第1 4項所述之金屬電容器之製造 方法，其中，該鑲嵌銅結構係為單鑲嵌銅結構。 24·如申請專利範圍第丨4項所述之金屬電容器之製造 方法，其中，該鑲嵌銅結構係為雙鑲嵌銅結構。 25·如申請專利範圍第1 4項所述之金屬電容器之製造

   0503-7578TWF(N) ; TSMC2001-1195 ; ycchen.ptd 第 14 頁 529174

   0503-7578TWF(N) ； TSMC2001-1195 ； ycchen.ptd 第15頁