TW525349B - System and method for programming oscillators - Google Patents

Description

525349 五、發明説明（2 ) 跳動增加。最後塗鍍過程也導致生產率損失。例如，有可 能塗鍍附著失敗。進一步，最後塗鍍以晶體曝露來實施， 因此對環境影響更敏感。在晶體以最後塗鍍來調諧之後， 晶體密封。因此，最後塗鍍過程成本高、費人工 ，減低晶體品質及潛在性造成不良。 精準晶體振盪器（PXO)諸如在ESPOO，芬蘭之微類比系 統公司（Micro Analog Systems)的 MAS9271 及 MAS1173， 包括用於修整晶體頻率之數位控制電容性調諧網路，其通 常校準及作業和數位頻率合成器無關。如此，使用PXO， 晶體可調諧到所期望頻率在小容許度內。其可包括最後塗 鍍過程。然後，利用公稱乘及除値來程式規畫數位頻率合 成器而獲得所期望輸出頻率。 原理上，振盪器裝置可庫存做爲原料零件（blankparts；)， 而在振盪器製造商出貨前最後步驟時，以封裝形式來程式 規畫客用頻率。其將使得客用及標準晶體之製造能夠快速 週轉，而不需專用昂貴晶體或客戶專用裝置之存貨。在本 情形中，振盪器不是現場程式規畫，而且振盪器之積分器 在產品內仍必需照規範來訂購在預定頻率之特殊振盪器， 並且仍必需等待振盪器製造商之客戶專用化而招致很高的 設置費用’其對於小訂單非常不合算，而且增加數日或數 週之作業時間。 CY2037包含晶片上振盪器及用於細微調諧輸出頻率之 分離式振盪器調諧電路。晶體電容性負載可選擇性地以程 式規畫一組七個EPROM位元來調整。本特徵通常係用來 -4- 525349 五、發明説明（3 ) 補償晶體變動値或來獲得更精確合成頻率。 通常可程式規畫振盪器之使用以振盪器晶體修整到公稱 値來開始。然後，振盪器電路乘及除比値來永久地程式規 畫（在EPROM內）。最後，至少在CY2037之情形中，晶體 之作業頻率以調諧位元來調諧獲得所期望的最大値誤差。 CY203 7 PLL晶片具有很高析像度。其具有12位元反饋 計數乘法器及1 0位元參考計數除法器。如此能高度精確 地及穩定地輸出具有低誤差之合成時鐘頻率，例如零或低 到百萬分之幾（ppm)。時鐘可進一步以8個輸出除法器1、 2、4、8、16、32、64及128中之任一選擇來修正。除法 器輸入可選爲PLL或晶體振盪器輸出，來提供總共16個 分離輸出選擇。輸出可在TTL及CMOS責務週期位準之 間選擇。 PLL之公稱輸出頻率以下列公式來決定：

Fpll = 2x(P + 5)/(Q + 2)xFPEf 其中P是反饋計數器値，而Q是參考計數器値。P及Q 是EPROM可程式規畫値。 CY2037之一版包含特定調諧電路來細微調諧裝置之輸 出頻率。調諧電路包含在振盪器驅動反相器兩側上之1 1 個對數大小的負載電容器陣列。電容器負載値可以7個 Osc-Tune(振盪調諧）位元來EPROM程式規畫，而且可以 小增量來遞增。因爲電容器負載遞增，所以電路細微調諧 到更低頻率。電容器負載値對於1 00:1總控制比値自 0.17PF 變動到 8PF ° CY2037使用以包括VSS及VDD之簡單2線4腳介面 525349 五、發明説明（4 ) 來程式規畫之EPROM。時鐘輸出可產生達25 0MHz。根據 設計，整個EPROM架構可重新程式規畫一次，允許已程 式規畫庫存改變或重新使用。CY2037包括44位元乘2行 EPROM塊，其保有全部架構資訊。程式規畫字包含來自 EPROM之資料及行選擇（Row Sel)位元，其決定在正常作 業期間所接達之行。Cypress建議位元在兩行中必需匹 配，因此，當行〇程式規畫時，雖然行1保留沒有程式規 畫，而Row Sel位元行0程式規畫成0。當行1程式規畫 時，行0之Row Sel程式規畫成1，可允許覆蓋寫入。 CY2037包含EPROM暫存器之外也會陰影暫存器 (shadow register)，其視需要來去能。陰影暫存器完全是 EPROM暫存器之拷貝，而且當有效位元（Valid bit)沒有設 定時是初始暫存器（default register)。其當原型或生產環 境需要量測及調整CLKOUT頻率多次時十分有用。多次 調整可以陰影暫存器來實施。一旦所期頻率達到時，即 EPROM暫存器永久地程式規畫。 因而，CY203 7之下述基本特徵根據EPROM內所儲存 資料來控制：及饋計數器値（P);參考計數器値（Q);輸出 除數選擇；振盪調諧（負載電容値）；責務週期位準（TTL或 CMOS);電力管理模態（OE或PWR-DWN);電力管理時間 (同步或非同步）；及輸出源頻率（PLL或晶體）。 PLL頻率合成器使用參考輸入來產生輸出時鐘。參考輸 入可以石英晶體或外部時鐘源來提供。PLL頻率合成器之 輸‘出時鐘的精確度及穩定度和其參考輸入成直接比例。如 -6· 525349 五、發明説明（6 ) 方程式2來產生： fP = fs(l+CI/2(C〇 + CL) …方程式 2 其中CL=自晶體所見之電容性負載。例如，當並聯諧振 晶體安置在提供電容性負載Cl-Ci〇acj之皮氏振盪器（並聯 振盪器電路時，其調諧到特定Cl〇ad，將在預定頻率振盪。 如果自皮氏振盪器中之晶體所見電容性負載不同於額定 Ci〇ad，則自額定頻率之頻率變化以下述方程式3來產生： (fp(rated)_fp(actual))/fp(rated) Cl/2(( 1 / c〇 + Cl) - 1 / (C〇 + Cl)) •••方程式3 其中： fp(ratec〇 =晶體額定頻率 fp(aetual) =晶體在振盪器電路中之實際頻率 Ci〇ad =晶體之額定電容性負載 CL =自振盪器電路中之晶體所見電容性負載 如此，期望修整電容器網路使得用於晶體之變動的電路調 諧來允許作業頻率細微校準。本作用是分析性，所以因爲 電容之變化在作業頻率的改變可以精確地預測。 通常，所選CY203 7之EPROM暫存器以適當乘（P)及除 (Q)比値來程式規畫，而獲得所期望輸出頻率，通常稍爲 高於所期望最後頻率。控制器以習知之技術來根據頻率計 數器及其演算法的輸出來計算乘及除比値。在P及Q程式 規畫在裝置內之後，振盪器之輸出以數個調諧條件來量 測，例如測試關於各調諧位元之輸出的影響。然後，控制 器判定最佳調諧位元組，而其等程式規畫在EPOM內。如 525349 五、發明説明（7 ) 此，DCXO通常是先根據公稱振盪器頻率來正常地程式規 畫，然後，以修整來調整振盪器頻率來獲得所期望之輸出。 通常，振盪器具有對溫度之本質靈敏度。如此，輸出頻 率將隨作業溫度之變化而自公稱値來變動。習知使用所謂 TCXO或溫度補償晶體振盪器來補償變化。溫度補償網路 可以是類比或數位化。通常，期望提供具有穩定頻率之晶 體控制振盪器，其可以外部電壓來控制。其稱爲電壓控制 晶體振盪器或VCXO。例如，高精確鎖相迴路及射頻收發 器可使用本裝置。許多TCXO裝置也提供VCXO功能，而 且稱爲電壓控制、溫度補償晶體振盪器（VCTCXO)。 基本上，現代TCXO及VCXO裝置以改變視感測電壓而 定振盪器晶體上的電容性負載來作業。其通常使用變容二 極體（varactorK電容隨著逆向偏壓來變動之二極體），其響 應類比控制電壓。其提供無段類比控制，相對使用交換電 容器網路來修整電容性負載。 微類比系統公司（在芬蘭之Espoo城，網址爲www.mas-oy.com)製造一種電壓控制、溫度補償晶體振盪器（VCTCXO) 電路，MAS 1175。第8圖示其方塊圖，其提供三點溫度補 償、串聯匯流排用於程式規畫及修整，EPROM參數儲存 及類比補償。如此，提供數位電容性修整網路及類比電容 性控制網路兩者。電路需要外部晶體及變容二極體。 發明之槪述及目的 本發明提供許多改良之數位控制振盪器系統。根據第一 實施例，本發明使用很簡單之程式規畫裝置及終端機或個 -9- 525349 五、發明説明（8 ) 人電腦，來提供現場程式規畫EPROΜ可程式規畫振邊器 裝置之系統及方法。 根據本發明之另一架構，消除用於調諧晶體之最後塗鍍 過程’而在單一過程中整合電子式調諧晶體及選擇數位頻 率合成器之作業參數的過程。如此，以處理晶體振盪器之 調諧暫存器做爲輸出頻率控制之整合部份來消除製造步 驟’而在選擇作業參數獲得更大彈性，且改善品質。 EPROM可程式規畫振盪器裝置較佳地包括電子式可程 式晶體頻率調諧器及高精準頻率合成器。根據本發明，該 兩屬性結合廢除最後塗鍍之需要性，而例如因而增加輸出 品質（降低相位雜訊及跳動），增加產品品質（降低晶體環境 污染之可能性或電鍍剝脫），減少成本，減少需要熟練技 術工人，減少製造週期時間（且允許最後製造步驟不需集 中而可在現場程式規畫），允許完全地標準化製造振盪 器，及/或增加製造產量。 塗鍍也提供降低振盪器跳動之進一步改善。以使用陶質 基體所封裝在工業標準5x7mm金屬包裝之石英晶體及 CY2037來測試所設計之振盪器在10-20MHZ之頻率範圍 (輸出），跳動範圍自95-220ps(雙模分佈）（25,000個抽樣） 。然而，當具有lOnF及lOOnF之間的內部電源供給旁路 電容器安置在封裝內側時，跳動降低到55- 1 20ps之間（高 斯型式分佈）（25,000個抽樣）。通常，旁路電容器安置在組 件電路板上，而不在振盪器封裝內，因此其明顯之優點令 人驚奇。可能地跳動之降低是由封裝導線之電感所獲得。 -10- 525349 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 程式規畫DCXO(CY203 7)之過程基本上決定自由晶體振 盪器作業頻率，例如，在可用調諧値之範圍內，然後計算 最佳P、Q除數選擇及調諧値，來獲得具有可接受誤差 (ppm)及最小Q値之所期望振盪器作業頻率。因此，對照 典型習用技術之方法，晶體調諧和振盪器參數p、Q及除 數選擇同時地選擇而不是事先地實施。其獲得更大彈性來 使得各種參數最佳化。因此，在本過程中，因爲晶體及調 諧參數之差異，所以P、Q及除數選擇參數可在符合相同 輸出頻率規範之振盪器間變動。 因此，本發明之一架構提供高精確度振盪器系統，其不 需細微調諧振盪器晶體。本發明之另一架構以整合作業來 提供晶體作業頻率及輸出頻率平移兩者之細微調諧而程式 規畫的振盪器。本發明進一步之架構提供一種用於可程式 規畫振盪器之程式規畫裝置，其在單一作業中選擇最佳晶 體頻率調諧及頻率合成。 因此，本發明提供人使用者介面系統及方法，其提供可 程式規畫振盪器裝置之介面，其用於程式規畫符合本文所 述全部或某些目的。 初始地’晶體之公稱頻率使用頻率計數器來量測。本頻 率較佳地以在未程式規畫狀態中可程式規畫之振盪器來量 測，使得晶體頻率自身量測。較佳地，也以在可用調諧範 圍測試晶體輸出來量測系統的調諧靈敏度。通常，需要少 數量測値，例如，在7個位元調諧系統內8次量測値。雖 然各位元組合之輸出頻率也可量測，即，全部7個位元範 -12- (請先閱讀背面之注意事寫本頁) 裝 . -1線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 經濟部智慧財產局員工消費合作社印製 525349 A7 B7 五、發明說明（11) 圍之128個値，但其不是必需，因爲調諧作用通常可根據 本範圍之稀疏抽樣來精確地預測，較佳地測試各位元之靈 敏度，但是不必要分離。位元之調諧作用表示在晶體上之 多加電容及降低其作業頻率，其通常是非線性；因此，當 在晶體上之總電容負載較高時，低次位元在輸出上具有降 低作用，即導致較低ppm變化。 調諧位元之靈敏度是使用暫態程式規畫技術來測試，即 陰影暫存器。以改變陰影暫存器之內容，決定負載在晶體 上之調諧電容器的電容性作用，而不用永久地修改振盪器 。如此，調諧靈敏度可在程式規畫振盪器（即，CY2037)之 前來決定，振盪器在未程式規畫狀態中輸出晶體參數頻率 無關於P、Q及除數選擇。 在DCVCTCXO之情形中（即組合MAS1172及CY2037) ，溫度補償網路（即，MAS 11 75)也可保持在未程式規畫狀 態，直到計算出用於數位PLL除法器網路（CY2037)之係數 爲止。其在非期望組之P、Q及除數比値情形中，允許所 要程式規畫之溫度補償參數替代組（而不是以正常演算法 所提供者）的選擇。如此，在修整電容器値儲存在非揮發 性記憶體前以DCXO實施例中暫時計算之相同方法，同樣 地，也可使用溫度補償電路來提供多加變數而使得電路性 能最佳化。 在振盪器之基頻及調諧靈敏度決定之後，決定調諧位元 、乘及除（P及Q)比値及除選擇之最佳設定來使得ppm誤 差最小。因爲調諧位元在程式規畫之前尙未確定，比較習 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） h------------裝—— (請先閱讀背面之注意事寫本頁) 1 . 525349 五、發明説明（12) 用設計，其提供多加自由度來選擇振盪器程式規畫之條件 °連同高精準P及Q參數，根據本發明之方法及系統獲得 更高品質、更低成本及現場可程式規畫性。優良上，晶體 沒有經歷最後塗鍍過程，如此保有低相位雜訊及跳動。 在調諧靈敏度決定之後，計算乘、除及除數選擇之參數 ’且全部程式規畫到裝置內，即在非揮發性記憶體內。優 點上，CY2〇37裝置允許振盪器在第二暫存器組中二次程 式規畫，而允許裝置重新使用或重新分配，且進一步使得 報廢減到最小。 振盪器之頻率是以頻率計數器來決定，其可以是在程式 規畫裝置內部或提供爲外部系統。較佳地，系統架構提供 個人電腦用於介面、控制及頻率計數器，例如IEEE-488 裝置及個人模組作爲振盪器之直接邏輯介面。然而，可提 供單一系統或在模組間不同地分離之功能。個人模組可以 是低成本設計來允許分離專用個人模組提供用於各特定型 式之振盪器裝置。個人電腦及頻率計數器是通用資源，而 不需專用於振盪器程式規畫。當然，個人電腦只是便利性 介面及處理資源，而且可如所期望地來更換。使用現代個 人電腦，整個程式規畫作業每個振盪器在少於20秒內完 成。 本發明之另一實施例整合全部所需要介面及智能在個人 模組內，其在本情形中是完整的程式規畫器。相同地，個 人模組可包括內建之網路伺服器）（Web server)，且經TCP/ IP通訊協定經任何便利性所提供實際交通層來通訊。因爲 -14- 525349 五、發明説明（13) 所分析用於最佳性之參數組大’所以個人模組不需要尋找 最佳解決方案之參數空間（parameter space)，而需要微小 智能，較佳地使用分離過程來決定最佳參數。 而且也可能留下調諧位元未經程式規畫，而經陰影暫存 器之內含來使得振盪器作業。例如，其允許在作業期間調 諧之數位控制，例如，建構數位溫度補償振盪器（TCXO) 。另一方面，也可使用習用TCXO補償技術，而裝置包括 經歷調諧及參數最佳化過程之類比溫度補償網路（諸如 MAS 11 75)。在數位TCXO之情形中，簡單之熱感測器和 簡單微控制器介面，然後，其如必要地重新程式規畫在陰 影暫存器內之調諧位元，來保持所期望輸出頻率。此數位 方案也可使用來產生展開之頻譜振盪器輸出，一種微共鳴 (Chirp)或其他期望波形。 根據本發明之典型程式規畫演算法是根據下述方案來執 行：定義誤差容許度，其爲公稱輸出頻率之ppm誤差；決 定晶體頻率及調諧靈敏度；然演算法尋找轉換所量測晶體 頻率成爲在誤差容許度頻帶內之期望頻率的參數組。通常 期望使用最小除値Q。乘數選擇因數在11倍頻範圍 (CY2037)上提供頻率之倍頻定標（octave scaling)。因此， 演算法尋找可接受參數組之遞升Q次的參數空間。 爲了獲得低ppm誤差、相位雜訊及跳動，通常期望在 中間調諧範圍公稱調諧値處以Q、ppm誤差及除數選擇來 優先次序有用參數組。參數組也使用不同於公稱値之調諧 値來尋找可接受組。如果需要，可測試所建議調諧値之作 用來確保結果如預期。 -15- 525349 A7 經濟部智慧財產局員工消費合作社印製 發明說明（ 如上所述，其所提供外部溫度補償網路中，調諧功能通 常倂合在外部補償網路內。然而，較佳之程式規畫方法是 相同，且包含遞近承諾振盪器修整値直到DCXO參數選定 之後爲止。 典型可接受DCXO誤差容許度是l50PPm，其完全可不 用調諧値來獲得。另一方面，根據本發明，誤差通常保持 在±lppm內。本情形中，通常期望徼勵5個高調諧位元 ’因爲其將增加其餘位元之調諧分辨度。例如，在 CY2037中，在〇〇〇〇〇〇〇-〇〇〇〇001調諧狀態間，最低有效 位元具有約8ppm靈敏度；在1 1 1 1 1 1 〇-1 1 1 1 1 1 1狀態間， 最低有效位元有約2ppm之靈敏度。然而，限定調諧參數 範圍將使得找到可接受參數組更困難。 如此’例如以CY2037所能提供高精確度程度，利用具 有例如離公稱期望値達2,000至3,000ppm誤差之原晶體 (raw crystal)，其可避免製造振盪器之”最後塗鍍”作業。 根據本發明，在局部主或內藏處理器上執行之程式讀取振 盪器輸出及調諧靈敏度之値，及計算P、Q及除數選擇之 値，而獲得期望輸出期望値。然後，調諧演算法補償在誤 差容許度範圍內之殘餘誤差（residual error)。例如，此程 式以Visual Basic™，C及Access資料庫語言來寫入。 本開關電容器調諧來有效地消除最後塗鍍過程，是利用 晶體對負載電容之下述方程式，如方程式2所示： Fi = Fr*(Ci/(2*C〇 + CL)+l) ·••方程式 2 因此，例如，本方法量測CY2037裝置在8-15調諧値的 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事 裝—— 寫本頁) · --線· 525349 A7 B7 五、發明說明（） F 1。其意即在各調諧値之C i的槪略値，然後允許Fr、C〇 、Ci及Cstray之計算。其結果使得未完成振盪器調諧，即 使具有很不精確晶體亦然。 程式規畫介面提供讀取及寫入功能。用於讀取，系統允 許CY2037之確認及CY2037完全程式規畫之確認。用於 寫入’系統允許選擇現有列’所選列之程式規畫及以特定 位元型式載入陰影暫存器。 在用於人可讀取之輸出中，讀取位元型式可註釋，而因 此解碼成爲數份（portion)。此外，程式規畫裝置可作爲多 種振盪器型式之翻譯程式器，因此，具有不同個性 (personality)。在本情形中’例如，註釋特徵是部份資料 輸入及輸出之正常化特徵。然而，通常所需要介面是特定 用於某型式之振盪器裝置，而提供分離個性模組比較多功 程式規畫裝置更有效率。 較佳地’程式規畫器和9600Baud、無奇偶（no parity)、 8個資料位元及1個停止位元之標準串列埠（即RS-232埠） 形成介面。當然，也可使用其他介面，包括平行式 (Centronics)、USB、IEEE-488、Firewire(IEEE-1 394)、 12C匯流排（bus)等。進一步，程式規畫器可使用HTML介 面，且作爲內藏式網際網路伺服器，例如，包括和TCP/IP 通訊協定之lOBaseT介面。 通常，主系統決定程式規畫參數，即，P、Q及除數選 擇及調諧位元，且例如，可使用預定程式完全地自動和頻 率計數器及程式規畫板來通訊。 -17- 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · :-------------裝—— (請先閱讀背面之注意事寫本頁) . · --線. 經濟部智慧財產局員.工消費合作社印製 525349 A7

五、發明說明（17 ) 經濟部智慧財產局員工消費合作社印製 控制’用於選擇振盪器之多數調諧狀態；電腦程式，用於 計算演算法之有效參數，來根據在多數調諧狀態期間所接 收振盪器之輸出頻率，轉換及調諧晶體諧振頻率到所期望 頻率誤差容許度內之値；及程式規畫器，用於以所計算參 數之有效組來程式規畫振盪器之非揮發性記憶體。 本發明再進一步之目的在於提供一種電腦可讀取媒介， 包含程式用於實施下列步驟：接收所期望輸出頻率；決定 晶體諧振頻率之一組數位化調諧字詞的調諧作用；計算演 算法之有效參數，來根據所決定調諧作用而調諧晶體諧振 頻率到所期望頻率誤差容許度內之値；及輸出至少一組所 計算有效參數。 根據本發明各種實施例，所期望最大誤差容許度是輸入 ，限制有效振盪器控制參數組。 振盪器較佳地是鎖相迴路頻率合成器，具有用於頻率轉 換之乘參數及參數。振盪器較佳地在晶體上也具有電容性 負載，以數位化調諧字詞來控制而轉變其詣振頻率。根據 本發明各種實施例，大致所有可用參數計算是爲了決定符 合全部設計需求之潛在有效參數。替代性地，理論上可用 參數分組（subset)可以估算，例如，其中振盪器記憶體之 位元預先程式規畫，或其中強制其他考量。 本發明之另一目的在於提供一種系統及方法，用於程式 規畫具有非揮發性記憶體來持續性地儲存控制演算法及調 諧控制之可程式規畫振盪器，其中調諧作用在控制演算法 程式規畫非揮發性記憶體之則先決定。因此，當決定調諧 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事 寫本頁) 裝 *線· 525349 A7 B7 經濟部智慧財產局員工消費合作社印製 20五、發明說明（） 如第1A圖所示，CY2037提供高精確度PLL、EPROM架 構暫存器組、晶體振盪器及除數選。第1 B圖表示用於控 制及調諧振盪器頻率之可程式規畫調諧電容器組。 第5圖表示可程式規畫裝置1經由R232串列介面7和 主電腦介面，頻率計數器3其可以是分離式模組或整合在 主電腦4或程式規畫裝置1內來提供晶體振盪器（在測試 中之裝置）到個人電腦4之輸出頻率讀數，及程式規畫裝 置和晶體振盪器2介面來用於其程式規畫。主電腦4具有 顯示屏幕、鍵盤6及滑5用做其使用者介面。 第6 A及6B圖表示本發明較佳實施例之槪略圖示。程 式規畫裝置包含微控制器例如Atmel89C52、串列介面驅 動器例如使用RS-232和主電腦4通訊之線性技公司所製 LT1182(見第6A圖）、各種電源供給調節器組件（未圖示） 、一組數位緩衝器電路（見第6B圖）、及用於在測試中裝 置（DUT)之插座。 振盪器程式規畫裝置1之微控制器在使用期間和主電腦 4系統通訊，其使用專用應用軟體和程式規畫裝置1來通 訊。 如在第7A及7B圖中所示，控制器初始重設在開始狀 態11。然後，作業員選Power Vdd、輸出控制、振盪器之 Sync及型式、及期望作業頻率12。 然後，控制器讀取裝置之兩列（row of the device)來判定 其是否已程式規畫1 3。僅在少有情形中振盪器之列可重新 程式規畫，即，其中僅新程式需要完全地改變任何位元自 -22- (請先閱讀背面之注意事 寫本頁) 裝 «' 線！ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525349 五、發明説明（21) 〇狀態到1狀態。因此，控制器之兩列如果已重新程式規 畫則通常重新設定。如果列0尙未程式規畫14，則處理過 平壬等找來程式規晝本列1 7，否則，列1程式規畫。如果列 1要程式規畫，則列0位元在列〇及1兩者中設定在1。 振Μ益可程式規畫兩次以上，以決定各先在列1中程式 規畫爲〇之値來尋找Ρ、Q及除數選擇用於降低頻率數。 例如，如果在列1之Ρ値是0〇〇1〇〇1〇〇〇(Η，則其可以改 變〇位元成爲1之P値，即100100100001來重新程式規 畫。 如果可以發現其中僅零位元改變用於期望新頻率之一組 p、Q及除數選擇値，則振盪器可程式規畫二次以上。自 比較未程式規畫部份，將有減少之値組。 然後，所選擇列之陰影暫存器順序地設定在0、1 6、 32、48、64、80、96及112之値，然後量測輸出頻率，如 此測試最高三位元之調諧値2 1。低位元較不重要，且通常 更一致性，所以通常不需要實際量測。 在調諧過程中，如果輸出頻率不能讀取，則振盪器一則 沒有存在或則不良，而控制器重新設定用於次一測試組 23。 根據調諧量測及期望輸出頻率，fR、CG及C!之値以方 程式2由已知fL及CL來計算24 : F, = Fr*(Ci/(2*C〇 + CL)+l) ·••方程式 2 在本情形中，所使用基頻fR是調諧値48頻率，允許在最 佳化25期間之正及負偏差（deviation)。然後計算在裝置之 -23- 525349 A7 B7 經濟部智慧財產局員工消費合作社印製 22 五、發明說明（) 頻率限制26內該組之有效參數p、q、除數選擇及ppm誤 値26。 然後以Q及ppm來排序該組之有效參數、p、Q、：27及 選擇具有低pmm之最小Q値28。在鎖相迴路所使用方程 式中，P/Q分數減化到最簡式。 然後’使用fL方程式來選擇調諧値而最佳地使得所選 擇Q値之pmm誤差歸零29。 然後所建立之程式規畫序列29傳送到控制器，包括P 、Q、除數選擇及調諧値30，然後其程式規畫到裝置之 EPROM列暫存器內。然後檢查振盪器是否適當地程式規 畫；如果沒有，則EPROM寫入重新嘗試額外三次35。如 果振盪器仍未適當程式規畫，則作業放棄。如果成功地完 成，則作業者被告知如此，而裝置重新設定用於新程式規 畫循環。 實例 2-TCVCDCXO 實例1電路修改是以所連接到CY2037輸入XG之 MAS 11 75的輸出替代第8圖所MAS 11 75振盪器之輸出來 用於第1B圖電路中之晶體。因此，CY2037之調諧電容器 網路沒有效用，因而不需顯示。使用第5圖所示程式規畫 裝置具有爲此所設計在第6A及6B圖中更詳示之不同振 盪器程式規畫1個性模組（personality module)。尤其，第 6B圖之電路額外地處理MAS 11 75之時鐘、資料及程式規 畫輸入接點（inputpin)。該信號（以及可能地其他測試及診 斷信號）可傳送到振盪器封裝上之接點。 -24- (請先閱讀背面之注意事 寫本頁) 言 Γ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525349 立、發明説明（23 ) 程式規畫方法倂合第7A圖所示初始CY2037程式規畫 步驟及第7B圖所示選擇作業及振盪器修整値，而選擇測 試修整値可除外。在第7B圖中，其發現所選擇爲0、1 6 、32、48、64、80、96、112 用於檢測 CY2037 調諧網路 之特性最佳。反之，可測試具有電容性修整網路25%容許 度之MAS 11 75的各位元，即可試測0、1、2、4、8、16、 32、64、128，256、5 12或各種位元組合。當然MAS 1175 提供透明暫存器模態，其中補償讀取EPROM或位移暫存 器內所儲存値，允許電路在程式規畫前先功能測試。 在實施用於調諧振盪器及選擇DCXO係數之第7圖所示 步驟前，先定義溫度補償參數。事實上，MAS 11 75溫度補 償功能在計算之後可保持未程式規畫，以便允許在選擇 DCXO作業參數之更大彈性。第9圖表示溫度靈敏度之量 測、參數之計算及溫度補償網路之程式規畫。 溫度靈敏度之量測包含當使用外部頻率參考來量測輸出 頻率時，保持振盪器在預定溫度中作業。晶體可放置在爐 或環境控制室內，而在其作業溫度範圍例如0°至50°內 測試。通常，振盪器在其額定或公稱負載下測試，而允許 在量取量測値前先輸定。 如第9圖所示，例如，振盪器電路在至少三種溫度之多 種溫度條件下測試。然後，資料使用於計算振盪器之溫度 相依性。MAS 11 75提供線性、三次項（cubic term)、反折 點（inflection point)、及靈敏度（在變容器之電壓控制）的參 數控制。 程式規畫初始4 0是進入程式規畫器之個性模組中的程式 -25- 525349 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4) 規畫模式。然後，決定晶體之反折點溫度，及反折點控制 程式規畫4 1來補償本溫度。然後頻率偏置初步地補償42 但不是程式規畫，而其他暫存器暫時設定在中間値43。變 容器靈敏度使用靈敏度暫存器來修整到所期望靈敏度44。 以系統初步修整來量測具有至少三種不同溫度（反折及線 性）或至少四種不同溫度（反折、線性及三次項靈敏度）之頻 率輸出。然後，計算爲獲得平滑頻率;響應之參數値46。然 後，在程式規畫前電路可使用所建議値來測試。 然後，第7B圖所示方法使用來決定最佳DCXO參數及 電容性調諧値。然後所計算參數以振盪器在室溫之作業來 測試49。如果該値沒有問題50，且如果該値在容度內， 則各種EPROM暫存器程式規畫51。然後以程式規畫器1 傳送訊息來移開己程式規畫之振盪器，及重新設定系統 52 ° 另一方面，根據可用P、Q、除數比値，如果所決定參 數之尤其除數比値Q有問題，即除數比値太高，則可重新 計算溫度補償値46，尋找位移輸出頻率足夠允許所期望 DCXO參數。本情形中，較佳地在溫度補償參數重新計算 後，因爲溫度補償値不是最佳，所以驗證振盪器在溫度上 作業49。例如，調整三次靈敏度項、反折點及線性，可獲 得新作業點，其改變晶體作業控制，而其符合功能性之容 許度及規範。 實例3 第1 0 A圖表示具有外部電源供應旁路電容器之習用技術 -26- (請先閱讀背面之注意事 寫本頁) --裝 · •線！ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525349 五、發明説明（25 ) 封裝振盪器。通常，封裝PLL振盪器依賴外部旁路電容器 。在較大封裝尺寸有些已知非PLL振盪器包括內部旁路電 谷益。弟1 Ο B圖表不根據本發明之具有內部電源供給旁路 電容器的封裝PLL振盪器。根據本實施例，在振盪器容器 內提供10-l〇〇nF晶片電容器用於電源供給旁路。 第11A及11B、及11C及11D圖分別表示在100MHz (第11A及11B圖）及40MHz(第11C及1 ID圖）PLL振盪器 之第1 〇A圖比較實例及第1 0B圖實例兩者間跳動分佈分 別比較跡線（tracing)。在各情形中，非旁路振盪器顯示雙 模態（或在某些情形中沒有顯示之三模態分佈），而具有內 部旁路電容器之PLL振盪器具有以高斯分佈之全部低跳動。 跳動量測是使用HPE363 1 A電源供給器而在測試夾具中 施加額定負載到在測試中之振盪器來獲得。LeCroy LC684DXL示波器具有PP0968GS/S轉接器、來自HP1144A 主動探針（active probe)之輸入及HP1142電源供給器做爲 輸入。HP53121A頻率計數器提供10MHz時基（timebase) 。示波器及頻率計數器使用GPIB控制匯流排來和個人電 腦通訊。 各水平劃分是1〇.〇□。第11A及11B圖各表示25179 跳動計數，而第1 1C圖表示25 086跳動計數，及第11D 圖表示25 003 6跳動計數。各振盪器以3.3V電源供給器及 3 0 P F輸出負載來測試。 在第11A圖中，週期是30.519ns，低限是30.4143ns， 高限是30.5 87 8ns，範圍是1 73.50ps而偏差（Sigma)是 -27- 525349 A7 B7 i、發明說明（26 ) 43.21 ps。在第1 1B圖中，週期是30.519ns，低限是 30.4789ns，高限是30.5523ns，範圍是72.50ps而偏差是 10.06ps。在第1 1C圖中，週期是24.998ns，低限是 24.8 966ns，高限是25.063 6ns，範圍是167. OOps而偏差是 23.23ps 〇 在第 11D 圖中，週期是 24.999ns，低限 24.9416 ，高限是25.05 1 6ns，範圍是110· OOps，而偏差是12.29ps。 第12圖表示在頻率範圍內外部旁路實施例（第10A圖） 及內部旁路實施例（第1 0B圖）間相位跳動量測之比較。如 第12圖所示，在上跡線中所表示非旁路PLL振盪器在整 個頻率寬範圍內總是比較內旁路PLL振盪器具有更大跳動。 雖然上述詳述說明已表示、說明及指出本發明所應用到 各種實施例之基本創新特徵，但是擅於本技術者會實施所 述系統及方法之形式和詳細說明的各種省略例、替換例及 改變，而當然沒有背離本發明之精神。因而，本發明之全 部範圍確定在附錄之申請專利範圍。 符號之說明 (請先閱讀背面之注意事 寫本頁) 裝 口，« . 經濟部智慧財產局員工消費合作社印製 1 程式規畫裝置 2 晶體振盪器 3 頻率計數器 4 主電腦 5 滑鼠 6 鍵盤 7 串列介面卡 11 開始狀態 12 操作頻率 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 525349 六、申請專利範圍 1. 一種用於程式規畫數位式調諧振盪器之方法，包含下列 步驟： (a) 接收所期望頻率； (b) 決定在晶體諧振頻率上一組數位調諧字詞之調諧作用； (c) 計算演算法之有效參數，而根據該所決定調諧作用 來用於轉換及調諧晶體諧振頻率到所期望頻率誤差 容許度內之値；及 (d) 程式規畫在非揮發性記憶體內所計算參數之有效組。 2. 如申請專利範圍第1項之方法，尙包含輸入所期望最大 誤差容許度之步驟。 3. 如申請專利範圍第1項之方法，其中該演算法包含具有 用於頻率轉換之乘參數及除參數的鎖相迴路頻率合成。 4. 如申請專利範圍第1項之方法，其中該調諧字改變在該 晶體上之電容性負載，因而改變其諧振頻率。 5. 如申請專利範圍第1項之方法，其中該計算步驟大致評 估全部有用參數來決定該有效參數。 6. 如申請專利範圍第1項之方法，其中該調諧作用在非揮 發性記憶體之程式規畫前先決定。 7. 如申請專利範圍第1項之方法，進一步包含提供分離振 盪器程式規畫控制器及計算裝 置，及在該計算裝置及振盪器程式控制器間通訊有效參 數組之步驟。 8. 如申請專利範圍第1項之方法，其中該晶體槪略地調諧。 9·如申請專利範圍第1項之方法，其中該晶體之諧振頻率 -------------- 525349 A8 B8 C8 D8 六、申請專利範圍 大致以沒有任何最後塗鍍過程調諧來決定。 1 〇.如申請專利範圍第1項之方法’其中該演算法包含具有 乘參數及除參數用於頻率轉換的鎖相迴路頻率合成法’ 而其中該有效參數根據中間調諧値來計算，以遞增除參 數來排序，然後以排序次序來評估使得頻率誤差歸零到 該誤差容許度內之調諧作用功能。 11. 如申請專利範圍第1項之方法，尙包含下列步驟： (e) 決定該晶體之溫度靈敏度； (f) 計算溫度補償參數組·，及 (g) 程式規畫在非揮發性記憶體內所計算溫度補償參數 組。 12. 如申請專利範圍第1項之方法，其中該數位調諧振盪器 也接收類比調諧信號。 13. —種用於程式規畫數位調諧振盪器之裝置，包含： (a) 輸入端，用於接收所期望振盪器頻率； (b) 輸入端，用於接收該數位調諧振盪器之輸出頻率； (c) 控制器，用於選擇該振盪器之多數調諧狀態； 經濟部智慧財產局員工消費合作社印製 l·----II---— II --- (請先閱讀背面之注意事項ml寫本頁) i線· (d) 電腦程式，用於計算演算法之有效參數，用於根據 在該多數調諧狀態期間所接收該振盪器之輸出頻率，來 轉換及調諧該晶體諧振頻率到該所期望頻率誤差容許 度內之値；及 (e) 程式規畫器，用於以所計算參數之有效組來程式規 畫該振盪器之非揮發性記憶體。 14. 如申請專利範圍第13項之裝置，其中該裝置也接收所 .... __ - 30 - 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 525349 A8 B8 C8 _____ D8 六、申請專利範圍 期望最大誤差容許度之輸入。 --------------裝--- (請先閱讀背面之注意事項Ιϋ寫本頁) 15·如申請專利範圍第13項之裝置，其中該演算法包含具 有乘參數及除參數用於頻率轉換之鎖相迴路頻率合成 器。 1 6·如申請專利範圍第丨3項之裝置，其中該調諧狀態包含 在該晶體上電容性負載之改變。 17·如申請專利範圍第13項之裝置，其中該電腦程式大致 評估全部有用參數來決定該有效參數。 18. 如申請專利範圍第Π項之裝置，其中該調諧狀態在以 該所計算參數來程式規畫該非揮發性記憶體前先決定。 19. 如申請專利範圍第13項之裝置，進一步包含分離振盪 器程式規畫控制器及計算裝置，其中該有效參數組在該 計算裝置及振盪器程式規畫控制器間通訊。 20. 如申請專利範圍第1 3項之裝置，其中該晶體大致調諧。 21. 如申請專利範圍第Π項之裝置，其中該晶體之諧振頻 率大致以沒有任何最後塗鍍過程調諧來決定。 經濟部智慧財產局員工消費合作社印制衣 22. 如申請專利範圍第13項之裝置，其中該演算法包含具 有乘參數及除參數用於頻率轉換之鎖相迴路頻率合成 法，及其中該有效參數以電腦程式根據中間調諧値來計 算，以遞增除參數來排序，然後以排序次序來評估使得 頻率誤差歸零到誤差容許度內之調諧作用的功能。 2 3.如申請專利範圍第1 3項之裝置，進一步包含用於決定 該晶體溫度靈敏度之裝置及用於計算溫度補償參數組 之電腦程式。 __-31-_ __ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ~ "" 525349 A8 B8 C8 D8六、申請專利範圍 24. —種電腦可讀取媒體’包含程式以用於實施下列步驟： (a) 接收所期望輸出頻率； (b) 決定在晶體諧振頻率上一組數位調諧字詞的調諧作 用； (c) 計算演算法之有效參數，用於根據該所決定調諧作 用來轉換及調諧該晶體諧振頻率到該所期望頻率誤差 容許度內之値；及 (d) 輸出至少一組所計算有效參數。 25 · —種鎖相迴路振盪器，具有振盪器晶體、鎖相迴路積體 電路、用於安裝該振盪器晶體及鎖相迴路積體電路之電 路基體及外蓋（cover)，該改良包含在該基體上及外蓋內 提供電源供給器旁路電容器。 26. —種鎖相迴路振盪器，包含振盪器晶體、鎖相迴路電路 、溫度補償電路及晶體頻率修整電路在共用密封之封裝 內。 L------------裝 (請先閱讀背面之注音？事項||||寫本頁) 訂---------線』 經濟部智慧財產局員工消費合作社印製 __-_>32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉