TW525168B - Memory structure and the controller used therewith - Google Patents

Memory structure and the controller used therewith Download PDF

Info

Publication number
TW525168B
TW525168B TW090121825A TW90121825A TW525168B TW 525168 B TW525168 B TW 525168B TW 090121825 A TW090121825 A TW 090121825A TW 90121825 A TW90121825 A TW 90121825A TW 525168 B TW525168 B TW 525168B
Authority
TW
Taiwan
Prior art keywords
memory
storage area
capacity
replacement
scope
Prior art date
Application number
TW090121825A
Other languages
English (en)
Inventor
Ching-Fang Yan
Shiau-Yang Shiu
Fu-Lung Ni
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW090121825A priority Critical patent/TW525168B/zh
Priority to US10/064,916 priority patent/US20030051106A1/en
Application granted granted Critical
Publication of TW525168B publication Critical patent/TW525168B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/202Non-volatile memory
    • G06F2212/2022Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Description

A7 B7 ^558twf.doc/006 五、發明說明(丨) 本發明是有關於一種記憶體架構及其所使用的控制 器,且特別是有關於一種整合多種記憶體於一體的一種記 憶體架構及其所使用的控制器。 高密度的快閃記憶體(FLASH memory)已在很多應用方 面使用,如可攜式電話(Mobile phone)及個人數位助理器 (PDA)。其中,快閃記憶體主要是用來儲存程式碼,資料 碼(如文字字型,影像,聲音等)及個人的資料(如電話號 碼)。而由於系統穩定後,程式碼及資料碼已經固定,所 以以高密度快閃記憶體來儲存程式碼及資料碼,並不符合 經濟效益。藉由減少快閃記憶體的容量需求,而只將快閃 記憶體用來儲存會產生變動的個人資料,可降低整個裝置 的成本。因此,一種同時包括快閃記憶體及遮罩式唯讀記 憶體(Mask ROM)的記憶體架構,有實際上存在的必要。 習知整合兩種記憶體的記憶體架構包括一快閃記憶體 及一靜態隨機存取記憶體(SRAM),並將此兩種記憶體包 含在同一封裝中。此記憶體的架構特徵在於,快閃記憶體 及SRAM共同分享位址線及資料線,但是各自擁有自己的 控制線及電源線,因此,結合成的記憶體架構的腳位與快 閃記憶體不同,無法與快閃記憶體相容。 因此由上述所知,習知之技術具有以下缺點: 1 ·因總體腳位數的不同,而產生相容性的問題,使印 刷電路板需要重新佈局。 2·由於控制訊號及電源訊號的不同,軟體方面必須改 寫。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 525168 7 55 8twf. doc/006 A7 B7 五、發明說明(z) (請先閱讀背面之注意事項再填寫本頁) 有鑑於此,本發明提供一種記憶體架構及其所使用的 控制器。此種記憶體架構,係由兩種記憶體組合而成,但 是以其中一種記憶體的總體腳位數爲此記憶體架構的總體 腳位數,且此兩種記憶體使用相同的控制線及電源線,因 此可以達到消除相容性的問題及使軟體不需改寫的目的。 爲達成上述目的,本發明提出一種記憶體架構,此記 憶體架構一次所能讀取的記憶體範圍稱爲總體記憶容量, 且此記憶體架構之記憶容量爲總體記憶容量時具有總體腳 位數,此總體腳位數爲此記憶體架構之使用腳位數與未使 用腳位數的和。此記憶體架構包括容量爲第一記憶容量的 第一記憶體,與容量爲第二記憶容量的第二記憶體。且第 一記憶體之記憶容量爲特定之固定容量時具有數量爲第一 使用腳位數的腳位,而第二記憶體之記憶容量爲固定容量 時則具有數量爲第二使用腳位數的腳位。其中,第一使用 腳位數大於第二使用腳位數,且此記憶體架構的總體腳位 數符合第一記憶體之記憶容量爲總體記憶容量時的第一總 體腳位數。 經濟部智慧財產局員工消費合作社印製 在本發明之一較佳實施例中,第一記憶容量與第二記 憶容量之總和與該總體記憶容量相同。 在本發明的另一較佳實施例中,第二記憶容量大於第 一記憶容量,且第二記憶體具有記憶容量分別與第一記憶 容量相當之數個儲存區。此第一記憶體係用以取代第二記 憶體之儲存區中的一個,以使讀取此記憶體架構時所能讀 取的範圍爲第一記憶體與第二記憶體除被第-j記憶體所替 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525168 755 8twf. doc/00 6 A7 B7 經濟部智慧財產局員工消費合作社印製 i、發明說明(>) 換之儲存區外的數個儲存區。而且被第一儲存區所替換的 儲存區可替代第二記憶體之儲存區中,除被第一記憶體所 替換的儲存區之外的任一個儲存區。此外,尙可包括至少 一個第二記憶體替換儲存區,而每一個第二記憶體替換儲 存區的記憶容量係與上述的儲存區相當。任一個第二記憶 體替換儲存區可替代一個上述的儲存區,以使此記憶體架 構所能讀取的範圍爲上述之第一記憶體、用以替換儲存區 的至少一個第二記憶體替換儲存區,以及儲存區中未被前 述兩者所替換的部分。 在本發明的另一較佳實施例中,此記憶體架構更包括 至少一個替換記憶體,此替換記憶體之記憶容量與第二記 憶容量相同。當讀取此記憶體架構之時,讀取之範圍爲第 二記憶體或一個上述替換記憶體所形成之讀取記憶體中未 被第一記憶體替換的儲存區,以及上述的第一記憶體。 在本發明的又一個較佳實施例中,此記憶體架構不但 具有至少一個替換記憶體,更具有至少一個第二記憶體替 換儲存區。其中,第二記憶體本身或替換整個第二記憶體 的替換記憶體如上被稱爲讀取記憶體,而第二記憶體替換 儲存區則用以替換上述讀取記憶體中的部分儲存區,以使 得讀取此記憶體架構時所能讀取的範圍爲上述之第一記憶 體、替換讀取記憶體中部分儲存區所用的第二記憶體替換 儲存區,以及讀取記憶體中未被第一記憶體與第二記憶體 替換儲存區所替換的部分儲存區。 本發明還提供一種記憶體架構,此記憶體架構包括具 本纸張尺度適用中國國家標準(CNS)A4規格 (210 X 297公釐)
Aw -------1 ^--------- (請先閱讀背面之注意事項再填寫本頁) 525168 7558twf.doc/006 A7 B7 五、發明說明(4 ) 有第一容量的第一記憶體,以及具有第二容量的第二記憶 體。其中,此記憶體架構之總體腳位數符合第一記憶體於 總體記憶容量時的第一總體腳位數。 本發明另外還提供一種記憶體架構所使用的控制器, 其適用於具有第一記憶體與第二記憶體的記憶體架構中。 此控制器具有區塊辨識單元,命令辨識單元,以及記憶體 選擇單元。其中,區塊辨識單元根據所輸入之存取位址而 輸出記憶體存取訊號。命令辨識單元則根據所輸入之控制 訊號輸出一個記憶體模式訊號。記憶體選擇單元即根據此 記憶體存取訊號與記憶體模式訊號以決定存取第一記憶體 或第二記憶體。 在本發明之一較佳實施例中,記憶體架構所使用的 控制器的區塊辨識單元具有第一記憶體位址暫存器及第一 比較器。其中,第一記憶體位址暫存器係用以儲存可辨識 用以表示第一記憶體之位址的辨識第一記憶體位址位元。 第一比較器係用以比較該辨識第一記憶體位址位元與所輸 入之存取位址中對應於該辨識第一記憶體位址位元的部分 位元,並根據比較結果輸出一比較訊號。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在本發明的一個較佳實施例中,此控制器還具有一個 取代儲存區暫存器,第二比較器,虛擬儲存區暫存器以及 一個多工器組。其中,定義辨識取代儲存區位址位元爲可 辨識用以表示第二記憶體中被第一記憶體所取代之儲存區 所要取代的第二記憶體之儲存區的位址。取代儲存區暫存 器則係用以儲存此辨識取代儲存區位址位元。第二比較器 6 本紙張尺度適用準(CNSM4規格⑵〇 X 297公餐) 525168 A7 B7 755 8twf. doc/006 五、發明說明(夕) 則比較辨識取代儲存區位址位元與存取位址中對應於辨識 取代儲存區位址位元的部份,並根據比較所得的結果輸出 一個致能訊號。虛擬儲存區暫存器用以儲存辨識第一記憶 體位址位元。而多工器組則根據上述的致能訊號,將辨識 第一記憶體位址位元或存取位址之相對應位元傳送到解碼 器。 此外,控制器還可以包括一個介面電路,此介面電路 則係用以更動上述之第一記憶體位址暫存器,取代儲存區 暫存器與虛擬儲存區暫存器三者中至少一個的儲存內容。 在本發明的另一個較佳實施例中,此控制器除了區塊 辨識單元,命令辨識單元,以及記憶體選擇單元之外,還 具有取代儲存區暫存器,第二比較器,交換儲存區暫存器, 以及多工器組。其中,取代儲存區暫存器用以儲存前述之 辨識取代儲存區位址位元。第二比較器則比較此辨識取代 儲存區位址位元與存取位址中對應於此辨識取代儲存區位 址位元的部份,並根據比較所得的結果輸出致能訊號。交 換儲存區暫存器儲存辨識第一記憶體位址位元與表示替換 記憶體之編號的一個替換編號。其中,替換記憶體係用以 替換第二記憶體。而多工器組則根據此致能訊號以將交換 儲存區暫存器中所儲存之辨識第一記憶體位址位元或所輸 入之存取位址之相對應位元傳送到解碼器。 綜上所述,本發明藉由控制訊號及總體腳位數的整 合,再加上本發明所設計的可選擇任一種記憶體之存取位 址的控制器,可使由兩種記憶體所組成的記憶體架構的總 7 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) -----------•裝--------訂---------MW, (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 525168 A7 B7 7558twf.doc/006 五、發明說明(6) (請先閱讀背面之注咅?事項再填寫本頁) 體腳位數能與其中一種記憶體總體腳位數相符。因此,本 發明可以解決之前多種記憶體組成新記憶體架構時所產生 的總體腳位數不符而導致電路必須重新设δ十的問題。 爲讓本發明之上述和其他目的、特徵和優點,能更加 明顯易懂,下文特舉較佳實施例,並配合所附圖示,做詳 細說明如下: 圖式簡單說明: 第1圖繪示的是根據本發明之記憶體架構之一較佳實 施例的電路方塊圖; 第2圖繪示的是根據本發明之記億體架構之一較佳實 施例的記憶體配置方塊圖; 第3圖繪示的是根據本發明之記憶體架構所使用之控 制器之一較佳實施例的方塊圖; 第4圖繪示的是根據本發明之記憶體架構所使用之控 制器之一較佳實施例的電路圖; 第5圖繪示的是根據本發明之記憶體架構之另一較佳 實施例的一記憶體配置方塊圖; 經濟部智慧財產局員工消費合作社印製 第6圖繪示的是根據本發明之記憶體架構所使用之控 制器之另一較佳實施例的電路圖; 第7圖繪示的是根據本發明之記憶體架構之再一較佳 實施例的一記憶體配置方塊圖; 第8圖繪示的是根據本發明之記憶體架構之再一較佳 實施例的另一記憶體配置方塊圖; 第9圖繪示的是根據本發明之記憶體架構之再一較佳 8 本紙張尺度適用中國國家標準(CNS)A4規格(2_1〇 X 297公髮)-- 525168 7558twf.doc/006 A7 B7 五、發明說明(1) 實施例的再一記憶體配置方塊圖;以及 (請先閱讀背面之注意事項再填寫本頁) 第10圖繪示的是根據本發明之記憶體架構所使用之 控制器之再一較佳實施例的電路圖。 重要元件標號·· 20,50,70,80,90 :記憶體架構 100,22,52,72,82,92 :遮罩式唯讀記憶體 102,24,54,74,84,94 :快閃記憶體 208,508,708,808,908 ··快閃記憶體儲存區 200-206,500-507,700-707,709,800-807,800,-807,, 900-907,900’-907’,909,910 :遮罩式唯讀記憶體之儲 存區 104 , 210 , 210a , 510 , 510a , 710 , 810 , 810a , 912 :控 制器 30 :區塊辨識單元 32 :命令辨識單元 34 :記憶體選擇單元 402,606,1006 :第一記憶體位址(FS)暫存器 404,620 ··比較器 經濟部智慧財產局員工消費合作社印製 602 :取代儲存區(RS)暫存器 604 :虛擬儲存區(VS)暫存器 608,1008 :控制器部分電路 610 :介面電路 612 ··多工器組 61 4,616,61 8 ··緩衝器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525168 A7 B7 7558twf.d〇c/006 五、發明說明(?) 1004 :交換儲存區(SS)暫存器 ^佳實施例: 在說明實施例之前必須注意的是,在以下的實施例中 雖然爲了方便起見僅以快閃記憶體與遮罩式唯讀記憶體 (Mask ROM)爲例說明,但熟知此技藝者當知,只要是以兩 種不同的記憶體組合成一個記憶體架構,而想以符合其中 一種記憶體的總體腳位數爲此記憶體架構之總體腳位數的 狀況,就可以本發明適用之。其中總體腳位數爲使用腳位 數與未使用腳位數的和。使用腳位數包括位址、資料、控 制、電源及接地等訊號所使用的腳位數。而未使用腳位數 是不需連接至其它地方的腳位數。換言之,本發明對熟悉 此技藝者而言,當可適用於以兩種不同的記憶體組合成一 個記憶體架構的狀況,而非僅能限定於快閃記憶體與遮罩 式唯讀記憶體的組合上。 第1圖繪示的是本發明所提供之記憶體架構的一個較 佳實施例的電路方塊圖,此記憶體架構包括記憶體容量爲 64M位元的Mask ROM 100、記憶體容量爲8M位元的快閃 記憶體102、以及控制器104。此記憶體架構的特徵在於 其腳位配置必須與64M位元的快閃記憶體所使用的腳位配 置完全相同。而在此記憶體架構之中的控制器,則是用來 決定以哪一種記憶體存取資料。 請參照第2圖,其繪示的是根據本發明之記憶體架構 之一較佳實施例的記憶體配置方塊圖。在第2圖中,讀取 範圍爲64M位兀的記憶體架構2〇包括記憶體容量爲56m 10 -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇 X 297公爱) 525168 A7 B7 7558twf.doc/006 五、發明說明(气) 位元Mask ROM (22)、記憶體容量爲8M位元的快閃記憶體 24、以及控制器210。其中以快閃記憶體24之儲存區208 之大小做爲Mask ROM (22)分區的標準,也就是每個分區 爲8M位元。因此,記憶體架構20可分爲8個儲存區,這 8個儲存區是透過儲存區位址中的最高三個位元(PA21, PA20及PA19)做解碼。其中,Mask ROM (22)被分爲7個 儲存區(圖中標號爲200至206),當存取到標號爲207的 儲存區時,在此記憶體架構20之下就會轉而存取由快閃 記憶體24所提供的8M記憶體空間(標號208)。 在以兩種記憶體組合而成的新記憶體架構下,當兩種 記憶體的容量總和與外界讀取新記憶體架構時所看到的總 體記憶容量相同,則此新記憶體架構所使用之控制器的一 個較佳實施例可以第3圖繪示的方塊圖表示。在本實施 例中,控制器包含三個部分:(1)區塊辨識單元30,用以 根據所輸入之存取位址輸出相對應的記憶體存取訊號;(2) 命令辨識單元32,用以根據所輸入之控制訊號輸出記憶體 模式訊號;以及(3)記憶體選擇單元34,其根據上述的記 憶體存取訊號與記憶體模式訊號,決定存取兩種記憶體的 其中一'種。 第4圖繪示的是根據本發明,而以快閃記憶體與Mask R⑽所組成之記憶體架構所使用之控制器之一較佳實施例 的電路圖。其中,如第3圖中的區塊辨識單元30在第4 圖中包含以下兩個部分:(1)第一記憶體位址儲存區(以下 簡稱FS)暫存器402,用來儲存可辨識用以表示快閃記憶 11 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公髮) "一 ^--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 525168 A7 755 8twf. doc/00 6 __B7__ 五、發明說明(A?) (請先閱讀背面之注意事項再填寫本頁) 體24之位址的一組辨識第一記憶體位址位元,在本實施 例中則是指代表快閃記憶體儲存區208之位址的最高三個 位元的値。(2)比較器(Comparator )404 ’用來比較所輸入 之存取位址中的最高三個位元(PA21,PA20及PA19)與FS 暫存器302的値,並根據比較的結果輸出前述的記憶體存 取訊號。 經濟部智慧財產局員工消費合作社印製 控制器210a的運作情形如下:在FS暫存器402中儲 存代表快閃記憶體儲存區之位址的最高三個位元的値,並 於接收到外界存取此記憶體架構的位址時,由比較器404 比較所接收到的位址中最高的三個位元與FS暫存器中的 値是否相同。當相同時且命令致能訊號(Command Enable, 以下簡稱CE#)爲低位準時,無法讀取Mask ROM,並產生 快閃記憶體命令致能訊號(Command enable FLASH,簡稱 CE_F),以存取快閃記憶體。相反地,當比較器104比較 所接收到的位址中最高的三個位元與FS暫存器中的値不 同且CE#爲低位準時,則允許存取Mask ROM中的儲存區。 此外,當CE#命令致能訊號且寫入致能訊號(Write Enable,簡稱WE#)同時爲低準位時,例如將寫入(program) 或淸除(ei^se)的命令傳送至快閃記憶體,故Mask ROM不 允許被讀取。在本實施例中,CE#與WE#即爲第3圖中所述 之控制訊號,而後續的訊號處理部分則包括了第3圖中的 命令辨識單元32與記憶體選擇單元34。 爲使上述的實施例更顯而易懂,以下列的例子來做說 明。請同時參照第2圖,當FS暫存器402的値是(1,1, 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) "" 6 IX 5 2 ^55 8twf. doc/006 ----- B7__ 發明說明(丨I) 1),如果(PA21,PA20,PA19)的位址也是(1,1,1),貝 ij 存取快閃記憶體儲存區208 ;如果(PA21,PA20,PA19)
Input Address 存取資料的區域 0-6 0-6(Mask ROM) 7 7(FLASH) ------------t--- (請先閱讀背面之注音?事項再填寫本頁) 的位址是(1,1,〇),則存取Mask ROM的儲存區206。其 存取資料的區域與輸入位址之間的關係可詳如以下列袠 声設FS臀里器706的値爲7) ·· 奉· 經濟部智慧財產局員工消費合作社印製 接下來請參照第5圖,其所繪示的是根據本發明之 記憶體架構之另一較佳實施例的的一記憶體配置方塊圖。 在此請注意,由於在之後的實施例中都是以快閃記憶體_ Mask ROM爲例子,因此將以新記憶體架構稱呼之後的記憶 體架構。在第5圖中,讀取範圍爲64M位元的新記憶體架 構50包括記憶體容量爲64M位元的Mask ROM(52)、記憶 體容量爲8M位元的快閃記憶體54、以及控制器510。在 此記憶體架構下,快閃記憶體508可以取代任一儲存區(如 507 ),而其所使用的方法則與第2圖所示的記憶體架構相 同。而且被取代的儲存區(507)還可以取代其它的儲存區 ( 500-506)。雖然第5圖所繪示的記憶體配置架構中,Mask ROM與快閃記憶體之記憶容量的總合會大於外界讀取此記 憶體架構時所看到的總體記憶容量,但卻可以在設計上更 有彈性。 而如第5圖所示的記憶體配置架構可以以第6圖所 繪示的控制器的電路達成控制所需的功能。請參照第6圖, 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 525168 7558twf. doc/006 A7 B7
五、發明說明( 其繪不的是根據本發明之記憶體架構所使用之控制器之另 一較佳實施例的電路圖。其中,控制器部分電路608所執 行的功能及架構與第4圖所示者相同,在此不予以重複 贅述。在第6圖中的控制器510a與第4圖的新記憶體架 構控制器的差異在於,(1)虛擬儲存區(Virtual Segment, 簡稱VS)暫存器604所儲存的是被快閃記憶體508所取代 之儲存區507的位址的最高三個位元。(2)取代儲存區 (Replaced Segment,簡稱RS)暫存器602所儲存的則是 被取代之儲存區(在本實施例中爲儲存區507)所要取代的 其他儲存區( 500-506)的位址的最高三個位元。(3)介面電 路610,其可用來改變FS暫存器606,RS暫存器602及VS 暫存器604的値。(4)多工器組612,包括三個多工器,用 以將VS暫存器604中所儲存的値或存取位址中的最高三 個位元(PA21,PA20,PA19)傳送至後續的解碼器650。其 中,在此實施例中,因FS與VS所儲存之資料相同,皆爲 儲存區(507)的位址的最高的三個位元。因此,或可以以 一暫存器取代,以簡化電路。 此架構的特徵在於,當RS暫存器602所儲存的値與 所輸入的存取位址經由比較器620的比較得到二者相同的 結果的時候,就由比較器620輸出一個致能訊號至多工器 組612,以將VS暫存器中所儲存的値透過多工器組以傳送 到解碼器650進行後續的操作。而當經由比較器620比較 所得的結果是RS暫存器602所儲存的値與所輸入的存取 位址不同時,則比較器620所輸出的致能訊號就會使多工 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝訂---I I I I — (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 525168 A7 7 55 8twf·d〇c/〇 Ο 6 _B7______— 五、發明說明(丨3 ) 器組612選擇將所輸入的存取位址中,經由位址緩衝器 614,616與618所暫存的最高三個位元(PA21,PA2〇, PA19),傳輸至解碼器650之中。 爲使其更顯而易懂,以下列的例子來做說明,當FS 暫存器606與VS暫存器604所儲存的値同樣是(1,1,丨)’ 而RS暫存器中所儲存的値爲(1,1,0)的時候,如果(PA21, PA20,PA19)的位址也是(1,1,丨)’則由於控制器部分電 路608的運作,無論RS暫存器602所存的値爲何,所存 取到的都會是快閃記憶體508。但如果(PA21,PA20, PA19) 的位址與FS暫存器606的內容不同,則必須視RS暫存器 602中所存的値來決定所輸入之存取位址進行存取操作的 標的。如果RS暫存器602所儲存的値是(1,1,1)且(PA21, PA20,PA19)的位址是(1,1,〇),則Mask ROM中的儲存 區506被存取。如果RS暫存器602所儲存的値是(1,1, 0)且(PA21,PA20,PA19)的位址是(1,1,0),則 Mask ROM 中的虛擬儲存區507被存取。其解碼器(Decoder)所得的 資料與輸入位址,VS暫存器604及RS暫存器602之間的 關係可詳如以下列表(假設FS暫存器606的値爲7):
Input Address VS register RS register Decoder 0-6 7 7 0-6(Mask ROM) 7 7 7 7(FLASH) 0-5 7 6 0-5(Mask ROM) 6 7 6 7(Mask ROM) 7 7 6 7(FLASH) 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 525168 7 55 8twf. doc/006
五、發明說明(丨 (請先閱讀背面之注意事項再填寫本頁) 第7圖繪示的是根據本發明之記憶體架構之又一較 貫施例的的5己彳思體配置方塊圖。在第7圖中,讀取範 0爲64M位元的新日己彳思體架構7〇包括$措㈣客量择72M 位元的㈣卿2)、記讎容量爲記7憶 體74、以及控制器710。Mask ROM中,在此記憶體架構下, 除了快閃sSk體708可以取代任一儲存區如7〇7及被取 代的儲存區7〇7可以取代其它的儲存區二_7()=外, 3s可以儲存E爲709(即專利範圍中所述之第二記彳章體替換 儲存區)來與被取代的儲存區707所取代之儲存區外的其 它的儲存區進行交換。 經濟部智慧財產局員工消費合作社印製 第8圖繪示的是根據本發明之記憶體架構之再一較佳 實施例的另一記憶體配置方塊圖。在第8圖中,讀取範圍 爲64M位兀的新記憶體架構8〇包括記憶體容量爲128M位 元的Mask ROM(82)、記憶體容量爲8M位元的快閃記憶體 84、以及控制器810。此架構.的特徵在於,快閃記憶體808 可以取代任一儲存區(如807),還可以一組額外的儲存區 (即專利範圍中所述之替換記憶體800’-807,)來與儲存區 800-807相互交換,並且快閃記憶體808也可以取代儲存 區807’。在交換之後,被快閃記憶體808取代的儲存區 807’,還可以取代其它的儲存區(800’-806’)。 第9圖繪示的是根據本發明之記憶體架構之再一較 佳實施例的再一記憶體配置方塊圖。在第9圖中,讀取範 圍爲64M位元的新記憶體架構90包括記憶體容量爲144M 位元的Mask ROM(92)、記憶體容量爲8M位元的快閃記憶 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 525168 A7 7 55 8twf. doc/00 6 1、發明說明(〇 體94、以及控制器912。此架構的特徵在於,快閃記憶體 908可以取代儲存區900〜907中之任一儲存區,且有一組 額外的儲存區(即專利範圍中所述之替換記憶體9〇〇, 407,) 可與儲存區900-907相互交換,快閃記憶體908可以取 代儲存區900’〜907’中之任一儲存區’,以及在交換之後, 被快閃記憶體908取代的儲存區907’,可以取代儲存區 (900’-906’)外,還可以儲存區909,910(即專利範圍中所 述之第二記憶體替換儲存區)來與被取代的儲存區9〇7,所 取代之儲存區外的其它的儲存區進行交換。 而如第7、8、9圖所示的記憶體配置架構可以第10圖 所繪示的控制器的電路達成控制所需的功能。請參照第10 圖’其繪示的是根據本發明之記憶體架構所使用之控制器 之再一較佳實施例的電路圖。由於第7、8、9圖的記憶體 架構之控制器具有相同的電路,所以配合第8圖的記憶體 架構作說明。其中,控制器部分電路1〇〇8所執行的功能 及架構與第4圖相同。第1〇圖之控制器81〇a與第6圖 的控制器510a的差異在於:交換儲存區(swap Segment , 簡稱SS)暫存器1004所儲存的內容包括兩個部分,其一是 被快閃記憶體所取代之儲存區的位址的最高三個位元,另 一則是用以替換儲存區800-807的替換記憶體的編號。在 本實施例中,則分別以位元S0-S2與位元S3來表示。在 此要補充說明的是,由於第9圖中之Mask R0M(92)之儲存 區爲18個,已經超過第1〇圖中之ss暫存器丨〇〇4所能選 擇的儲存區之最高數目16個,所以SS暫存器1〇〇4必須 17 '' 又 Τ囷國豕標準(CNS)A4規格(21〇x297公髮) -----------t ------$--— — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 8 6 IX 5 2 5 五 7 55 8 twf. doc/0 0 6 一 _B7 _發明說明(4) 多加一個位兀,才能達成第9圖的需求。以此類推,爲使 用更多的Mask ROM,就必須相對應於SS暫存器1〇〇4中增 加適當的位元數,以符合選擇時的需求。 此電路的運作與前述第6圖中的運作方式類似,現以 弟8圖爲例,將其邏輯特性以下表表示。其中,假設fs 暫存器1006的値爲7,且S3=0時代表原始的Mask ROM(即 儲存區800-807 ’後稱爲L.B·) ’而S3 = l時則代表替代記 憶體(前述的800’-807’,後稱爲H.B.): 經濟部智慧財產局員工消費合作社印製
Input S3 S2-S0 RS Decoder Address 0-6 0 7 7 L.B. 0-6 7 0 7 7 7(FLASH) 0-5 0 7 6 L.B. 0-5 6 0 7 6 L.B. 7 7 0 7 6 7(FLASH) 0-6 1 7 7 Η·Β· 0,-6, 7 1 7 7 7(FLASH) 0-5 1 7 6 Η·Β· 0,-5, 6 1 7 6 Η·Β· 7, 7 1 7 6 7(FLASH) 綜上所述,本發明具有如下的優點: 1.由Mask ROM與快閃記憶體所組合而成之新記憶體 架構的使用腳位數及腳位配置與快閃記憶體的使用腳位數 及腳位配置完全相同,可以消除相容性上的問題。 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 525168 7558twf·d〇c/0〇6 A7 ________ B7 五、發明說明(/φ 2. 由於Mask ROM與快閃記憶體使用相同的控制線及 電源線,軟體方面不必重寫。 3. 由上述之本發明所提供的多種記憶體架構,可機動 地更改記憶體的組合方式,使運用上更具彈性。 4·藉由組合上述的多種記憶體架構,可以得到各種不 同方式的記憶體組合。 在此要重複強調的是,上述實施例中雖然是以快問記 憶體與Mask R⑽爲例,但這並非是本發明的限制條件。 熟知此技藝者皆可運用本發明之精神於各種不同記憶體的 組合上,亦即,本發明實可運用於各種不同的記憶體組合, 如快閃記憶體、Mask ROM、靜態隨機存取記憶體等等。此 外,雖然在上述的實施例中提及的暫存器(如FS暫存器, RS暫存器,或SS暫存器等)是以三個位元爲其儲存內容, 但實際上其精神係在於儲存足以辨識特定儲存區或特定言己 憶體的位址位元,而非限定一定要是三個位元才行,且也 並不限定只能有三個暫存器。熟悉此技藝者當知,藉由增 加暫存器的個數以及電路的小幅修改,就能夠增加所使用 之某一特定記憶體的儲存區個數或所能替代之儲存區的個 數。同樣的狀況也適用於所輸入之存取位址中用於比較器 比較與多工器選擇的部分。 雖然本發明已以較佳實施例揭露於上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所介定者爲準。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — — — — ——Awl i 111111 ^ ·11111111 (請先閱讀背面之注咅?事項再填寫本頁)

Claims (1)

  1. 525168 A8 B8 7558twf.doc/006 發 t、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1. 一種記憶體架構,該記憶體架構一次所能讀取的記 憶體範圍爲一總體記憶容量,且該記憶體架構之記憶容量 爲該總體記憶容量時的全部腳位爲一總體腳位數,其中, 該總體腳位數爲一使用腳位數與一未使用腳位數的和,該 記憶體架構包括: 一第一記憶體,該第一記憶體之記憶容量爲一第一記 憶容量,且在該第一記憶體之記憶容量爲一固定容量時所 實際使用的腳位數量爲一第一使用腳位數;以及 一第二記憶體,該第二記憶體之記憶容量爲一第二記 憶容量,且在該第二記憶體之記憶容量爲該固定容量時所 實際使用的腳位數量爲一第二使用腳位數; 其中,該第一使用腳位數大於該第二使用腳位數,且 該記憶體架構之該總體腳位數不少於該固定容量爲該總體 記憶容量時該第一記憶體之該第一使用腳位數。 2. 如申請專利範圍第1項所述之記憶體架構,其中, 該第一記憶容量與該第二記憶容量之總和與該總體記憶容 量相同。 3. 如申請專利範圍第1項所述之記憶體架構,其中, 經濟部智慧財產局員工消費合作社印制衣 該第二記憶體包括記憶容量分別與該第一記憶容量相當的 多個儲存區,該第一記憶體用以取代該第二記憶體之儲存 區中的一個,以使讀取該記憶體架構時所能讀取的範圍爲 該第一記憶體與該第二記憶體除被該第一記憶體所替換之 儲存區外的儲存區。 4. 如申請專利範圍第3項所述之記憶體架構,其中被 20 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 525168 A8 B8 7558twf.doc/006 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 該第一儲存區所替換的儲存區可替代該第二記憶體之儲存 區中,除被該第一記憶體所替換的儲存區之外的任一個儲 存丨品。 5. 如申請專利範圍第3項所述之記憶體架構,更包括 至少一第二記憶體替換儲存區,該第二記憶體替換儲存區 之記憶容量與該第二記憶體中的儲存區相當,且該第二記 憶體替換儲存區可取代該第二記憶體的儲存區中,除被該 第一記憶體所替換的儲存區之外的任一個儲存區。 6. 如申請專利範圍第1項所述之記憶體架構,更包括 一替換記憶體,該替換記憶體之記憶容量與該第二記憶容 量相同,且該替換記憶體包括容量分別與該第一記憶體相 當的多個儲存區,該替換記憶體係用以替換該第二記憶 體,以使當讀取該記憶體架構之資料時,讀取之範圍爲該 第二記憶體與該替換記憶體二者擇一所得之一讀取記憶體 中,未被該第一記憶體所替換的儲存區,以及替換該讀取 記憶體中之部分儲存區的該第一記憶體。 經濟部智慧財產局員工消費合作社印製 7·如申請專利範圍第6項所述之記憶體架構,其中被 該第一儲存區所替換的儲存區可替代該讀取記憶體之儲存 區中,除被該第一記憶體所替換的儲存區之外的任一個儲 存區。 8·如申請專利範圍第6項所述之記憶體架構,更包括 至少一第二記憶體替換儲存區,該第二記憶體替換儲存區 之記憶容量與該讀取記憶體中的儲存區相當,且該第二記 憶體替換儲存區可取代該讀取記憶體的儲存區中,除被該 21 本紙張尺度適用中賴冢標準(CNS)A4規格⑵G X 297公髮) 一 — 525168 經濟部智慧財產局員工消費合作社印制衣 B8 7558twf.doc/〇〇6 g 六、申請專利範圍 第一記憶體所替換的儲存區之外的任一個儲存區。 9. 一種記憶體架構,該記憶體架構包括: 一第一記憶體,具有一第一記憶容量;以及 一第二記憶體,具有一第二記憶容量; 其中,該記憶體架構之腳位配置符合該第一記憶體於 一總體記憶容量時的腳位配置。 10. 如申請專利範圍第9項所述之記憶體架構,其中, 該第一記憶容量與該第二記憶容量之總和與該總體記憶容 量相同。 11·如申請專利範圍第9項所述之記憶體架構,其中, 該第二記憶體包括記憶容量分別與該第一記憶容量相當的 多個儲存區,該第一記憶體用以取代該第二記憶體之儲存 區中的一個,以使讀取該記憶體架構時所能讀取的範圍爲 該第一記憶體與該第二記憶體除被該第一記憶體所替換的 儲存區之外的儲存區。 12.如申請專利範圍第11項所述之記憶體架構,其中 被該第一儲存區所替換的儲存區可替代該第二記憶體之儲 存區中,除被該第一記憶體所替換的儲存區之外的任一個 儲存區。 13·如申請專利範圍第11項所述之記憶體架構,更包 括至少一弟一 gS憶體替換儲存區’該第一記憶體替換儲存 區之記憶容量與該第二記憶體中的儲存區相當,且該第二 記憶體替換儲存區可取代該第二記憶體的儲存區中,除被 S亥弟一 sS彳思體所替換的儲存區之外的任一個儲存區。 22 本紙張尺度適用f國國家標準(CNS)A4規格(210 x 297公餐) ' - (請先閲讀背面之注意事項再填寫本頁)
    525168 A8 B8 7558twf.doc/〇〇6 力、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 14. 如申請專利範圍第9項所述之記憶體架構,更包 括一替換記憶體,該替換記憶體之記憶容量與該第二記憶 容量相同,且該替換記憶體包括容量分別與該第一記憶體 相‘的多個儲存區,g亥替換記憶體係用以替換s亥弟_* δ己1思 體,以使當讀取該記憶體架構之資料時,讀取之範圍爲該 第二記憶體與該替換記憶體二者擇一所得之一讀取記憶體 中,未被該第一記憶體所替換的儲存箧;以及替換該讀取 記憶體中之部分儲存區的該第一記憶體。 15. 如申請專利範圍第14項所述之記憶體架構,其中 被該第一儲存區所替換的儲存區可替代該讀取記憶體之儲 存區中,除被該第一記憶體所替換的儲存區之外的任一個 儲存區。 16. 如申請專利範圍第14項所述之記憶體架構,更包 括至少一第二記憶體替換儲存區,該第二記憶體替換儲存 區之記憶容量與該讀取記憶體中的儲存區相當,且該第二 記憶體替換儲存區可取代該讀取記憶體的儲存區中,除被 該第一記憶體所替換的儲存區之外的任一個儲存區。 經濟部智慧財產局員工消費合作社印製 17. —種記憶體架構所使用的控制器,適用於具有一第 一記憶體與一第二記憶體的記憶體架構中,該控制器包 括·· 一區塊辨識單元,用以根據所輸入之一存取位址輸出 一記憶體存取訊號; 一命令辨識單元,用以根據所輸入之一控制訊號輸出 -記憶體模式訊號;以及 23 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) 525168 7 55 8twf. doc/0 0 6 A8 B8 C8 D8 夂、申請專利範圍 一記憶體選擇單元,根據該記憶體存取訊號與該記憶 體申吴式訊號,決定存取該第一*記憶體與該% —*記憶體一者 (請先閱讀背面之注意事項再填寫本頁) 擇---。 18. 如申請專利範圍第17項所述之記憶體架構所使 用的控制器,其中該區塊辨識單元包括: 一第一記憶體位址暫存器,用以儲存可辨識用以表示 該第一記憶體之位i的一辨識第一記憶體位址位元; 一第一比較器,用以比較該辨識第一記憶體位址位元 與所輸入之該存取位址中對應於該辨識第一記憶體位址位 元的部分位元,並根據比較結果輸出該記憶體存取訊號。 19. 如申請專利範圍第17項所述之記憶體架構所使 用的控制器,更包括: 一取代儲存區暫存器,用以儲存可辨識用以表示該第 二記憶體中被該第一記憶體所取代之儲存區所要取代的該 第二記憶體之儲存區的位址的一辨識取代儲存區位址位 元; 經濟部智慧財產局員工消費合作社印製 一第二比較器,比較該辨識取代儲存區位址位元與該 存取位址中對應於該辨識取代儲存區位址位元的部份,並 根據比較所得的結果輸出一致能訊號; 一虛擬儲存區暫存器,用以儲存該辨識第一記憶體位 址位元;以及 一多工器組,根據該致能訊號,將該虛擬儲存區暫存 器所儲存之該辨識第一記憶體位址位元與所輸入之該存取 位址之相對應位元二者擇一傳送到解碼器。 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 525168 A8 B8 7558twf.doc/006 六、申請專利範圍 20·如申請專利範圍第19項所述之記憶體架構所:_ 用的控制器,更包括一介面電路,該介面電路係用以 該第一記憶體位址暫存器,該取代儲存區暫存器與該 儲存區暫存器三者中至少一者的儲存內容。 21·如申請專利範圍第19項所述之記憶體架構戶斤_ 用的控制器,更包括一位址緩衝器組,用以儲存該存取& 址中與該辨識第一記憶體位址位元相對應的部份位元。 22. 如申請專利範圍第17項所述之記憶體架構所_ 用的控制器,更包括: 一取代儲存區暫存器,用以儲存可辨識用以表示該_ 二記憶體中被該第一記憶體所取代之儲存區所要取代的言亥 第二記憶體之儲存區的位址的一辨識取代儲存區位±止 元; 一第二比較器,比較該辨識取代儲存區位址位元與該 存取位址中對應於該辨識取代儲存區位址位元的部份,並 根據比較所得的結果輸出一致能訊號; 一交換儲存區暫存器,儲存該辨識第一記憶體位址位 元與表示一替換記憶體之編號的一替換編號,其中,該替 換記憶體係用以替換該第二記憶體;以及 一多工器組,根據該致能訊號,將該交換儲存區暫存 器中所儲存之該辨識第一記憶體位址位元與所輸入之該存 取位址之相對應位元二者擇一傳送到解碼器。 23. 如申請專利範圍第22項所述之記憶體架構所使用 的控制器,更包括一介面電路,該介面電路係用以更動該 25 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公 ------------· 11-----訂----— -— — 線 rtt先閱讀背面之>i意事項再填寫本頁) 525168 A8 B8 C8 7 55 8twf. doc/006 D8 六、申請專利範圍 第一記憶體位址暫存器,該取代儲存區暫存器與該交換儲 存區暫存器三者中至少一者的儲存內容。 24.如申請專利範圍第22項所述之記憶體架構所使用 的控制器,更包括一位址緩衝器組,用以儲存該存取位址 中與該辨識第一記憶體位址位元相對應的部份位元。 --------訂---------線- (請先閱讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090121825A 2001-09-04 2001-09-04 Memory structure and the controller used therewith TW525168B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW090121825A TW525168B (en) 2001-09-04 2001-09-04 Memory structure and the controller used therewith
US10/064,916 US20030051106A1 (en) 2001-09-04 2002-08-29 Multi-memory architecture and access controller therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090121825A TW525168B (en) 2001-09-04 2001-09-04 Memory structure and the controller used therewith

Publications (1)

Publication Number Publication Date
TW525168B true TW525168B (en) 2003-03-21

Family

ID=21679237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121825A TW525168B (en) 2001-09-04 2001-09-04 Memory structure and the controller used therewith

Country Status (2)

Country Link
US (1) US20030051106A1 (zh)
TW (1) TW525168B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8559190B2 (en) 2005-12-23 2013-10-15 Intel Corporation Memory systems and method for coupling memory chips

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667437B2 (en) * 2008-03-17 2014-03-04 Xilinx, Inc. Creating a standard cell circuit design from a programmable logic device circuit design
TW201612792A (en) * 2014-09-22 2016-04-01 Hon Hai Prec Ind Co Ltd Protect writing device and method for flash memory with mask rom

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223147B1 (en) * 1993-03-31 2001-04-24 Intel Corporation Multiple use chip socket for integrated circuits and the like
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8559190B2 (en) 2005-12-23 2013-10-15 Intel Corporation Memory systems and method for coupling memory chips

Also Published As

Publication number Publication date
US20030051106A1 (en) 2003-03-13

Similar Documents

Publication Publication Date Title
US7898862B2 (en) Memory card, semiconductor device, and method of controlling memory card
US7827370B2 (en) Partial permanent write protection of a memory card and partially permanently write protected memory card
US20050169061A1 (en) Multi-port memory device for buffering between hosts and non-volatile memory devices
US7245539B2 (en) Memory card, semiconductor device, and method of controlling semiconductor memory
TW525168B (en) Memory structure and the controller used therewith
US6498750B2 (en) Boot block flash memory control circuit; IC memory card and semiconductor memory device incorporating the same; and erasure method for boot block flash memory
US7314180B2 (en) Memory card and reproducing apparatus
US5928338A (en) Method for providing temporary registers in a local bus device by reusing configuration bits otherwise unused after system reset
TW200300257A (en) Recording device
TW508492B (en) Method and system for partitioning configured address space
US9405674B2 (en) Address generating circuit and address generating method
US8266417B2 (en) Device having shared memory and method for transferring code data
US7200733B2 (en) Virtual memory translator for real-time operating systems
US20080175089A1 (en) Flash memory card
US8312205B2 (en) Method for identifying a page of a block of flash memory, and associated memory device
CN107402887B (zh) 闪速存储器中的计数器
EP3462322B1 (en) Semiconductor device and memory access method
US20230133559A1 (en) Method and apparatus for performing data access control of memory device with aid of predetermined command
JP2974144B2 (ja) 携帯可能電子装置
CN101122842A (zh) 广义闪存及其方法
CN100380345C (zh) 内存结构及其所使用的控制器
US20060036829A1 (en) Memory space allocation methods and IC products utilizing the same
US20080059691A1 (en) Memory management module
CN113836056A (zh) 存储控制器的控制方法、存储控制器、芯片及电子设备
JP2009258948A (ja) メモリコントローラ、不揮発性記憶装置および演算処理システム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent