TW521211B - Circular address register - Google Patents

Circular address register Download PDF

Info

Publication number
TW521211B
TW521211B TW090105231A TW90105231A TW521211B TW 521211 B TW521211 B TW 521211B TW 090105231 A TW090105231 A TW 090105231A TW 90105231 A TW90105231 A TW 90105231A TW 521211 B TW521211 B TW 521211B
Authority
TW
Taiwan
Prior art keywords
register
address
index
circular
address register
Prior art date
Application number
TW090105231A
Other languages
English (en)
Inventor
Farrell L Ostler
Antoine Farid Dagher
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW521211B publication Critical patent/TW521211B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/505Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/5055Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination in which one operand is a constant, i.e. incrementers or decrementers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355Indexed addressing
    • G06F9/3552Indexed addressing using wraparound, e.g. modulo or circular addressing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49931Modulo N reduction of final result

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Executing Machine-Instructions (AREA)

Description

五、發明說明(1 ) 1.發明範疇 本發明關於電腦及程式萃钫々 回 八糸統範園,特別關於使用嫵卢主 ,或累接處理複字運算元之㈣料。 用循被表 2 ·相關技藝説明 循環表爲實施先人先出(_)緩衝器所常用。此 η:項目心一表中新項目已加於表之 目已^中底部移除。事實上,聊被構造a資料=目、 (表,當一資料項目加入此表,其被給-L+1之次—可 用位址’·當-資料自表中移除時,料在中之每—資料項 =位址,均減h.。每次自表中將表中之每一存留資料 私,並非足夠。反之,資料之"底部"在每次一資料移除 時’向上移動一次。表中每一資料項目之邏輯位址,係由 表限定之底部之距離限定,而非繼續增長之表之實際位置 P使和除之貝料項目仍保留在表中"底部"下方實際位 置’孩資料已不在表之邏輯位址空間之中,亦不被認爲l =目表之郅份。精於此技藝人士當瞭解,供每一増加資 料p目之連%細進,而在資料移除時,不與資料項目作對 應實際位址分配,至較低之實際位址,對用以包含此資料 項目之實際資源,將逐漸耗盡。 一循環表係編入N個連續實際記憶體位置,及一將新資料 項目加入表内之對應控制機構,自實際記憶體位置開始, 繼續至次一可用實際位置,直到到達連續位置之末。當次 一資料項目,在連續位置已到達後到達時,此次一資料项 目被置於連續位置之首,以取代在連續位置開端處儲存之 -4- 521211 A7 五、發明說明( 部 智 慧 員 工 消 費 前資料。每一次一新資料項目被放在每一次— 、 以取代㈤所儲存在每一次一實際位置之資料項目*亿置, 續位置之末已再度超過,在該點,次—資料项,直到連 續位置之開端。此方法無限持續下去,而任何=置於連 消耗超過N個連續實際記憶體位置。 & $,不會 代之前資料必須是Μ上自表"移除,,之:目被資科取 時間,表之邏輯長度L不能超過連續位置ν之實=任何 -典型實施例中,控制機構保持表之 :°在 以在每次-資料項目自表移除時,將其更:/亦:;:, I頂邯指不器,以便在每次有資料加入表内 + 新,並在表中放進—新資料項目之前,等待將表予以」" 前進(表中移除一最舊項目)。 展 多程式指令必須控制與循環表有關之指示器之增 量晋指測試’指示器是否已超過,實際連續記憶/ 位置(上下界限,據以調整指示器以提供循環 本發明概述 j 本發月(目的爲提供_裝置,其可方便使用循環表。 發月另目的爲使裝置之程式任務容易,以方便使用循 表:本發明另一目的爲使裝置之程式任務容易,以模型巧 驗複字貝料項目作爲循環位址方法,以便於使用複字資料 項目。 · ^ /此等目的係經由提供一裝置及對應之程式指令,以方便 循環位址程而達成。此裝置之構型可提供一位址輸出, 被限制位於一特定之界限内。當一,,循環增量”或”循環減 表 更 體 本 § 試 其 量 辦297 公爱)
I 521211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(3 b被執料,將造成絲料界限 -界限。在較佳實施例中,程式浐人、、/止再設定至另 指出位址在每一界限。由提”吓5又疋條件旗標,其 址作業配合,複字資料項目可、—f旗標,與循環位 ^子《基本位址被載入循環暫存器内,利用一 指令以順序存取N連續字之每_ $ . 、 貝枓項目存取後設定。此界限旗標可用以指示,複字資二 =目〇子處理^束’亦可用以觸發次—複字資料巷目之 件^或觸發目則資料項目之次—作業等。亦備有其他條 件旗,以万便複字資料項目之處理。 圖式簡略說明 本發明將以參考以下圖式詳細舉例說明,其中: 圖1說明本發明之提供循環位址作業之處理系統之方塊圖; 圖2說明本發明之循環位址暫存器之方塊圖之一例。 全圖中,同一參考號碼代表相同或對應特性或功能。 本發明詳細說明 圖1說明一處理系統100,其包括一循環位址暫存器20(), 用以由循環位址計劃,存取一含連續儲存元件d〇_dN i丨i卜 119之記憶體no。循環位址暫存器2〇〇提供一位址1〇1至連 續儲存元件111-119,與上述循環表對應。位址1〇1包含於 馨位址暫存器200中,可予增量1〇2或減量1〇3以使指示器將 元件111-119向上前進或向下。循環位址暫存器200之構型 ,可決定一對應記憶體元件111_ 119範圍之相關上及下方界 限。在一較佳實施例中,當位址暫存器2〇〇之構型為處理記 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
(請先閱讀背面之注音j事項再填寫本頁) 521211 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4 Γ^Γ^·119料—循環表切衝料,備有基本位址 Ad 121 及尺寸Ν 122。 、=器120發出指令123至循環位址暫存器糊以實施所望 《作業’以響應程式令15〇。以下之指令123,根據本發明 ’可應用於位址暫存器200: 作業 效用 循壤増量(1G2)如位址MAd+m])於是,位址〜
循%減量⑽)如位址< = ?Ad於是位bAd+dD
否則位址=位址· I 注意’此處所用之數字τ,係為易於說明。此技藝中為常 見(事,一"字"之尺寸與定址元件d〇-dN Ul-ll9之比例不同 。例如,位址101可能規定為8_位元之信息組,或16_位元 字,而元件kdN] 11Μ19可構型為包含32位元字。此處 =用之纟被限定為疋件d1 111-119之尺寸’包含在循 環位址暫存器200中之位址101之增量及減量,對應位址ι〇ι 一個字大小之改變。 實施上述作業之不同循環位址暫存器之實施例,對精於 此技藝人士,審視本揭示後當甚為明顯。在一較佳實施例 中,備有循環增量作業及循環減量作業,雖人少數實施例 可旎含其中之一。在一較佳實施例中,備有其他作業,如 下所述,以方便循環位址暫存器2〇〇之備選及/或傳統使用 。注意,以上限定之循環增量及減量作業之直接實施例, 需要儲存基本位址Ad 121&N 122,以備與含於循環位址暫 存器200中之目前位址ι〇1比較。 K— K-------裝—-----訂--------- (請先閱讀背面之注意事項再填寫本頁) 521211 A7 B7 五、發明說明(5 、圖2説明本發循環位址暫存器之—較佳實施例。循環 位址暫存器200包括-指令處理器21(),指數暫存器22〇及一 位址暫存器230。位址暫存器23G包含_位址八_231,其可 用以實施循環定址技術。如應用於圖1,輸出位址A_23i 與位址記憶體元件111-119之位址1〇1對應;使用一不同參 考號碼之原因討論如下,因本發明之循環位址暫存器細可 用在其他應用中,除循環位址功能以外,有計算功能。 訂 指數暫存器220包含指數221,其範園爲自〇至,在 循環位址應用中對應,與基本位址Ain2Q_關之已定位之 記憶體元件之位置。應、用於圖!時,輸入基本位址―加 2與循環表之基本位址Ad 121對應,或如下討論者,複字 資料項目之基本位址,或計數號碼對應。參數们22以循環 位址暫存器2GG言,可爲-固定値,其構型爲供—特殊應用 :或爲一變數,以便在循環位址暫存器構型爲特殊用途時 设疋。如N爲固定,其係含於循環位址暫存器2〇〇中,無需 由處理器120製備。指數暫存器22〇之尺寸決定N 123之最大 値;例如,如指數暫存器220包含三位元,N必須小於或等 於8。以此方式,位址暫存器23〇之尺寸決定位址之最大231 之最大範圍。 較佳實施例中之指令處理器210,接受指令輸入123,及 支援與輸入123相關之以下作業: (1) 負載-L Aout=Ain ; 指數=0 (2) 負载-u Aout=Ain ; 指數=N-1 (3) 循環增量如(指數^(n]))於是Aout=Aout-(N-l);指數=〇 否貝1J,Aout=Aout+l ;彳旨數=才旨數+1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -8 521211
(4) 循環減量如(指數= ?〇) 於是Aout=Aout+(N-l);指數= (N-i) 否則Aout=Aout-l ;指數=指數q。 (5) 增量 Α_=Α_+1 ;如(指數= ?(N-1))於是,指數=〇 否則=指數+ 1 (6) 減量 Α_=Α_-1 ;如(指數= ?〇) 於是,指數= (Ν-1) 否則,指數=0 作業(1)”負載丄”以輸入位址Ain 201載入位址暫存器23〇 ,為易於參考,此輸入位址Ain 2〇1,此後,當與循環定址 應用時’稱為基本位址’或位址空間之下限。作業(1 ),,自 載-L π設定指數為〇,對應位址空間之下限之字。 經濟部智慧財產局員工消費合作社印製 作業(2)”負載以位址空間之上限Ain 2〇1載入位址暫存 器230 ’設定指數為丨’對應位址空間之上限之字。此不 同之負載作業(1)”負載丄”及(2)”負載,之提供係以開 始位址與指數至每一適當開始條件,以方便低至高資料存 取’或高至低資料存取。 作業(3 ),'循環增量”實施一循環增量定位功能。當指數在 上限(指數= Ν·1),次一循環增量作業(3)再設定A〇ut 231至 較低位址界限,即自目前之值減去N-1,及再設定指數為〇 ,對應低位址界限之字。否則,當指數不在其上界限時, 次一循環增量作業(3),將位址暫存器及指數暫存器之現在 内容增量。 作業(4)”循環減量”實施環減量功能。當指數在其最低界 限(指數==〇)時,次一循環減量作業(4)再設定A〇ut 231至其 上位址界限,即增加N -1為現在值,及再設定指數至N -1, 對應上位址界限之字。否則,當指數未在其下界限時,次一 循環減量作業(4)將位址暫存器及指數暫存器實施減量。 (請先閱讀背面之注意事項再填寫本頁) 裝 訂---- §. -9 - A7 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明( 1 乍業⑺”增量,,實施傳統增量作業 (5)增量Aout 231,不者虐μ 田 玉式、里作業 ^ Φ s , ^ θ 心止界限,與傳統暫存器增量 作業相似。增τ作業(5)以與循環 修改指數,因而經由指數實™,,向上計=:似… 業減量”實施傳統減量作業之-修改型式。減量作 =減fA_231,而不考慮下位址界限,與傳統減量作 目以。減I作業(6)以與訊還減量⑷相似方<,修改指 數、,因此,經由指數實施"模N,,向下計數功能。 、注意’利用指數暫存器220 ,可獲得數優點。指數等於〇 之測驗(指數= ?0)可用較少之邏輯裝置實施,較對應位址測 驗(位址> = ?Ad)為少。此外,因為參數N,表之大小,實質 上在強度上較可用空間為小,指數等於指數(指數二?^。 上限之測驗可用較少之邏輯裝置實施’即較位址(位址 > = ?Ad+(N-l))之上限測驗所需為少。提供指數暫存器22〇 ,及將其内容與位址暫存器230之内容相關,基本位址〜不 需保留,假定N小於位址空間,總儲存空間需求可降低。同 理’(N-1)之加減至位址暫存器Aout 23 1之目前内容,以再 设足位址Aout 23 1至上或下界限,可以較少電路與路徑實施 ’較實施(N -1)加入基本位址A d,及載入此總和至位址暫 存器230所需為少。 指令處理器210亦提供(指數= ?0)之狀態及(指數 比較,如”界限”旗標211,212—樣,其方便循環表及複字 作業,如下所討論者。指令處理器210可提供一或多個旗標 213,其可認定指數221之其他狀態,包括指數221之每一值 -1 〇 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐)
----l·------ΦΜ (請先閱讀背面之注意事項再填寫本頁) 訂---- i. 521211 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(8 之個別旗標。此外,指數221可敵供爲自循環位址暫存器 200之一輸出。 订 界限旗標211及212提供後可方便處理字資料項目。a N-字資料項目之最後一字已存取時,不論在上或下位址^ 限,視資料項目*否、已以低至高或《高至低方式存取而定 ,通,之界限旗標2U,212已設定。對精於此技藝人士將 甚爲顯明,此設定旗標可用以觸發字程序之終了,開始 Ν-子貝料項目之另—程序,或以次—Ν_字資料項目载入記 憶體件110-119之内容等。 口 如上所討論,多位址暫存器200常被用爲暫存器,其構型 可万便循環表之處理。例如,一對暫存器可構型爲提供上 述之”頂部,,及”底部,,表指示器。此外,多位址暫存器可 :型爲存取記憶體元件11〇]19之複數組,例如,方便在多 項目之輸送管作業。如圖2説明,在一較佳實施例中, 人仏址215亦被提供作爲一自循環位址暫存器之輸出,更 方便輸送管作業;㈣位址,如次_次位址亦可提供,以方 便二級輸送管等。 雖乂任何暫存器均可用爲指數暫存器22〇,及位址暫 Z較佳利用特殊目的之暫存器,其可最佳實施循環定位 :里:料:如’如處理系統構型爲,能在有限之位址空間處 、官、、目,位址暫存器230僅需足可容納此有限位址空間 :” 乂相似方式,如處理系統之構型爲可處理N _字資 ^\目時’指數暫存器22()僅需容納尺寸N之寬度,與位址 暫存益之尺寸無關。 M氏張尺度適用中國淮 (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂--------- 規格(210 X 297公釐) -11- 521211
五、發明說明(9 人士將之原理。吾人必彡貞瞭解,科此技藝 之裝置,其雖未明確顯示於此,但包函 :發月故均在本發明之範圍以内。例如,圖2所說 月 選擇性A〇ut=?0旗標214可予提供以方便有效之計數 器j能,、與,,負載丄"及”減量”或”增量”作業。即,位址暫 存器230之内容不必為一位址指示器,可載入一計數值%。 隨後之減量作業將導致Aout=?〇之設定,表示一…值之完成 。此等及其他系統構型及最佳化特性,在精於此技藝人士 審視本發明後,將屬明確之事,並將包含於本發明申請專 利範圍之範疇中。 Μ--------t ---- (請先閱讀背面之注意事項再填寫本頁) i 經濟部智慧財產局員工消費合作社印製 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 521211 六、申請專利範圍 一種處理系統(100),包含: 一處理器.(120),其構型可執行程式指令(150), 一循環位址暫存器(200)具有一相關之上界限與下界限 ’其構型為可自處理器(120)接收指令(123), 指令(1 2 3 )包含至少下列其中之一: 一循環增量指令(102),其構型為可增量循環位址暫存 器(200)之内容(1〇1),及在内容(1〇1)到達其上界限後, 再設定内容(101)為下界限,及 循環減f指令(103)’其構型為減量循環位址暫存器 (200)之内容(1〇1),及在内容(1〇1)已到達其下界限後, 再設定内容(101)至上界限。 2. 經濟部智慧財產局員工消費合作社印制衣 如申請專利範圍第1項之處理系統(1⑼),其中 循環位址暫存器(200)之構型可在内容(1〇1)等於至少 •下界限及上界限之一時,證實至少一界限旗標(21 i, 212) 〇 如申請專利範圍第1項之處理系統(丨〇〇),其中 循環位址暫存器(200)進一步構型為,當内容(1〇1)有 一零值時’證實一内容等於零之旗標(214)。 如申請專利範圍第1項之處理系統(1〇〇),尚含 一記憶體(110),具有連續記憶體元件(111_119),其 相關位址範圍在上界限與下界限之間。 、 如申請專利範圍第1項之處理系統(1〇〇),其中 循環位址暫存器(200)包含: 一位址暫存器(230),其構型為包含循環位址暫存器 13 297公釐) ^^?~屮_冢標準(CNS)A4規格(21〇: 521211 A8 B8 C8 D8 、申睛專利範圍 經濟部智慧財產局員工消費合作社印製 (200)之内容(101),及 一指數暫·存器(220),其構型為提供一對應循環位址暫 存器(200)之内容(1〇1)之指數(221),該暫存器與載入内 容(101)之基本位址(201)有關。 如申請專利範圍第5項之處理系統(1 〇〇),其中 下界限對應具有零值之指數(221),及 上界限對應具有特定值之指數(221)。 如申請專利範圍第6項之處理系統(1〇〇),其中 位址暫存器(230)為最小尺寸,其包含一最大上界限,及 指數暫存器(220)為最小尺寸,其包含與最大上界限不 同之最大特定值。 如申請專利範圍第7項之處理系統(100),其中 指令(123)尚含至少下列之一: 一增f指令’其構型為增量循環位址暫存器(2〇〇)之一 内容(101),與上界限無關, 一減量指令,其構型為減量循環位址暫存器(2〇〇)之一 内容(101),與下界限無關。 如申請專利範圍第1項之處理系統(100),其中 循環位址暫存器(200)進一步構型為,在内容(1〇1)有 一零值時,證實一内容等於零值之旗標(214)。 10. —種更新暫存器(23〇)之方法,包含: 以基本位址(2〇1)載入暫存器(230), 以一最初值載入指數暫存器(220), 增加弟值土暫存器(230),及在指數暫存器(220)含 6. (請先閱讀背面之注意事項再填寫本頁) 8. 9 裝------- 訂---------線· 14-
    521211 六、申請專利範圍 一界限値時,再設定指數暫存器(22〇)爲一預限定値,及 當指數暫存器(220)不含一界限値時,增加一第二値 至暫存器(230)及指數暫存器(22〇)。 U·如申請專利範圍第10項之方法,其中: 原始値對應一零値, 界限値對應一上限, 第一値對應界限値之負數,及 第二値對應1。 1 2 ·如申請專利範圍第丨〇項之方法,其中: 原始値對應一上限, 界限値對應零, 第一値對應原始値,及 弟一値對應一負1。 I3· —種循環位址暫存器(200),包含: 一指數暫存器(220),其構型爲包含一指數(2U), 一位址暫存器(23〇),其構型爲包含一位址pH),及 一指令處理器(210),可操作耦合至指數暫存器(22〇) 及“址暫存器(230),其構型可更新位址暫存器(Mo)及 指數暫存器(220),與暫存器指令(123)及指數(221)有關。 14·如申請專利範圍第i 3項之循環位址暫存器(2〇〇),其中 #曰令處理器(210)之構型可更新位址暫存器(23〇),在 暫存器指令(123)至少爲一循環增量指令(丨〇2)及一循環 減量指令(103),藉由: 备4曰數(221)等於一界限値時,增加第一量至位址 I k--I ί I----- - I--III ^ 11111111 Aw. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 -15- 521211 A8 B8 C8 D8 六、申請專利範圍 (231),及再設定指數(221)爲一預定値, 當指數(221)不等於界限値時,增加一第二値至位址 (231)及指數(221)。 (請先閱讀背面之注意事項再填寫本頁) 裝 訂---- 4, 經濟部智慧財產局員工消費合作社印制衣 16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090105231A 1999-12-17 2001-03-07 Circular address register TW521211B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/466,404 US6782447B2 (en) 1999-12-17 1999-12-17 Circular address register

Publications (1)

Publication Number Publication Date
TW521211B true TW521211B (en) 2003-02-21

Family

ID=23851625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105231A TW521211B (en) 1999-12-17 2001-03-07 Circular address register

Country Status (6)

Country Link
US (1) US6782447B2 (zh)
EP (1) EP1183599B1 (zh)
JP (1) JP2003517676A (zh)
KR (1) KR100841548B1 (zh)
TW (1) TW521211B (zh)
WO (1) WO2001044921A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US7039789B2 (en) * 2002-03-11 2006-05-02 Texas Instruments Incorporated Circular addressing algorithms providing increased compatibility with one or more higher-level programming languages
US7433307B2 (en) * 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US7315937B2 (en) * 2004-10-01 2008-01-01 Mips Technologies, Inc. Microprocessor instructions for efficient bit stream extractions
WO2006073512A1 (en) 2005-08-11 2006-07-13 Mips Technologies, Inc. Microprocessor instruction to enable access of a virtual buffer in circular fashion
US7873810B2 (en) * 2004-10-01 2011-01-18 Mips Technologies, Inc. Microprocessor instruction using address index values to enable access of a virtual buffer in circular fashion
US7296029B2 (en) * 2004-10-12 2007-11-13 International Business Machines Corporation Environmentally responsive oscillating circular affinity index
US8219782B2 (en) * 2008-09-18 2012-07-10 Xilinx, Inc. Address generation
WO2012068302A2 (en) * 2010-11-16 2012-05-24 Tibco Software Inc. Locking and signaling for implementing messaging transports with shared memory
US10180829B2 (en) * 2015-12-15 2019-01-15 Nxp Usa, Inc. System and method for modulo addressing vectorization with invariant code motion

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202035A (en) * 1977-11-25 1980-05-06 Mcdonnell Douglas Corporation Modulo addressing apparatus for use in a microprocessor
US4809156A (en) 1984-03-19 1989-02-28 Trw Inc. Address generator circuit
US4908748A (en) 1987-07-28 1990-03-13 Texas Instruments Incorporated Data processing device with parallel circular addressing hardware
US5032986A (en) * 1987-07-28 1991-07-16 Texas Instruments Incorporated Data processing device with parallel circular addressing hardware
FR2666916A1 (fr) * 1990-09-19 1992-03-20 Alcatel Radiotelephone Vanne regulatrice de debit.
US5623621A (en) 1990-11-02 1997-04-22 Analog Devices, Inc. Apparatus for generating target addresses within a circular buffer including a register for storing position and size of the circular buffer
JP2692384B2 (ja) * 1990-12-29 1997-12-17 日本電気株式会社 アドレス生成回路
FR2718262B1 (fr) * 1994-03-31 1996-05-24 Sgs Thomson Microelectronics Mémoire tampon à adressage modulo.
US5659698A (en) * 1994-11-01 1997-08-19 Motorola, Inc. Method and apparatus for generating a circular buffer address in integrated circuit that performs multiple communications tasks
US5659700A (en) 1995-02-14 1997-08-19 Winbond Electronis Corporation Apparatus and method for generating a modulo address
US5983333A (en) * 1997-08-27 1999-11-09 Lucent Technologies Inc. High speed module address generator

Also Published As

Publication number Publication date
EP1183599B1 (en) 2013-08-14
WO2001044921A2 (en) 2001-06-21
JP2003517676A (ja) 2003-05-27
KR100841548B1 (ko) 2008-06-26
KR20010102181A (ko) 2001-11-15
EP1183599A2 (en) 2002-03-06
US6782447B2 (en) 2004-08-24
US20030105917A1 (en) 2003-06-05
WO2001044921A3 (en) 2001-11-08

Similar Documents

Publication Publication Date Title
TW521211B (en) Circular address register
CA2706737C (en) A multi-reader, multi-writer lock-free ring buffer
TW525087B (en) Processor architecture for executing two different fixed-length instruction sets
TW484074B (en) Vector register file with arbitrary vector addressing
US9201807B2 (en) Method and system for managing virtual memory
TWI222011B (en) Memory shared between processing threads
TW200935300A (en) Microprocessors and methods for executing macroinstructions
US5826072A (en) Pipelined digital signal processor and signal processing system employing same
US8880829B2 (en) Method and apparatus for efficient, low-latency, streaming memory copies
TWI294588B (en) Microprocessor, microprocessor system and computer storage medium recording the instruction of using address index values to enable access of a virtual buffer in circular fashion and the method thereof
US8838944B2 (en) Fast concurrent array-based stacks, queues and deques using fetch-and-increment-bounded, fetch-and-decrement-bounded and store-on-twin synchronization primitives
TW535089B (en) A device and a method for performing stack pop and push operations in a processing system
TW200842592A (en) Improved DMAc to handle transfers of unknown lengths
TW201102918A (en) Tracking deallocated load instructions using a dependence matrix
TW494361B (en) Method, system, program, and data structures for transforming an instruction in a first bit architecture to an instruction in a second bit architecture
US20070162644A1 (en) Data packing in A 32-bit DMA architecture
TW444179B (en) A data processing system having an apparatus for exception tracking during out-of-order operation and method therefor
TW436701B (en) Task and stack manager for digital video decoding
JPH01310441A (ja) データ処理装置
TWI325542B (en) Data access program instruction encoding
US7509482B2 (en) Orderly processing ready entries from non-sequentially stored entries using arrival order matrix reordered upon removal of processed entries
CN112380154A (zh) 数据传输方法和数据传输装置
KR100658918B1 (ko) 블록 단위 입출력 명령어를 이용한 시스템 전역 변수초기화 장치 및 그 방법
US20230214116A1 (en) Processing Device for Handling Misaligned Data
CN115952326B (zh) 一种链表式数据结构及其数据处理方法、存储介质、电子设备

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees