TW518668B - Structure and method for fabricating a high-speed interface in semiconductor structures - Google Patents

Structure and method for fabricating a high-speed interface in semiconductor structures Download PDF

Info

Publication number
TW518668B
TW518668B TW091100243A TW91100243A TW518668B TW 518668 B TW518668 B TW 518668B TW 091100243 A TW091100243 A TW 091100243A TW 91100243 A TW91100243 A TW 91100243A TW 518668 B TW518668 B TW 518668B
Authority
TW
Taiwan
Prior art keywords
layer
light
single crystal
semiconductor
semiconductor structure
Prior art date
Application number
TW091100243A
Other languages
English (en)
Inventor
Timothy Joe Johnson
Kevin B Traylor
Duane C Rabe
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW518668B publication Critical patent/TW518668B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Description

518668 A7 B7 五 、發明説明（1 發明範圍’ 本發明係廣泛地有關於半導體結構與裝置及有關於對它 們的製造方法，以及更特別地有關於積體電路其包括由半 導體材料，化合物半導體材料，及/或其他型式的材料如金 屬與非金屬所組成的單晶材料，被用來提供一高速介面。 發明背景 半導體裝置常常包含多層的導體，絕緣，及半導體層。 通常，該層所需的性質以該層的結晶性加以改善。例如， 當增加該層的結晶性，增進半導體層的電子移動率及能隙 。相似地，當增加該層的結晶性，增進導體層的自由電子 濃度及絕緣或介電膜的電荷位移與電子能量回復率。 許多年來，已嚐試在異質基板如矽（Si)上成長各種不同的 磊晶薄膜。然而，為達到各種不同磊晶層最佳的特性，一 高結晶品質的單晶膜是需要的。例如，已嚐試在如鍺，矽 ’及各種絕緣體基板上成長各種不同的單晶層。這些σ嘗試 大都沒成功，因為主晶體與所成長上之晶體的晶格不匹配 會引起所得單晶材料層的低結晶品質。 假如高品質單晶材料的大面積薄膜有利於低成本，則各 種半導體裝置能夠有利地以該薄膜或使用該薄膜製造，與 以一半導體材料的塊材晶圓或在一半導體材料的塊材晶圓 上該材料的蠢晶膜為起始製造該裝置的成本相比是低成本 的。並且，假如高品質單晶材料的薄膜可以塊材晶圓如矽 晶圓為起始而實現，則可達到一積體裝置結構，其擁有矽 及南品質早晶材料兩者的隶佳性質。 -4- 本纸張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 裝 訂
線 518668 A7 B7 五、發明説明（2 ) 據此，對一半導體結構提供一高品質單晶膜或層在另一 單曰曰材料上及提供製造該結構的方法是有必要的。換句話 ,、有舄要長1供形成一單晶基板與一高品質單晶材料層 配以致可以達成真正兩度空間的成長，以形成高品質單 晶結構，裝置及形成積體電路，#已成長的單晶膜與其下 基板結晶方向相同。該單晶材料層可以由一半導體材料， 一化合物半導體材料，及其他型式的材料如金屬與非金屬 組成。 事實上，一典型的積體電路（IC)是製造在矽基板上。已定 的矽電子移動率與不斷要求增加1〇操作速度，裝置及線路 的尺寸直^小至光學微影的極限，因此增加生產的困難 及成本。為了纾緩該問題，IC基板的取代材料如砷化鎵已 用來提供比矽更快速的操作。然而，其由於更困難生產大 晶圓而消耗更高的成本。 一進一步產生的問題是1C要求操作在愈來愈高的處理器 速度。在該例中，在輸入/輸出（丨/0)連接端的任何雜散電容 將限制·任何經過該處的訊號之切換速度。為了纾緩該問題 ’要提供加入的的電力及接地接腳以支撐該1/0連接線對确 當的運算所要求的切換速度。然而，如此引起ic及電路板 尺寸及複雜度的問題。進一步，愈小的裝置尺寸及其近接 使其對有告的靜電放電更加敏感而要求加入的穩健的保講 線路。 為了在高速運算隔離電力及接地接腳，一 1C需要多數的 輸入及輸出（I/O)連接線以連接在電路板上其他的線路。大 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 518668 五 、發明説明（3 A7 B7 :體”如微處理器可以要求數以百計該連接線 的夕位元，平行W/0介面。這些連接線使用大 、· 在積體電路上及結合的軌跡與連接線在結合相腳 也…⑶重要百分比可以簡單地分配至軌跡路徑及 ”妾腳 '然而’那是難以討論大數目的軌跡路徑。 的解決方案是提供球珠陣列（BGA)封裝給積體電路 ^ 提供整排接腳在積體電路封裝上。相對地 疋 戸弓担/μ、：& I 了在有限空 曰’、適-連接線給電路板’需要提供具有多層及電 接線的電路板來調整1(：訊號的適當路徑。結果，僅敕 訊號路經，增加電路板及1C兩者的成本及尺寸。 裝 據此’有必要給—半導體結構提供—簡單高速介面使用 一有品質的單晶膜或單晶層在另一單晶上及用來製造該社 構的方法。換句話說，有需要提供形成單晶基板其盘^ 質单晶材料層順向匹配，以致在已成長和其下面基板相同口 結晶方向之單晶膜用做形成-高速介面的積體電路中，可 以達成真正兩度空間的成長。該積體電路可以包括由—半 導體材料，一化合物丰導辦}分祖β廿 線 口初千命版材枓及其他型式材料如金屬及 非金屬所組成的單晶材料層。 附圖簡短說明 本發明利用實施例加以說明以及不限定在附圖中，其中 相似的參考數字表示相似的單元，及其中： 八 圖1 ’ 2及3以橫載面圖示說明根據本發明各種不同具體實 施例之裝置結構； ' 圖4以圖形說明最大可獲得膜厚與主晶體及成長在其上之 -6- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公复^ ------_ 結晶覆蓋層間之晶袼不匹配彼此間的關係； 結晶覆蓋層間之晶袼不匹配彼此間的關係； 圖5說明包含一 電子顯微鏡照片 圖6說明包含一 圖7說明包含一 電子顯微鏡照片； 單晶調整緩衝層《結構的高解析度穿透式 單晶調整緩衝層之結構的χ光繞射光譜； 非晶質氧化物層之結構的高解析度穿透式 圖說明包含一非晶質氧化物層之結構的χ光繞射光譜； 圖9-12以橫截面圖示說明根據本發明另一具體實施命:形成 之裝置的結構； 圖13-16說明其在圖9_12所說明的裝置結構之可能的分子 鍵構造； 圖17-20以検戴面圖不說明根據本發明另一具體實施例形 成之裝置的結構； ' 圖2 1-23以橫戴面圖示說明根據本發明形成裝置結構之另 具體貫施例； Θ 24 25以知、截面圖示說明其裝置結構可以使用在根據 本發明各種不同的具體實施例； 圖26-j〇包括一積體電路的一部份之橫戴面說明，該積體 黾路包括根據本發明文中所示之一化合物半導體部份，一 雙載子部份’及一 MOS部份；及 圖包括一部份另一積體電路之橫截面說明，該積體 電路包括根據本發明文中所示之一光學裝置及一 M〇s恭曰 曰3 體。 熟悉此項技藝之人士將瞭解在圖中的單元是為了簡單且 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 518668 A7 B7 五、發明説明（5 清楚的說明以及不必依尺寸緣製。例如’在圖中的某也單 元之大小相對於其他單元，為了幫助增進瞭解本發明的具 體實施例可以被誇大。 附圖詳細說明 圖1說明根據本發明一具體實施例之一部份半導體結構2〇 的橫載面圖示。半導體結構20包括一單晶基板22，調節缓 衝層24包含一單晶材料，及一單晶材料層％。在本文中， 術語”單晶"應具有一般使用在半導體工業的意思。該術語 將表示材料·為單、结晶或f質上是—單結晶及其將包含相當 少量的缺陷如差排及相似者常發現在矽或鍺或矽與鍺的I 合物之基板以及-般發現在半導體玉業的該材料之蟲晶層。 線 根據本發明一具體實施例，結構2 〇也包括一非晶質^間 層28位在基板22與調節緩衝層24之間。結構2〇也可包括一 模板層30位在調節緩衝層與單晶材料層％之間。這在下面 會詳加說明，模板層30會幫助調節緩衝層24上單晶材料層％ 開始成長。該非晶質中間層28幫助釋放在調節緩衝層以之 應變及依靠如此做’幫助成長高結晶品質調節緩衝声24。 人根據本發明一具體實施例’基板22是—單晶半導體或化 。物+辱體晶圓，較佳地是大直徑。例 的材料，及較佳地是_族 =例子包括"，混合㈣及鍺，混合的 的矽，鍺及碳，及相似者。較佳 6"?曰m u Γ7 基板22是包含矽 =的暑及歲佳地是如使用在半導體工業 早s曰矽晶®。調節緩衝層24較佳地是…、 疋早晶乳化物或氮化 本紙張尺歧 • 8 518668 A7 _____ B7 1、發明説明（1 ~~ - 物材料磊晶成長在其下的基板上。根據本發明一具體實施 例，非曰曰質中間層28成長在基板22上，該中間層28位在基 板22與成長、的調節緩衝層之間的介面，是在成長層以期 門口基板22氧化而來。該非晶質中間層用來釋放應變， 該應變可能因基板與緩衝層晶格常數不同之結果發生在單 晶调即緩衝層中。如使用在文中，晶格常數表示在該表面 之平面里測的單位晶胞原子間的距離。假如該應變沒有被 非晶質中間層釋放，該應變可能引起調節緩衝層結晶結構 中、卩曰並且，在5周卽缓衝層結晶結構中之缺陷將使其 難以達到在單晶材料層26中之高品質結晶結構，單晶材料 層2 6 了以包括一半導體材料，一化合物半導體材料，或其 他型式材料如一金屬或一非金屬。 凋節緩衝層24較佳地是一單晶氧化物或氮化物材料，選 擇使其與其下基板及與其覆蓋材料層之結晶匹配性。例如 ，孩材料可以是一氧化物或氮化物具有一晶格結構近乎匹 配基板及近乎其後覆蓋的單晶材料層。適合調節缓衝層的 材料包括金屬氧化物如鹼土金屬鈦酸鹽，鹼土金屬鍅酸鹽 ，鹼土金屬鈮酸鹽，鹼土金屬釩酸鹽，鹼土金屬錫基鈣鈦 礦，鋁酸鑭，氧化鑭銳，及氧化釓。甚且，各種不同的氱 化物如氣化鎵’氮化鋁，及氮化硼也可用做調節缓衝層。 雖然例如釕酸鎖是一導體，但這些材料大部份是絕緣體。 通常，這些材料是金屬氧化物或金屬氮化物，以及更特別 地’這些金屬氧化物或氮化物典型地包括至少兩個不同金 屬元素。在某些特別的應用中，金屬氧化物或氮化物可以 -9 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂
線 518668 A7 B7 五、發明説明（7 ) 包括三個或更多個不同的金屬元素。 非晶質介面層2 8較佳地是一氧化物由氧化基板22的表面 形成，及更特別地是由氧化矽組成。介面層2 8的厚度足以 釋放由於基板22與調節緩衝層24的晶格常數之間的不匹配 所引起的應變。典型地，介面層28的厚度近似0.5-5 nm的範 圍。 用在單晶材料層26的材料可以如所述的選擇用在特定的 結構或應用。例如，層26的單晶材料可以包括一化合物半 導體’其可以如所需的選擇任何的ΙΠΑ族及VA族元素（III-V 族半導體化合物），混合的III-V族化合物，π族（A或B)及 VIA族兀素（II-VI族半導體化合物），及混合的^…族化合物 用在特定的半導體結構。例子包括砷化鎵（GaAs)，砷化銦 鎵（GalnAs)，砷化鋁鎵（GaAlAs)，磷化銦（inP)，硫化鎘 (CdS)，錄化汞鎘（CdHgTe)，硒化鋅（ZnSe)，硒化硫辞 (ZnSSe) ’及相似者。然而，單晶材料層26也可包含其他半 ‘體材料，金屬，或非金屬材料，其被用在形成半導體結 構，裝置及/或積體電路。 •用在模板30的適當材料討論在下面。適當的模板材料化 學鍵結到調節緩衝層24表面之選擇位置以及提供磊晶成長 單晶材料層.26之成核位置。當使用時，模板3〇的厚度範圍 約從1至10個單層。 圖2說明根據本發明進一步具體實施例之一部份半導體結 構40的也田、載面。除了加入的的緩衝層^位在調節缓衝層μ 及單晶材料層26之間.，肖構4〇相似於先前描述的半導體結 -10-
518668 A7 ___B7 五、發明説明（8~~~ ' -- 構20。特別地，加入的的緩衝層是位在模板層“與單晶材 料覆蓋層之間。該加入的的緩衝層，當單晶材料層％包含 -半導體或化合物半導體材料時由一半導體或化合物半導 體材料所形成，當調節緩衝層的晶格常數不能適當地匹配 所覆蓋的單晶半導體或化合物半導體材料層時用來提供一 晶格補償。 圖3圖不地說明根據本發明另外的具體實施例之一部份半 導體結構34的橫戴面。結構34除了包括一非晶質層％，而 不是調節緩衝層24及非晶質介面層28之外，以及包括一加 入的的單晶層38，結構34相似於結構2〇。 在下面做更詳細的說明，非晶質層36可以相似於上面描 述的方式首先形成一調節緩衝層及一非晶質介面層。單晶 層38於是形成（以磊晶成長）在單晶調節緩衝層上。該調節緩 衝層於是曝露在-退火製程中將該單晶調節緩衝層轉變成 非晶質層36。以此方式形成的非晶質層％包括來自調節缓 衝層及介面層兩者的材料，其非晶質層可以是或可以不是 汞齊。因此，層36可以包括一或兩個非晶質層，或一漸進 轉變的組成或非晶質層。位在基板22與加入的的單晶材料 層26之間的非晶質層36 (接著形成層38)的形成可釋放層22 與層38之間的應力及提供一真實順向匹配的基板用在後續 的製程…例如，形成單晶材料層26。 先Θ描述在上面的製程結合圖丨及2適合成長單晶材料層 在-單晶基板上。，然而，結合圖3所描述的方法，其包括轉 換單晶調節缓衝層《為一非晶質氧化物I,因為其允許釋 -11 - 張尺度適财®國家辟(CNS)越研2lG x 297公爱)~—--- 518668 A7 B7 五、發明説明（9 ) —-- 放任何在層26中的應變而可以較佳的用來成長單晶材料層。 加入的的單晶層38可以包括經由結合不是單晶材料^% 就是加入的緩衝層32的應用所描述之任何材料。例如，當 單晶材料層26包括一半導體或化合物半導體材料時，層％ 可以包括單晶IV族或單晶化合物半導體材料。 根據本發明一具體實施例’加人的的單晶層38在形成層 36期間用做退火帽蓋及做為後續形成單晶層％的模板。^ 此，層38較佳地要足夠厚（至少一單層）提供一適合的模板做 為層26的成長以及足夠薄來允許形成實質無缺陷的單晶材 料層3 8。 根據本發明另一具體實施例，加入的的單晶層38包括單 晶材料（例如，一在上面所討論的材料與單晶層26)，其足夠 厚來形成裝置再層38内。在該例中，根據本發明的一半導 體結構不包括單晶材料層26。㉟句話說，根據該具體實施 例的半導體結構僅包括一單晶層佈局在非晶質氧化物層％ 上。或者，半導體結構的部份可以包括在單晶材料層％内。 下面非限制的，說明的實施例說明各種不同材料的組合 用在根據本發明各種不同可取代的具體實施例之結構川， 40,及34。這些實施例僅是說明，及不希望本發明是限制 在這些說明.實施例中。 實施例1 根據本發明一具體實施例，單晶基板22是一具優選方向 (100)的碎基板。例如，該矽基板可以是一般使用在製造互 補金屬氧化物半導體（CMOS)積體電路的矽基板，具有一直 -12· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)' ------一 —
裝 訂
線 518668 A7 ____ B7 7發明説明（10~' 徑約200-J00 mm。根據本發明該具體實施例，調節缓衝層 24疋一 SrzBa1-zTi〇3單晶層，其中z的範圍從〇至1及非晶質中 間層是一層氨化矽（SiOx)，形成在矽基板與調節缓衝層之間 的介面。該選擇的z值是為獲得一或更多晶格常數近乎匹配 後續形成的層26之對應的晶格常數。該調節緩衝層可以具 有厚度約2至1〇〇奈米（nm)及較佳地具有的厚度約5 nm。通 常，需要有足夠厚的調節緩衝層來隔離單晶材料層26與基 板以獲得所需的電及/或光性質。層厚大於丨〇〇 nm常提供很 少好處反而增加不必要的成本；然而，假如需要還是可以 製作較厚的層。該氧化矽非晶質中間層可以有約〇弘5 ^瓜的 厚度’及較佳地約1至2 nm的厚度。 根據本發明該具體實施例，單晶材料層26是一化合物半 辱體層砷化鎵（GaAs)或砷化鋁鎵（AlGaAs)具有厚度約} nm 至約100微米（μτη)及較佳地約0.5卩⑽至⑺pm的厚度。厚度 通常依靠製備該層的應用而定。為了幫助砷化鎵或砷化鋁 鎵磊晶成長在單晶氧化物上，形成一模板帽蓋該氧化物層 。該模板層較佳地是卜10個單層Ti-As，Sr_〇-As，Sr-Ga七 或Sl、A1-〇。利用一較佳實施例，1-2個單層Tl-As*Sr_Ga七 已被說明成功地成長GaAs層。 實施例2 根據本發明進一步具體實施例，單晶基板22是如上描述 的矽基板。调節緩衝層是一給酸或鍅酸總或鋇的單晶氧化 物具立方或長方晶相，具有一非晶質中間層氧化矽形成在 矽基板與調節緩衝層之間的介面。該調節緩衝層的厚度約 -13- A7 B7 五、發明説明（11 ) 2-100 nm及較佳地具有至少5 nm厚度以確保適當結晶及表 面性質以及形成單晶SrZr〇3，BaZr〇3，SrHf〇3，BaSn〇3或 BaHf〇3。例如，一單晶氧化物層BaZr〇3可以約7〇代的溫度 成長。所得的結晶氧化物之晶格結構相對於基板石夕晶格結 構呈現45度旋轉。 這些铪酸鹽或鍅酸鹽材料所形成的一調節緩衝層是適合 成長單晶材料層，其包括磷化銦（InP)系統的化合物半導體 材料。在該系統，化合物半導體材料可以是，例如，碟化 銦（ΙηΡ)，石申化鎵銦（InGaAs) “申化銦紹（A1InAs)，或磷化石申 銦鎵鋁（AlGalnAsP)，具有約1 11111至10 μιη的厚度。用在該 結構的一適當的模板是i — iO個單層鍅-砷（Zr-As)，鍅-磷（Zr_ ρ)，铪-坤（Hf-As)，铪-填（Hf-P)，n坤（Sr4As)，锶·氧 -鱗（Sr-0-Ρ)，鋇-氧-石申（Ba_〇_As)，銦，_氧（][11|_〇)，或鋇 -氧-磷（Ba-Ο-Ρ)及較佳地是12個單層的這些材料之一。利 用一實施例，對一鍅酸鋇調節緩衝層，該表面以1-2個單層 錯終結’接著沉積^2個單層的砷以形成Zr-As模板。來自鱗 化銦系統的一單晶層化合物半導體材料於是成長在模板上 。所得的化合物半導體材料之晶格結構相對於調節緩衝層 晶格結構呈現45度旋轉及對（1〇〇) InP的晶格不匹配小於 2.5%’以及較佳地約小於h〇0/〇。 實施例3 根據本發明進一步具體實施例，提供一結構適合成長包 含一 II-VI材料的單晶材料磊晶膜覆蓋在一矽基板上。該基 板較佳地是如上所述的一矽晶圓。一適合的調節緩衝層材 -14- 518668 A7 B7 五、發明説明（12 ) 料疋SrxBai_x丁 1〇3，其中x範圍從〇至1，厚度約2-1〇〇 nm及較 仏的$度約5 -15 nm。其中该單晶層包括一化合物半導體材 料’該Π-VI化合'物半導體材料可以是，例如，硒化鋅 (ZnSe)或硒化硫鋅（ZnSSe)。一適合的模板用在該材料系統 包括1-10個單層鋅-氧（Zn-O)跟隨1-2個單層過量鋅，接著在 該表面上硒化鋅。或者，一模板可以是，例如，個單 層錯-硫（Sr-S)跟隨著是ZnSeS。 實施例4 本發明的該具體實施例是圖2說明的結構4〇的實施例。基 板22，調節緩衝層24 ’及單晶材料層％可以相似於那些實 施例1所說明的。並且，一加入的的緩衝層32做為減缓任何 應變’其可能來自調節缓衝層與單晶材料晶格的結晶晶格 的不匹配。緩衝層32可以是一層鍺或一GaAs，一砷化鎵鋁 (AlGaAs)，一磷化鎵銦（InGap)，—磷化鎵鋁（a丨以^，一砷 化鎵銦（InGaAs) ’ 一磷化銦鋁（A1Inp) ’ 一磷化砷鎵（GaAsp) ，或-磷化鎵銦(InGaP)應變補償的超晶格。根據該具體實 施例的-方面’緩衝層32包括_GaAM>ix超晶格，其中χ值 祀圍伙0至1。根據另一方面，緩衝層32包括一卜νΡ超 晶格’其中y值範圍從…。藉改變义值或丫值，如該例可以 是’晶：常數改變從超晶格底端至頂端以致產生其下氧化 物與覆盍其上的單晶材料的晶格常數之間的匹配，其中在 此實施例中的單晶材料是—化合物半導體材料。其他化合物半導體材料的組成，如那些上面所«的，也可以是相 似地改變來以相似的方—彳。的方式麵控層32的晶格常數。該超晶格 -15-
裝 訂
線 518668 五 、發明説明（η 可以具有厚度約50-5⑻_及較佳地具有厚度約.2〇〇麵 用在σ亥、、、σ構的核板可以是相同於實施例1所描述的。或者 緩衝層可以疋一層單晶錯具有厚度υ麵及較佳地具 有厚度約2-20 nm。使用一錯缓衝層，一模板層不是錯-錯 (Ge-Sr)就是鍺-鈦（Ge_Tl)具有厚度約一單層，可以用做後續 成：單晶材料層的成核位置，其中在該實施例是一化合物 半命體材料。以一單層錄或一單層鈦帽蓋所形成的氧化物 層做為後續沉積單晶錯的成核位置。該單層㈣鈦提供一 成核位置，其可鍵結第一單層的鍺。 實施例5 本實施例也說明在圖2所說明結構4〇使用的材料。基板材 料—凋節緩衝層24 ,單晶材料層26及模板層3〇可以相同 ^那些實施例2所說明的。並且，加入的緩衝層32是位在調 節緩衝層與覆蓋的單晶材料層之間。該緩衝層，一種進一 步的單晶材料，其在本例中包括一半導體材料，例如，可 以是一漸進成級層的砷化鎵銦（InGaAs)或砷化鋁銦（比八丨As) 。根據本具體實施例的一方面，加入的緩衝層32包括 InGaAs ，其中該組成銦之變化從〇至約5〇%。該加入的缓 衝層較佳地具有約1〇-3〇 nm厚度。改變緩衝層組成從 GaAs到InGaAs做為提供其下單晶氧化物材料與覆蓋層單晶 材料之間的晶格匹配，其在本實施例是一化合物半導體材 料。假如在調節緩衝層24與單晶材料層26之間有晶格不匹 配’該緩衝層是特別有益的。 貫施例6 -16- 本紙張尺度適财S g家標準(CNS；^^X挪公愛) 518668 五 A7 B7 、發明説明（14 ) 本實施例提供說明材料用在結構34，如圖3之說明。基板 2料22，模板層30，及單晶材料層26可以相同於那些結合 貫施例1在上面所說明的。 非晶質層36是一非晶質氧化物層，其適當地由非晶質中 間層材料（例如，如上所述的層28材料）及調節緩衝層材料 (例如，如上所述的層24材料）之組合而形成。例如，非晶質 層36可以包括Sl〇x及SrzBai zTi〇3之組合（其中2從〇到丨/曰: 在—退火製程期間至少部份地結合或混合形成非晶質氧^匕 物層3 6。 非晶質層36的厚度可以依不同應用而改變及可依據該庫 用因子如層36,包含層26單晶材料之型式，及相似者所兩 的絕緣性質。根據本發明—實施例的方面，層36的厚度約而9 請至約100nm，較佳地約2_1〇nm，及更佳地約5_6咖。 層38包括-單晶材料可以蟲晶成長在一單晶氧化物材料 上，該材料用來形成調節緩衝層24。根據本發明一具體實 施例’層38包括與包含層26相同的材料。例如，假如層％ 包括GaAs’那麼層38也包括GaAs。然而，根據本發明 具體實施例’層38可以包括不同於使用形成層“的材料。 根據本發明—說明具體實施例，層耶則單層至約⑽_。 再參考圖丨小基板22是-單晶基板如_單^或神化錄 基板。早晶基板的結晶結構具有晶格f數與晶格方向之於 徵。相似的方式’t周節緩衝層24也是—單晶材料及單晶： 料的晶格具有晶格常數與結晶方向之特徵。調節緩衝芦盘 單晶基板的晶格常數必需進近乎 …二 、9 >而 、，，〇日日万向 -17- 518668 A7 B7 五、發明説明（15 ) 相對於另一結晶方向做旋轉或轉向而達實際的晶格常數匹 配。在本文中術語"實質上相等”及”實質上匹配”意指晶格常 數間有足夠相似性來容許成長高品質結晶層於其下層的上 方。 圖4說明成長高結晶品質之結晶層所得厚度做為主晶體與 所成長晶體間晶格常數不匹配的函數之關係。曲線42說明 南結晶品質材料的邊界。曲線4 2右邊的區域代表具有多數 缺陷的層。若沒有晶格不匹配，理論上可能成長無限厚度 ，高品質之磊晶層在主晶體上。當晶格常數不匹配增加， 所得厚度，高品質結晶層快速降低。做為一參考點，例如 ，假如主晶體與成長層間晶格常數不匹配超過約2%，無法 達到超過20 nm的單晶磊晶層。 根據本發明一具體實施例，基板22是一（100)或（111)方向 的單晶矽晶圓及調節緩衝層24是一層鈦酸锶鋇。這兩材料 間晶格常數實質上匹配是靠相對於矽基板晶圓的結晶方向 對鈦酸鹽材料的結晶方向旋轉45°來達成。在非晶質介面層 28結構中之包容物，在本實施例為一矽氧化物層，假如其 足夠厚，做為減低鈦酸鹽單晶層其可能因主矽晶圓與所成 長鈦酸鹽層間晶格常數任何不匹配所導致的應變。結果， 根據本發明一具體實施例，達到一高品質，厚的，單晶鈦 酸鹽層。 仍舊參考圖卜3，層2 6是一層蠢晶成長的單晶材料以及其 結晶材料也是具有結晶晶格常數與晶格方向之特徵。根據 本發明一具體實施例，層26的晶格常數與基板22的晶格常 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 518668 五、發明説明（16 ) 數不同。為達到在該蟲晶成長單晶層的高結晶品質，該調 節緩衝層必需是高結晶品質。並且，為達到層26的高結@ 品質，在本例中，主晶體，調節緩衝層，與所成長的晶』 結晶晶格常數間的實質上匹配是需要的。適當地選擇材料 可達到該晶格常數實質上匹配之結果，是相對於主晶體的 方向旋轉所成長晶體的結晶方向。例如，假如所成長的晶 體是石申化鎵，石申化鎵紹，砸化鋅，或石西化硫鋅及調節緩衝 層是单晶Si.xBai.xTi〇3，則達到兩材料結晶晶格常數的實質 上匹配’其中成長層的結晶方向相對於主單晶氧化物的方 向紅^ 45相似地’假如主材料是鉛酸銘或鋇或給酸链或 鋇或氧化鋇錫以及化合物半導體層是魏銦或坤化錄姻或 石申化銦紹，貫質上結晶晶格常數的④配可以相對於主氧化 物晶體旋轉成長結晶層的方向45。而達到。在某些例子中， :主乳化物與所成長單晶材料層之間的 '结晶半導體缓衝 曰可以用來減低所成長單晶材料層的應變 自晶格常數的小差異。 木 ，根據本發明-具體實施例，下列實施例說明一製程用來 製造一半等體結構如圖丨_3中 提供一單晶半導體基板包”或二:太;製程-開始 ^ X鮪根據本發明一較佳呈 體實施例’半導體基板是-具有⑽）方向㈣晶圓。該基 板較佳的方向為轴向’或大部份與轴向夹4。。雖缺立他部 如下所述可以包圍其他結構，至少-部份；導體 表m露”在本文中意指在部份基板 表面已清潔’實質上移除任何氧化物，污染物，或其他外 本紙張尺度適财難冢料χ 297公釐) -19 518668 五、發明説明（17 來物貝如眾所周知，裸露的矽是高反應性及易形成原生 氧化物。術語，，裸露"期望涵蓋該原生氧化物。一薄氧化石夕 也可希王成長在半導體基板上，雖然該成長的氧化物根據 本，明基本上不在製程中。為了蟲晶成長一單晶氧化物層 覆盍在單晶基板上，必f先移除原±氧化物I以露出其下 基板的結晶結構。雖然根據本發明其他製程也可使用，而 下列製程較佳地以分子束磊晶(MBE)實施。原生氧化物可以 在一 MBE設備中首先熱沉積一薄層链，銷，銘及銷的組合 或其他驗土金屬或驗土金屬的組合加以移除。在該例中使 用鋰’基板於是被加熱到約85代的溫度以引起锶盥原生氧 化石夕層反應。該錄用做消除氧化石夕留下無氧化石夕的表面。 所得表面’其呈現—有序的2χ1結構，包括錄，氧，及石夕。 =序的…結構形成—模板用做有序的成長—覆蓋層的單 晶乳化物。該模板提供所需的化學及物理性質以成核 蓋層的晶體成長。 t 根據本發明另-具體實施例，原生氧切可以加以轉變 及製備該基板表面用來成長單晶氧化物層，以醜在低溫 沉積-鹼土金屬氧化物’如氧化鳃’氧化銷鋇，或氧化鋇 在基板表面上以及接著加熱該結構至約85〇。〇的溫度。在該 ，度-固態反應發生在氧化链與原生氧切之間引起原生 礼化夕的減V及留了具有鋰’氧，及殘留矽之基板表面 的有序2 X 1結構。再者，這形成一握 單晶氧化物層。 ㈣用來接著成長一有序 隨著從基板表面移除氧切，根據本發明-具體實施例 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公董Γ 訂 線 -20- 五、發明説明（18 ，基板被冷卻至200-80(TC的溫度範圍及一層鈦酸鋰以分子 束屋晶成長在模板層i。該MBE製程起始在ΜβΕ設備中打 開擋板露出鋰，鈦及氧氣源。鳃與鈦的比率近似丨·· 1。氧 分壓起始設定在最小值以約每分〇 3-〇5細的成長速率成: 計量比的鈦酸鋰。在開始成長鈦酸鋰之後，氧分壓增加至 起始最小值之上。過氧壓會引起成長非晶質氧化矽層在其 下基板與成長的欽酸錯層之間的介面。氧化矽層的成長來 自氧經成長的鈦酸鋰層擴散到介面，其中氧與其下基^表 面上的矽產生反應。該鈦酸鳃成長為有序（1〇〇)單晶，相對 於其下基板以（100)結晶方向旋轉45。。因為矽基板與成長的 晶體間晶格常數小量的不匹配，目此在鈦酸鳃層内可能存 在應變，該應變被釋放在非晶質氧化矽中間層内。 在鈦酸锶層已成長至所需厚度之後，以一模板層帽蓋該 單晶鈦酸锶，該模板層和後續成長所需單晶材料的磊晶層 導通。例如，對該後續成長的單晶化合物半導體材料層4 化鎵，MBE成長的鈦酸锶單晶層可以丨^單層鈦，單層鈦 -虱或1-2單層鳃_氧終止成長而帽蓋。接著形成該帽蓋層， 沉積砷以形成一 T卜As鍵，一 Tl-〇-As鍵或一 Si、〇_As鍵。這 些之任一個形成一適當的模板用來沉積及形成砷化鎵單2 層化成模板之後，接著將鎵引入與石申反應及形成神化鎵 。或者’鎵可以沉積在帽蓋層以形成Sr_〇-Ga鍵，及接著將 砷引入與鎵形成砷化鎵。 圖）是根據本發明一具體實施例所製造半導體材料之高解 析穿透電子顯微鏡照片（TEM)。單晶SrTi〇3調節缓衝層以磊
本紙張尺度適财g s A4規格(210 297公釐） 518668
曰曰成長在每7基板2 2上。ι_、c： y 土攸工在该成長製程期間，形成非晶質介 面層28，其釋放由於晶；)：夂^p· 砰田、日日格不匹配之應變。GaAs化合物半導 體層2 6於是使用模板層3 〇蟲晶成手。 圖6 σ兒月取自、纟σ構之X光繞射光譜，該結構包括GaAs單 曰曰層26 ’該層26包含使用調節緩衝層24成長在石夕基板 22上。光5晋的繞射峰指出調節緩衝層24與以心化合物半導 體層26是單晶及（1〇〇)方向。 圖2說明的結構可以上面討論的製程加上一加入的緩衝層 步驟加以形成。該加入的緩衝層32在沉積單晶材料層之前 形成覆1該模板層。假如該緩衝層是單晶材料包括一化合 物半導體超晶格，該超晶袼可以，例如ΜβΕ，沉積在上面 所描述的模板上。假如一單晶材料層包含一層鍺取代緩衝 層，上面製程被修正為以_最終層是鳃或鈦帽蓋鈦酸鋰單 晶層以及於是沉積鍺以與鳃或鈦反應。該鍺緩衝層可接著 直接沉積在該模板上。 圖J說明的結構34可藉成長一調節缓衝層加以形成，形成 一非晶質氧化物層在基板22上，及成長半導體層3 8在調節 緩衝層上，如上所描述。該調節缓衝層及非晶質氧化物層 於是曝露在足以改變調節緩衝層的結晶結構從單晶至非晶 質的退火製程中，因此形成一非晶質層其為非晶質氧化物 層與新非晶質調節緩衝層之組合形成一單一非晶質氧化物 層％。層26於是接著成長在層38上。另外，在成長層26後 可實施退火製程。 根據該具體實施例的一方面，露出基板22，調節緩衝層 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 518668 A7 —_____B7 五、發明説明（2〇 ) ，非晶質氧化物層，及單晶層38在一峰值溫度約7〇〇。(：至約 1000 C的快速熱退火製程中約5秒至約分鐘以形成層^。 然而，根據本發明可以使用其他適當的退火製程將調節緩 衝層轉變成-非晶質層。例如，雷射退火，電子束退火， 或傳、、先熱退火製私（在適當的環境中）可以用來形成層36。 當使用傳統熱退火來形成層36時，可要求一或更多個層30 的成份過壓以防止在退火製程期間，層38的劣化。例如， 當層38包括GaAs時，退火環境較佳地包括一石申的過壓以緩 和層3 8的劣化。 如上所示，結構34的層38包括任何適合層32或26的材料 。據此，任何與層32或26結合描述的沉積或成長方法可以 使用來沉積層3 8。 圖7是說明在圖3根據本發明具體實施例製造之半導體材 料的高解析度TEM。根據該具體實施例，一單晶SrTi〇3調 即棱衝層磊晶成長在矽基板22上。在該成長製程期間，如 上所述形成一非晶質介面層。接著，包含一化合物半導體 層GaAs的加入的單晶層3 8形成在調節緩衝層上及該調節緩 衝層曝露在一退火製程以形成非晶質氧化物層36。 圖8說明取自一結構之χ光繞射光譜，該結構包括加入的 皁晶層38包含一 GaAs化合物半導體層及非晶質氧化物層％ 形成在碎基板22上。光譜的繞射峰指出GaAs化合物半導體 層3 8是單晶及（1〇〇)方向以及沒有4〇至5〇度 附近的繞射峰表 示層36是非晶質。 描述在上面的製程說明一製程用來形成一半導體結構包 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 518668 A7 _ B7_._ 五、發明説明（21 ) 括一矽基板，一覆蓋的氧化物層，’及一單晶材料層其包括 一以分子束磊晶製程之砷化鎵化合物半導體。該製程也可 以化學氣相沉積（C VD)，金屬有機化學氣相沉積（MOCVD) ，遷移輔助蠢晶（MEE)，原子層蠢晶（ALE)，物理氣相沉積 (PVD)，化學溶液沉積（CSD)，脈衝雷射沉積（PLD)，或相似 者加以實施。進一步，以一相似製程，其他單晶調節緩衝 層如鹼土金屬鈦酸鹽，锆酸鹽，铪酸鹽，钽酸鹽，釩酸鹽 ，釕酸鹽，及鈮酸鹽，鈣鈦礦氧化物如鹼土金屬錫基鈣鈦 礦，鋁酸鑭，氧化鑭銃，及氧化釓也可成長。進一步，以 一相似製程如MBE，其他單晶材料層包括其他III-V及II-VI 單晶化合物半導體，半導體，金屬及非金屬可以成長覆蓋 該單晶氧化物調節緩衝層。 各個單晶材料層及單晶氧化物調節緩衝層的變化使用一 適當模板用來開始成長單晶材料層。例如，假如調節緩衝 層是一鹼土金屬锆酸鹽，該氧化物可以一薄層鍅帽蓋。锆 的沉積接著可以沉積砷或磷與鍅反應做為沉積個別砷化鎵 銦，砷化鋁銦，或磷化銦的前軀物。相似地，假如單晶氧 化物調節缓衝層是一驗土金屬給酸鹽，該氧化物層可以一 薄層铪帽蓋。铪的沉積接著可以沉積砷或磷與铪反應做為 成長個別坤化蘇銦，坤化銘銦，或碳化铜層的前物。在 一相似的方式，鈦酸鋰可以一層鋰或锶及氧帽蓋以及鈦酸 鋇可以一層鋇或鋇及氧帽蓋。這些各個沉積接著可以沉積 砷或磷與帽蓋材料反應以形成一模板做為沉積單晶材料層 包括化合物半導體如砂化鎵钢，神化紹钢，或碌化銦。 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 518668
根據本發明另一具體實施例形成一裝置結構以圖示說明 在圖9-12中的橫截面。像先前參考圖中所敘的具體實施 例’本發明該具體實施例包括利用磊晶成長單晶氧化物形 成-順向匹配基板的製程’如參考先前圖…所述形成調 郎緩衝層24及參考先前圖3所述的非晶質層％，以及形成模 板層30。然、而’圖9_12中說明的具體實施例利用—模板其 包括一表面活性劑使—層接—層的單晶材料容易成長。 現在轉至圖9’ 一非晶質中間層58成長在基板^上，其位 在基板52與-成長調節緩衝層54之間，其較佳地是一單晶 結晶氧化物層’在層54成長期間氧化基板52而成。層叫交 佳地疋一早晶氧化物材料如一單晶層SrzBai zTi〇3，其中2從 〇到丨。然而，層54也可以任何那些先前參考圖丨_2所述之層 2 4的化合物及任何那些先前參考圖3所述之層3 6的化合物， 其是從參考圖1及2的層24及28所形成。 層Μ以锶（Si·)為終止成長表面如圖9之斜線55所示，其接 著加上一模板層60包括一表面活性劑層61及帽蓋層63如圖 10及11所說明。表面活性劑層61可以包括，但不限定，元 素如Al’ In及Ga，但將依層54之組成與達到最適結果之覆 蓋的單晶材料層而定。在一說明實施例中，鋁（A1)用做表面 活性刎層6 1及做為修飾表面與層54的表面能之功用。較佳 地，表面活性劑層6 1是磊晶成長，到約一至二個單層，在 層：)4上如圖10說明是利用分子束磊晶（MBE)，也可以使用其 他製程包括化學氣相沉積（CVD)，金屬有機化學氣相沉積 (MOCVD)，遷移輔助磊晶（MEE)，原子層磊晶（ale)，物理 -25 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱)
裝 訂
線 518668 A7 - —____ B7_____ 五、發明説明（23 ) 氣相沉積（PVD)，化學溶液沉積（CSD)，脈衝雷射沉積（pLD) ，或相似者。 表面活性劑層61於是曝露在v族元素，例如砷，以形成帽 盍層63如圖11之說明。表面活性劑層6丨可以曝露在許多物 貝如元素包括’但不是限定，AS，p，Sb及N以產生帽蓋層 63。表面活性劑層6丨及帽蓋層63結合形成模板層6〇。 單晶材料層66，其在本實施例是一化合物半導體如GaAs 藉 MBE ’ CVD ’ MOCVD，MEE，ALE，PVD，CSD， P L D及相似者沉積形成圖1 2說明的最終結構。 圖13-16說明根據本發明具體實施例在圖9_12中說明的一 化合物半導體之形成的可能分子鍵結構的特殊實施例。更 才寸別地，圖lj-16說明使用一含表面活性劑的模板（層6〇)成 長GaAs(層66)在鈦酸鋰單晶氧化物（層54)的鋰終止表面上。 成長一單晶材料層66如GaAs在一調節緩衝層54上，該缓 衝層如一鈦酸锶氧化物在非晶質介面層54及基板層52上， 該兩者可以包括先前描述之材料參考層28及22個別在圖1及 2中，說明一臨界厚度約1000埃，其中因為包含表面能使兩 度空間（2D)及三度空間（3D)的成長移位。為了維持一真正 的一層一層的成長（Frank Van der Mere成長），必需滿足下 列的關係： 5sT〇>(5INT+5GaAs) 其中單晶氧化物層54之表面能必需大於GaAs層66的表面能 加非晶質中間層58的表面能。因為其不能滿足該方程式， 爹考上面圖1(M2的說明，使用一含表面活性劑的模板增加 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 518668
晶結構至類鑽 單晶氧化物層54之表面能及也偏移模板的結 石結構’其與原始的（^^層匹配。
裝 圖13說明鈦酸料晶氧化物層的料止表面之分子鍵社 構。-銘表面活性劑層沉積在料止表面之頂端及與圖Μ 說明的表面鍵結，反應形成一帽蓋層包含一單層仙具有 圖14說明的分子鍵結構，在圖14形成—類鑽石結構具有sp3 混成終止表面，與化合物半導體如GaAs匹配。該結構於是 曝露在As氣下形成如圖15所示的—層AUs。於是沉積 以完成圖16說明的分子鍵結構，其因而獲得2D的成長。該 GaAs可以成長至任何厚度以形成其他半導體結構，裝置， 或積體電路。驗土金屬如那些IIA族是較佳地使用來形成單 晶氧化物層54之帽蓋表面的那些元m它們能夠與紹 形成所需的分子結構。 線 在該具體實施例中’一含表面活性劑之模板層幫助形成 用做各種不同材料層包括那些含有IINV族化合物以形成高 品質半導體結構，t置，及積體電路之一順向匹配基板。 例如，一含表面活性劑之模板可以用做單晶材料層的單石 式積體化，例如一層包含鍺（Ge)以形成高效率光電池。 現在轉往圖1 7-20，以橫截面說明根據本發明另一具體實 施例形成一裝置結構。該具體實施例利用形成一順向匹配 基板其依A磊晶成長單晶氧化物在矽基板上，接著磊晶成 長單晶碎在氧化物上。 一調節緩衝層74如一單晶氧化物層首先成長在基板層72 上，如矽，具一非晶質中間層78如圖17之說明。單晶氧化 -27- 本紙張尺度㊈巾g g家標準(CNS) A4規格(21G_X撕公羞了 518668 A7 B7 五、發明説明（25 ) 物層74可以包括任何參考圖1及2中先前討論之層24的那些 材料，而非晶質中間層較佳地包括任何參考圖1及2中先前 討論之層28的那些材料。基板72，雖然較佳地是矽，也可 以包括任何參考圖1 - 3中先前討論之基板2 2的那些材料。 接著，藉 MBE，CVD，MOCVD，MEE，ALE，PVD， C S D，P L D及相似者沉積一石夕層8 1在單晶氧化物層7 4上，如 圖1 8的說明具有幾百埃的厚度，但較佳地厚度約50埃。單 晶氧化物層74的厚度較佳地約20至100埃。 接著實施快速熱退火在一碳源如乙炔或曱烧中，例如在 約800°C至l〇〇〇°C的溫度範圍以形成帽蓋層82及矽酸鹽非晶 質層86。然而，其他適當的碳源可以被使用，只要快速熱 退火步驟用來非晶質化單晶氧化物層74變成一矽酸鹽非晶 質層86及碳化最頂端的矽層8 1成為帽蓋層82，在本實施例 其將是一碳化矽（SiC)層，如圖19之說明。非晶質層86的形 成相似於圖3說明的層3 6的形成以及可包括參考圖3的層3 6 所描述的任何那些材料，但較佳的材料將是依據用做石夕層 8 1的帽蓋層82。 最後，一化合物半導體層96，如氮化鎵（GaN)藉MBE， CVD，MOCVD，MEE，ALE，PVD，CSD，PLD及相似者 成長在SiC表面上以形成一高品質半導體材料做為形成裝置 。更特別地，沉積GaN及GaN基系統如GalnN與AlGaN將導 致限制在矽/非晶質區域的差排網之形成。所得的氮化物含 化合物半導體材料可以包括週期表III，IV及V族元素及實 質上是無缺陷。 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂
518668 A7 B7 五、發明説明（26 ) 雖然過去GaN已成長在SiC基板上，本發明的本具體實施 例擁有一階段形成含一 SiC頂表面及一 Si表面上的非晶質層 的順向匹配基板。更特別地，本發明的本具體實施例使用 一中間單晶氧化物層，其被非晶質化形成一矽酸鹽層來吸 收層間的應變。甚且，不像過去使用Sic基板，本發明的本 具體實施例不受先前技藝SiC基板常小於2英吋直徑晶圓尺 寸的限制。 單石式積體化的氮化物含半導體化合物包含ΙΠ-ν族氮化 物及矽裝置可以用在高溫RF應用及光電元件。GaN系統具 有在監/綠及UV光源與偵測的光電工業之特別用途。高亮度 發光一極體（LED)及雷射也可形成在GaN系統内。 圖21-23以橫截面圖示說明根據本發明形成裝置結構的另 具體貫％例。該具體實施例包括一順向匹配層其用做一 過渡層其使用clathrate或Zmtl型態的鍵結。更特別地，本具 體實施例使用一中間模板層以減低材料層間介面的表面能 ，因而谷终兩度空間的一層一層的成長。 圖21說明的結構包括一單晶基板1〇2，一非晶質介面層 108及-調節缓衝層1()4。非晶質介面層1〇8形成在基板^ 上，其位在基板102與調節缓衝層丨04之間的介面如先前參 考圖1及2的描述。非晶質介面層1〇8可以包括任何先前參考 圖1及2的任何描述之非晶質介面層28的那些材料。基板a] 較佳地是矽，但也可以包括任何參考圖丨_3中先前討論之基 板22的那些材料。 & 一模板層130沉積在調節緩衝層1〇4之上如圖。的說明及 -29- 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公爱) 518668
較佳地包括-薄層Zlntl型態相的材料由具有許多離子特性 的金屬與類金屬所組成。如先前描述之具體實施例，模板 層 130藉 MBE，CVD，MOCVD，MEE，ALE，PVD，CSD， PLD或相似者沉積以達到—單層的厚度。模板層⑽功能為 一”軟"層具有無方向鍵結但高結晶性其吸收累積在具晶格 不匹配的層間之應力。用做模板層13〇的材料可包括，例如 ，AlSr2，（MgCaYb)Ga2 ’（Ca，Sr,Eu，Yb)In2 , Ba(}e2As，及 SrSn2As2 〇 單晶材料層126磊晶成長在模板層13〇上以達到圖23說明 的最終結構。做為一特別例子，一SrA12層可以用做模板層 1 〇0及一適當的單晶材料層126如一化合物半導體材料 ，成長在8!，八12上。該八丨-^鍵（來自層SrzBai ζΤι〇3之調節緩 衝層，其中Ζ的範圍從〇至1)大部份是金屬性的而A;u As鍵 (來自GaAs層）是弱共價的。該Sr以兩種個別型態的鍵結加 入，以部份電荷進入包含在SrzBaizTi〇3之較低調節緩衝層 内之氧原子中而加入離子鍵結，以及其他部份的共價電荷 將典型地以Zmtl相的材料實施的方式被摻雜到八丨中。電荷 的轉移量依賴包括模板層130之元素的相對陰電性與依賴原 子間的距離而定。在本實施例中，A1假設為sp3混成及可以 容易與單晶材料層126形成鍵結，其中在本實施例中，包括 化合物半導體材料GaAs。 利用使用在本具體實施例之21加丨型態模板層製造順向匹 配基板可以吸收大量應變不需一大的能量成本。在上面的 實施例，A1的鍵結強度以改變SrA1:層的體積來調整，因此 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
518668 A7 B7 五、發明説明（28 ) 使裝置可調整適合特定的應用，其包括ΙΠ-V與Si裝置的單 石式積體化及單石式積體化高k介電材料用在CMOS技術。 清楚地，那些特別地描述具有化合物半導體部份與IV族 半導體部份的具體實施例，意思是說明本發明具體實施例 並且不是限制本發明。有許多其他的組合及本發明的其他 具體實施例。例如，本發明包括製造材料層的結構與方法 ，該材料層形成半導體結構，裝置及積體電路包含其他層 如金屬與非金屬層。更特別地，本發明包括形成一順向匹 配基板的結構與方法，其用來製造半導體結構，裝置及積 體電路與適合製造那些結構，裝置及積體電路之材料層。 利用本發明具體實施例，現在較簡單可積體化裝置，該裝 置包括單晶層，該單晶層包含半導體及化合物半導體材料 與其他材料層是用來形成具有其他元件的那些裝置，其功 能較佳或在半導體或化合物半導體材料内容易及/或便宜地 形成。如此允許一裝置可被縮小，降低製造成本，及增加 產能與可靠度。 根據本發明一具體實施例，一單晶半導體或化合物半導 體晶圓可以用來形成早晶材料層在晶圓上。在該方法中’ 晶圓基本上是一處理"晶圓被使用在半導體電氣元件在早 晶層内覆蓋晶圓的製造期間。因此，電氣元件可以在一至 少近似200毫米直徑及可能至少近似300毫米晶圓上形成在 半導體材料内。 利用該型態的基板，一相當便宜的晶圓克服化合物半導 體或其他單晶材料晶圓的脆性，使更有相當容忍度及容易 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
518668 A7 B7 五、發明説明（29 ) 可隨意置放來製造基極材料。因此，可以形成一積體電路 以致所有電氣元件，及特別地所有主動裝置，可以形成在 早晶材料層内或使用早晶材料層，縱然基板本身可以包括 單晶半導體材料。因為與相對地較小及更脆的基板比較（例 如，傳統化合物半導體晶圓），較大基板可以更經濟地及更 方便地處理，化合物半導體裝置及其他使用非矽單晶材料 的製造成本將減少。 圖24根據本發明進一步具體實施例以橫戴面圖示說明一 裝置結構50。裝置結構50包括一單晶半導體基板52，較佳 地是一單晶矽晶圓。單晶半導體基板52包括53及54兩區域 。一電氣半導體元件通常以虛線56表示至少部份形成在區 域53。電氣元件56可以是一電阻，一電容，一主動半導體 元件如一二極體或一電晶體或一積體電路如CMOS積體電路 。例如，電氣半導體元件56可以是一CMOS積體電路裝備成 執行訊號處理或其他功能，其中矽積體電路是相當適合的 。如此，該積體電路提供許多輸出入連接線（以線7 0表不）， 其典型地提供並聯的連接線。在區域53的該電氣半導體元 件可以熟知的傳統半導體製程形成及廣泛地實用在半導體 工業。一層絕緣材料5 8如一層二氧化矽或相似者可以覆蓋 電氣半導體元件56。 在半導體元件56於區域53的製程期間可能已經形成或沉 積絕緣材料58及任何其他層被從區域54的表面移除以提供 一裸露矽表面在該區域。如眾所周知，裸露矽表面是高度 反應性的及一原生氧化矽層可以快速形成在該裸露矽表面 -32- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 518668 A7 B7 五、發明説明（3Q ) 上。一層鋇或鋇與氧沉積在區域54的表面之原生氧化物層 上以及與氧化表面反應形成第一模板層（沒表示出）。根據一 具體實施例，一單晶氧化物層以分子束磊晶方法形成在模 板層上。反應物包括鋇，鈦與氧沉積在模板層上形成單晶 氧化物層。在沉積期間之初，氧分壓保持幾乎需要與鋇及 鈦充分反應以形成單晶鈦酸鋇層之最小量。氧分壓於是增 加至提供一過氧壓及允許氧擴散通過成長的單晶氧化物層 。該氧擴散通過鈦酸鋇層與區域54表面上的矽反應形成一 非晶質層氧化矽62在第二區域54上及在矽基板52與單晶氧 化物層60之間的介面。層60與62可以承受如上結合圖3描述 的一退火製程以形成一單獨的非晶質調節緩衝層。 根據一具體實施例，沉積單晶氧化物層60之步驟以沉積 一第二模板層64做終止，其可以是1 -1 0單層鈦，鋇，鋇及 氧，或鈦及氧。一層66的單晶化合物半導體材料於是以分 子束磊晶方法沉積在第二模板層64上。層66的沉積是以沉 積一層神在模板層64上為開始。該起始步驟接著沉積鎵及 砷以形成單晶砷化鎵66。或者，在上面的實施例鋰可以鋇 取代。 根據進一步具體實施例，一半導體元件，通常以虛線68 表示是形成在化合物半導體層66内。半導體元件68可以傳 統地使用在製造砷化鎵或其他III-V化合物半導體材料裝置 之製程步驟加以形成。半導體元件68可以是任何主動的或 被動的元件，及較佳地是一半導體雷射，發光二極體，光 偵測器，異質接面雙載子電晶體（HBT)，高頻MESFET，並 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 518668
聯至串聯轉換器，緩衝器，閉鎖開關，多工器，或其他使 用及利用化合物半導體材料物理性質的^件。線7g的圖示 表示一金屬導體可以被形成以電性耦合裝置68及裝置％， 因而完成二積體裝置其包括至少一元件形成在矽基板52中 及-裝置形成在單晶化合物半導體材料層66中。雖然說明 的結構50已描述做為一形成在矽基板52上的結構及具有一 鈦酸鋇（或鋰）層60以及一砷化鎵層66 ,相似的裝置可以使用 在本揭露中其他地方已描述的其他基板，氧化物層及 其他化合物半導體材料層而加以製造。甚且，電氣半導體 元件56，如一積體電路也可以製造在一部份單晶化合物半 導體層6 6内。 根據進一步具體實施例，圖25說明一半導體結構Μ。結 構*72包括一单晶半導體基板74如一單晶矽晶圓，其包括一 區域75及區域76。一電氣元件以虛線78圖示說明使用一般 用在半導體工業之傳統矽裝置製程技術形成纟區域75中。 車乂仏地，孩電氣兀件（以虛線78表示）是一使用傳統技術製造 的積體電路。該積體電路包括許多輸出入連接線以線％表 不。使用相似於那些描述在上面的製程步驟，一單晶氧化 物層80及一中間非晶質氧化矽層82形成在基板74的區域％ 上。一杈板層84及後續的一單晶半導體材料層86形成單晶 氧化物層80上。根據進一步具體實施例，一加入的單晶氧 化物層88是利用相似於那些用來形成層⑽的製程步驟形成 在層86上，及一加入的單晶氧化物層9〇是利用相似於那些 用來形成層86的製程步驟形成覆蓋的單晶氧化物層以。根 -34- 本紙張尺度翻中@ @家標準(CNS) Μ規格(2iqx297公爱)
裝 訂
線 518668 ______B7 _______ 五、發明説明（32 ) 據一具體實施例，至少層86及層90之一是由一化合物半導 體材料形成。層80及82可以承受如上結合圖3描述的一退火 製程以形成一單獨的非晶質調節層。 一半導體元件通常以一虛線92表示至少部份形成在單晶 半導體層86内。根據一具體實施例，半導體元件92可以包 括一場效電晶體具有部份由單晶氧化物層88形成的一閘極 介電體。並且，單晶半導體層90可以用來完成該場效電晶 體的閘極電極。根據一具體實施例，單晶半導體層86由ΙΠ_ ν族化合物形成及半導體元件92可以是任何主動或被動元件 的組合，及較佳地是一半導體雷射，發光二極體，光偵測 器’異質接面雙載子電晶體（ΗΒΤ)，高頻MESFET，並聯至 串聯轉換器，緩衝器，閉鎖開關，多工器，或其他利用ΙΠ-ν族元件材料高移動率特性的元件。而根據一進一步具體實 施例，一電性連接以線94圖示說明元件78與元件％電性地 連接。結構72因此利用該兩單晶半導體材料均一的性質積 體化7〇件。 ' 在一較佳具體實施例，半導體層86是由一 ρ型A1GaAs的頂 層87，的底層83，及一的中間主動層 85，或相似的構造所形成，以致形成一發光二極體如發光 二極體92。該發光二極體可以裝置成表面#光或邊緣發光 。相似地，半導體層86可以由一ρ +型InGaAs的頂層87，一η 型InP的底層83，及一i^InGaAs的中間主動層85，或相似 的構造所形成，以致形成一光二極體被用做光偵測器或感 測器。更佳地’發光二極體及光二極體兩者完成在元件％ •35- 本紙張尺度適财S @家標準(CNS) A4規格(210 X 297公爱)' -—- 518668 A7 B7 五、發明説明（33 ) 進步，發光一極體及光二極體驅動線路及並聯至串聯 與串聯至亚聯轉換器裝f，包括閉鎖開關，緩衝器，及多 工态可以70成在一部份半導體層86，以如線94說明的積 體電路I/O連接線相聯絡。這些支撐結構的實施例型態之製 造將說明在下面。 現在注意力指向形成說明的複合半導體結構或複合積體 電路像5G或72的方法之實施例部份。特別地，圖26_3〇所示 的該說明的複合半導體結構或積體電路1〇2包括一化合物半 導體部份1022，一雙載子部份1〇24 ,及一M〇s部份1〇26。 在圖26中，提供一 p型摻雜的單晶矽基板11〇具有一化合物 半導體部份1022，一雙載子部份1024，及一M〇s部份1〇26 在雙載子部份1024内，單晶石夕基板ho被摻雜形成一 ^型 内埋的區域1102。一 p型輕摻雜的磊晶單晶矽層11〇4於是形 成在内埋的區域1 1 02及基板π 〇上。一摻雜步驟接著實施以 產生一 η型輕核雜的偏移區域1丨丨7在n+型内埋的區域1丨〇2之 上。該摻雜步驟轉換摻雜物型態從一區段的雙載子區域 1024内的輕p型磊晶層變至輕11型單晶矽區域。一場隔絕區 域1 106於是形成在雙載子部份1〇24與M〇S部份1〇26之間。 一閘極介電層1丨10形成在MOS部份1026内的一部份蠢晶層 1 104上’及該閘極電極1丨丨2接著形成在閘極介電層1 1 1 〇上 。側壁填隙物1 115沿著閘極電極1丨12垂直側邊與閘極介電 層1110形成。 一 P型摻雜物驅入偏移區域1117以形成一主動，p型或本 質基極區域1 114。一 η型，深集極區域1 1〇8接著形成在雙載 -36- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 裝 訂
線 518668 A7 B7 五、發明説明（34 ) 子部份1 024内以容許電性連接到内埋的區域丨丨〇2。實施選 擇性n型摻雜以形成n+型摻雜區域1 11 6及射極區域1 120。 n+型#雜區域丨丨16沿著閘極電極i丨12臨近側邊形成在層 11〇4内及成為MOS電晶體的源極，汲極，或源極/汲極區域 。該f型摻雜區域1116及射極區域112〇具有摻雜濃度至少 每立方Α刀1 Χ 1 〇個原子以允許形成歐姆性接觸。一 Ρ型摻 雜區域形成以產生非活性或外質基極區域1118，其為p+型 摻雜區域（摻雜濃度至少每立方公分lxlol9個原子）。 在描述的具體實施例中，已實施許多製程步驟但沒有說 明22 —步描述，如形成井區域，臨界調整佈植，防止通 道貫穿佈植，防止場貫穿佈植，及各種不同的遮罩層。形 成衣置直至製程中的該點是使用傳統步驟實施。如說明， “準Ν通迢MOS電晶體已形成在M0S區域1〇26内，及一垂 直刪雙載子電晶體已形成在雙載子部份1024内。如該點 ’已^線路形成在化合物半導體部份助内。然而，應該 瞭角十k些型態的裝置’如介紹的雙載子與裝置，也可 以下列描述的方式形成在部份化合物半導體部份内。 所有在雙载子製程期間已形成的層與
份，現在從化合物半導^t P 2的表面移除。-裸露石夕 义 '、疋^供給該部份的後續製程，例如上面敘述的方式。 」:圖27說明—調節緩衝層124於是形成在基板"◦上。該 调節緩衝層將形成為一曰 入 的部份1022中的裡兩仿电 〜田候孜層） 背上_ 表面上。然而，形成在1〇24及_
口 [W刀上的層124之部份可u e户曰斗、A 疋夕日日或非晶質，因為其形成在 -37- 訂 線 518668
非早晶的材料上’因此不成核單晶成長。該調節緩衝#124 典型地是-單晶金屬氧化物錢化物層及典型地具有一厚 度近似2-100奈米的範圍。在一特別的具體實施例中，該， 節緩衝層近似5-15 nm厚。在形成調節緩衝層期間，—非晶 質中間層122沿著積體電路1Q2的最切表面形成。該非= 質中間層122典型地包括—石夕的氧化物及具有__厚度近似/ 5 nm的範圍。在—特別的具體實施例中，厚度近2咖。_ 在形成調節緩衝層124與非晶質中間層122 -模板層⑽具有一厚度近似一至十個單層材料成 在-特別的具體實施例中，該材料包括鈦4 m 或其他先前參考圖1-5所描述的相似材料。層122與ι24可以 承叉如上結合圖3描述的一退火製程以形成一單獨的非晶質 調節緩衝層。 、 二单晶〖合物半導體層132於是蠢晶成長覆蓋單晶部份的 调即緩衝層124(或假如已實施上面描述的退火製程之非晶 貝凋節層上）如圖28所不。成長在層124部份上的層部份 不是單晶可以是多晶或非晶質。該單晶化合物半導體層可 以許多種方法形成及典型地包括一材料如砷化鎵，砷化鎵 鋁，磷化銦，或其他化合物半導體材料如先前所提到的。 5亥層的厚度近似卜5000 nm及較佳地100-500 nm。在本具體 實施例中，在模板層内的各個元素也存在調節緩衝層丨24, 單晶化合物半導體材料132，或兩者中。因此，在模板層 126與其兩臨近層之間的輪廓在製程期間消失。因此，當拍 下一穿透式電子顯微鏡（TEM)照片時，可見到調節緩衝層 -38 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐) 518668 A7 B7 五、發明説明（36 ) 124與單晶化合物半導體層132之間的介面。 現在於該點，化合物半導體層132與調節缓衝層124 (或假 如已實施上面描述的退火製程之非晶質調節層上）的區段可 以從覆蓋雙載子部份1024的部份與MOS部份1026移除如圖 29所示。在移除該區段後，一絕緣層142於是形成在基板 110上。絕緣層142可包括許多種材料如氧化物，氮化物， 氧氮化物，低k介電體，或相似者。如文中所用的，一低k 介電體是一具有介電常數不高於近似3.5的材料。在沉積絕 緣層142之後，接著研磨，去除絕緣層142覆蓋在單晶化合 物半導體層132上的部份。 一電晶體144形成在單晶化合物半導體部份1022内。一閘 極電極148接著形成在單晶化合物半導體層132上。摻雜區 域146於是形成在單晶化合物半導體層132内。在該具體實 施例中，電晶體144是一金屬半導體場效電晶體（MESFET) 。假如該MESFET是一 η型MESFET，該摻雜區域146及單 晶化合物半導體層132也是η型摻雜的。假如形成一 p型 MESFE丁，那麼推雜區域140及單晶化合物半導體層132將恰 具有相反的摻雜型態。重摻雜（n + )區域146容許與單晶化合 物半導體層132做歐姆性接觸。現在於該點，在積體電路内 的主動裝置已被形成。該特別具體實施例包括一 η型 MESFET，一垂直ΝΡΝ雙載子電晶體，及一平面η通道MOS 電晶體。許多其他型態的電晶體，包括p通道MOS電晶體， p型垂直雙載子電晶體，p型MESFET，及垂直與平面電晶體 的組合，可以被使用。而且，其他電氣元件，如電阻，電 -39- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 518668 A7 B7 五、發明説明（37 ) 容，二極體，及相似者，可以形成在一或更多部份1〇22， 1024及 1026 中。 在一較佳具體實施例，發光二極體及光二極體兩者完成 在單晶化合物半導體層132中如相關於圖3〇之說明。進一步 务光一極體及光二極體的驅動線路及並聯至串聯與串聯 至亚聯轉換器裝置，包括閉鎖開關，緩衝器，及多工器， 可以70成在一單晶化合物半導體層i 32的部份與積體電路部 仏1024及1026經I/O連接線1562，1564及1566相聯絡。 製程繼續形成一實際上完成的積體電路1〇2如圖3〇之說明 。一絕緣層152形成在基板11〇上。該絕緣層152可以包括一 蝕刻終止或研磨終止區域其沒在圖3〇中說明。第二絕緣層 154接著形成在第一絕緣層152上。移除層^，μ，Μ， 124，及122的部份以定義接觸開孔，該處是連接裝置處。 連接渠溝被形成在絕緣層154内以提供接觸間的側向連接。 士圖之況明’連接線丨562連接部份丨〇22内的η型MESFE丁 之源極或汲極至雙載子部份1024内的NPN電晶體之深集 極區域1 108。NPN電晶體的射極區域丨12〇連接至M〇s部份 10一6内的丨1通道m〇s電晶體之摻雜區域hi6之一。其他摻雜 區域m 6 f性連接至其他沒表示出的積體電路部份。 一保護層156形成在連接線1562，1564及1566與絕緣層 154上。其他電性連接如說明做到電晶體以及積體電路1 π 内其他的電氣或電子元件，但沒說明在圖中。進一步，加 入的的絕緣層及連接線可以依需要形成以便形成積體電路 102内各種不同元件間的適當連接線。 -40-
裝 訂
線 本紙張尺度邮中國國ii^(CNS) Α4ϋ^10 X 297公寶) 518668 五、發明説明（38 /可從前面具體實施例看到，化合物半導體及IV族半導 :材料兩者可以積體化成單-積體電路。因為結合雙載子 二曰體與聰電晶體在相同的積體電路内是有某些困難， 抄勃呆二又戟千。卩伤内的元件到化合物半導體部 份1022或M0S部份1〇24。因此，可以消除僅用來製造-雙 载：電晶體特殊製造步驟的要求。因此，將僅有一化合物 半辱體部份及一 MOS部份在積體電路。 一在-特別具體實施例’可以形成一積體電路以致其包括 發光二極體及光二極體在_化合物半導體部份及結合驅 動器，緩衝器，閉鎖開關，多工器，並聯至串聯轉換器與/ 或串恥至亚聯轉換器線路’以一 M〇s電晶體結構表示在相 同的積體電路之⑽半導體區域内。這些高速裝置.馬合至 傳統的線路(沒表示出來)，例如一控制器或一處理器，製造 在基極矽層上。圖31_33包括一具體實施例的說明。 圖31包括一積體電路160—部份的橫戴面說明，其包括一 單晶石夕晶圓⑹。相似那些先前所描述的，_非晶質中間層 I62及一調節緩衝層164已形成在晶圓161上。層162與164^ 以承叉如上結合圖3描述的一退火製程以形成一單獨的非晶 質調節缓衝層。在該特別的具體實施例中，需要形成光與 裝置的層將首先形成，接著是MOS電晶體所需要的層。= 圖31中，層166包括化合物半導體材料層。例如，在0層166 中用做發光二極體的第一至第四層可以包括材料個別如p型 砷化鎵，p型砷化鎵鋁，砷化鎵，及n型砷化鎵鋁，或反之 亦然。第三層的砷化鎵包括將用來產生光子的主動區域。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 -41 -
層170以層166相似的方式形成及包括光二極體的化合物半 導體材料層。例如’在層170中用做光二極體的第一至第三 層可以包括材料個別如P+型石申化鎵麵，η型坤化鎵钢，及n 型填化鋼，或及夕亦沙 ^ 亦W °弟二層的砷化鎵銦包括在光子偵 Μ產生電子-電洞對的本質區域。層168以與層 及7〇相似的方式形成及適當地摻雜以提供給層1 及 170適當的電性接觸。 另2節緩衝層172,相似於調節緩衝層164，可以形成 一+牧置上在另一具體實施例，調節緩衝層164及172 可以包括不同的材料 '然而，它們的功能基本上個別相同 疋用來製造化合物半導體層與一單晶…族半導體層之間 的過渡層172可以承受如上結合圖3描述的一退火製程以 形非晶f調節緩衝層…I晶IV族+導體層174形成在 调即竣衝層172上。在一特別具體實施例，單晶…族半導體 層174包括鍺，矽鍺，碳化矽鍺，或相似者。 在圖32，M0S部份在該上單晶…族半導體層174内製作形 成私氣兀件。如圖32之說明，一場隔絕區域17丨從層174的 部份形成。一閘極介電層173形成在層174上，及一閘極電 極丨75形成在閘極介電層173上。摻雜區域177是電晶體a ^ 的源極，汲極，或源極/汲極區域，如所示。側壁填隙物 179鄰接閘極電極175的垂直側邊形成。其他元件可以製作 在至/ 一部份層174中。這些其他元件包括其他電晶體通 這或ρ通道），電容，電阻，二極體，及相似者。 貝％下一組步驟定義光二極體18〇及發光二極體182如圖 •42- 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ 297公釐) 518668 A7 B7 五、發明説明（4〇 ) 33之說明。場隔絕區域171及調節缓衝層172在積體電路含 光二極體與發光二極體的化合物半導體部份被移除。實施 加入的步驟，從發光二極體部份182移除層170。 形成接觸186及188以製作橫過光二極體的電性接觸，如 圖33所示。並且，形成接觸187及189以製作橫過發光二極 體1 82的電性接觸。保護氧化物層（沒表示出）也可用做光學 裝置的保護。甚且，半導體材料也可用來提供電性接觸。 製程繼續形成一實際上完成的積體電路。一保護層（沒表示 出）可以形成在光學裝置180，182及MESFET電晶體181上。 雖然沒表示出，其他電或光連接線被製作到積體電路内的 元件但沒在圖3 3說明。也應該知道雖然表面發光及偵測裝 置已表示出，邊緣發光及偵測結構也可提供在不同的構造。 清楚地，這些積體電路具有化合物半導體部份與IV族半 導體部份的具體實施例，意思是說明可以實施及不是希望 用盡所有可能性或限制可以實施的。有許多其他可能的組 合及具體實施例。例如，化合物半導體部份可以包括雷射 裝置，及IV族半導體可以包括數位邏輯，記憶陣列，及大 部份形成在傳統MOS積體電路中之結構。利用文中所表示 及描述的，現在較簡單來積體化裝置，該裝置與其他在IV 族半導體材料中功能較佳的元件一起在化合物半導體材料 中之功能是較佳的。如此允許一裝置可被縮小，降低製造 成本，及增加產能與可靠度。 雖然沒有說明，一單晶IV族晶圓可以用來僅形成化合物 半導體電氣元件在該晶圓上。在該方法中，晶圓基本上是 -43- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂
線 518668 A7 B7 五、發明説明（41 ) 一 ”處理’’晶圓被使用在製造化合物半導體電氣元件期間， 該元件在一單晶化合物半導體層覆蓋的晶圓内。因此，電 氣元件可以在一至少近似200毫米直徑及可能至少近似300 毫米晶圓上形成在III-V或II-VI半導體材料内。 利用該型態的基板，一相當便宜的’’處理”晶圓克服化合物 半導體晶圓的脆性，使更有相當容忍度及容易可隨意置放 來製造基極材料。因此，可以形成一積體電路以致所有電 氣元件，及特別地所有主動裝置，可以形成在單晶材料層 内，縱然基板本身可以包括IV族半導體材料。因為與相對 地較小及更脆的傳統化合物半導體晶圓基板比較，較大基 板可以更經濟地及更方便地處理，化合物半導體裝置的製 造成本將減少。 所描述的該複合積體電路包括的元件是當電訊號作用到 複合積體電路時提供電性絕緣。該複合積體電路可以包括 一對光元件，如一光源元件及一光偵測元件。一光源元件 可以是產生光的半導體裝置，如一光雷射，一光子射極， 一二極體等等。一光偵測元件可以是光敏感半導體接合裝 置，如一光偵測器，一光二極體，一雙載子接面，一電晶 體等等。 一複合積體電路可以包括處理線路，該處理線路形成在 至少部份於複合積體電路的IV族半導體部份中。該處理線 路配置外接線路與複合積體電路相聯絡。該處理線路可以 是電子電路，如一微處理器，RAM，邏輯裝置，解碼器等。 對該處理線路與外部電子電路的通信，該複合積體電路 -44 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 五、發明説明（42 ) =2電訊號與外部電子電路相連接。該複合積體電路 料技Γ.部光通訊連接線用來連接複合積體電路中的處 的P 有外部線路的電性連接線。在複合積體電路中 件可以提供光通信連接線，該通信連接線可以在 隔絕通信連接線中的電訊號遠離處理線路。她之， =及光通信連接線可以用來聯絡資訊，如數據，控制， 汁時等。 路：先几件(-光源元件及-光偵測器元件)在複合積體電 =可以配置傳輸資訊。在光學偶之㈣收及輸出的資訊 以進出外部線路與複合積體電路間之電通信連接線。該 h件與電通成連接線當對處理線路提供電性隔絕時可以 开 1處料路與外料路之㈣通成連接線。假如需要， ，多先兀件對可以包括在複合積體電路中用來提供許多通 ，連«及用來提供隔絕。例如，—複合積體電路接收許 夕數據位元可以包括—斜^ ’光凡件用來.絡各個數據位元。 2如在“作t ’在—對光元件中之光源元件可以根據來 人外部線路連接的電訊號，配置來產生光（即光子）。在該 =元件中的-光偵測器元件可光學上連接到光源元件以產 生2據由光源元件產生㈣測光之電訊號。光源與偵測器 兀件之間聯絡的資訊可以是數位或類比。 假如需要相反該配置也可以使用。一負責在板上的處理 線路之光源元件可以輕合到一光偵測器元件以使該光源元 件產生-電訊號用來與外部線路通信。許多該光元件對结 構可被用來雙向連接。在某些應用，其中需要同步，第一 本纸張尺度通财國g家料(CNS) Μ規格(綱MM公爱j -45- 518668 A7
裝 訂
線 518668
接線 因此 該驅動器裝置包括 一緩衝器，閉 串聯轉換器在 一並聯至串聯轉換器，如 鎖開關線路’多工器、，及相似者。該並聯至 輸出入連接線與驅動器裝置之間耦合，以致 在並聯輸出入連接線上以楚 、， 侵不上以弟一，較低速度的並聯訊號輸出 在1聯至串聯轉換哭φ姑結μ + Ρ和供Τ破轉換成一第二速度高於第一速度 的串聯訊號以驅動發光裝置。該偵測器缓衝裝置包括一高 k串和至並^轉換g在單晶化合物半導體内。胃串聯至並 聯轉換器在光偵測器與較慢速輸出入連接線之間耦合，以 致來自光偵測器以第二速度的一串聯訊號輸出在串聯至並 %轉換态中被轉換成以第一速度的並聯訊號以驅動來自光 偵測？§的輸出入訊號。 裝 事κ上為達，肖除"〇接腳及較快通信速度的好處，描述 在上面的半‘體結構結合其他相似的半導體結構在一系統 中是有料。該相似的半導體結構可以包括光接收線路及 包路板其中本發明的光接收線路及半導體結構被佈局 在該電路板上。 線 也是事貫上，為得最佳消除1/0接腳的好處，發光裝置是 唯一來自半導體結構的通信訊號源。這可擴展至包括發光 牧置與光偵測為做為提供唯一通信訊號給半導體結構。然 而，可知道的本發明的結構可以結合傳統1/0電性連接線一 起使用。 特別地，本發明可以進一步包括一第二半導體結構，其 包括一光偵測器是與半導體結構的發光裝置互補的。黏著 該半導體結構及第二半導體結構致使發光裝置與光债測器 -47- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X297公釐) A7 B7 五、發明説明（45 ) 位置彼此接近以致方便半導體結構及第二半導體結構之間 的通信。如此可以將表面發光與偵測裝置面對面接著加^ 完成，但更佳土也是以使半導體結構及第二半導體結構的邊 對邊接著與使用邊緣發光及偵測裝置加以完成。特別地， 該半導體結構及第二半導體結構可以包括許多互補的發光 驮置與光偵測器以致形成一光匯流排方便單向或雙向彼此 平行的光通信。 本發明也包括一特別製程_製造在一 + |體結構中積 體電路的高速介面。該製程的第一步驟包括提供一單晶矽 基板。下一步驟包括沉積一單晶鈣鈦礦氧化物膜覆蓋=單 晶矽基板。該膜的厚度小於將導致應變，產生缺陷的材料 厚度。下-步驟包括形成一包含至少石夕及氧的非晶質氧化 物介面層在單晶鈣鈦礦氧化物膜與單晶矽基板之間的介面 。一下一步驟包括磊晶形成一單晶化合物半導體層覆蓋單 晶鈣鈦礦氧化物膜。一下一步驟包括製造一發光裝置在半 導體結構内。一下一步驟包括製造一驅動器裝置在一部份 單晶化合物半導體内以致該驅動器裝置電性上耦合以來自 積體電路的通信訊號驅動發光裝置。 特別地，該製程進一步包括步驟從積體電路以一第一速 度將並聯通信訊號輸出轉換成一第二速度高於第一速度的 串聯訊號以驅動該發光裝置之製造一發光裝置的步驟。 為了調節雙向通訊，本發明的製程包括製作一光偵測器 被製作在半導體結構内；製作 > 伴隨的偵測器緩衝裝置在 一部伤單晶化合物半導體内；從積體電路以一第一速度將 •48- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) ' --— 518668
並聯通信訊號輸出轉換成一 訊號以驅動該發光裝置；從 汛號轉換成第一速度的並聯 號至積體電路。 第一速度高於第一速度的串聯 光偵測器以第二速度將一串聯 訊號的步驟；及送出該並聯訊 特別地，製造一發光裝置的步驟包括製造一發光二極體 :其可將光訊號送出半導體結構。更特別&，本發明包括 提供光接收線路及-線路板的進m佈置該光接收 線路及半導體結構在該線路板上；及_合光訊號至該接收 線路。 實際上，為了達到消除；[/〇接腳的好處與較快的通信速度 ’上面描述的製程結合其他製程在一系統中是有用的。該 相似的製程可以包括提供一第二半導體結構的步驟，該第 二半導體結構包括一光偵測器是與第一製造步驟的發光裝 置互補的；接著該半導體結構及第二半導體結構致使發光 裝置與光偵測器互相接近；以及使半導體結構及第二半導 體結構之間光通信。更特㈣，提供一第二半導體結構的 步驟與製造-發光裝置的步驟個別包括提供許多互補的發 光裝置與光偵測器在該半導體結構及第二半導體結構上以 致在其間形成一光匯流排。 為了清楚及簡潔地，在上面討論的光偵測器元件主要討 論在光偵測器元件已形成在一複合積體電路的化合物半導 體部份中的内文裏。在應用上，該光偵測器元件可以許多 種適當的方式形成（例如，從^夕形成，等等）。 一複合積體電路典型地將有一電的連接線做為電源供應 -49- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X297公釐）
裝 訂
線 518668 A7 _____B7五、發明説明（47 ) 器與接地連接線。該電源與接地連接線被加入上面所討論 的通信連接線。在一複合積體電路中的處理線路可以包括 電性上隔絕的通信連接線及包括電源與接地的電性連接線 。在大部份已知的應用，電源供應器與接地連接線常常以 線路好好保護以防止有害的外部訊號到達複合積體電路。 一通信接地可以是與使用一接地通信訊號的通信連接線中 的接地訊號隔絕的。 在前面的說明中，本發明已參考特別的具體實施例說明 。然而，一般熟知此項技藝之人士瞭解可以做各種不同的 修正及改變不偏離本發明敘述在下面的申請專利範圍。據 此’該說明及圖被認為是一說明而不是一限制方式，及所 有該修正希望被包括在本發明範圍内。 益處’其他好處，及對問題的解答已說明在上面相關的 特別具體實施例。然而’該益處’好處，問題的解決，及 任何可引起任何益處，好處，或解答的單元來發生或變得 更明顯的不是被解釋為一臨界的，需要的，或基本的特徵 或任何或所有申請專利範圍的單元。如用在文中，術語，，包 括’包含”，或任何其中在文中的變化，希望涵蓋一非獨 佔的總括’以致一製程，方法，物件’或設備其包括列舉 @ 7L #不僅包括那些元件而且包括其他沒列舉的或含在該 製程，方法，物件，或設備的元件。 -50-
裝 訂
線

Claims (1)

  1. 518668
    申請專利範圍 2. 一種半導體結構，命 -單晶矽基板；—具南速介面的積體電路’包含: 二！晶質氧化物材料’覆蓋該單晶石夕基板； c::乳化物材料，覆蓋該非晶質氧化 ㈣早日日化合物半導體材料，覆蓋該單㈣鈦礦氧化物 -發光裝置’被製作在該半導體結構内；及 二7動器裝ΐ’被製作在—部份單晶化合物半導體内 〃搞動裝置可驅動該發光裝置，該發光 有積體電路内的積體線路所產生的訊號。 ' 如申請專利範圍第W之結構，叾中該積體電路 並聯糧：連接線’且其中該驅動器裝置包括一並聯 至串，轉換S ’該並聯至串聯轉換器在輸出人連接線與 驅動器裝置之間耦合’以致在並聯輸出入連接線上以第 一速度的訊號輸出’在並聯至串聯轉換器中被轉換成高 於第一速度的一第二速度之串聯訊號，以驅動該發光裝 置。 如申請專利範圍第1項之結構，進一步包括一光偵測器， 被製作在半導體結構内，及一伴隨的偵測器緩衝裝^， 被製作在一部份單晶化合物半導體内，且其中該積體電 路具有终多並聯輸出入連接線，且該驅動器裝置包括一 並聯至串聯轉換器，該並聯至串聯轉換器在輸出入連接 線與驅動器裝置之間耦合’以致在並聯輸出入連接線上 以第一速度的並聯訊號輸出’在並聯至串聯轉換器中被 -51 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公爱） 裝 訂 518668 A B CD 六、申請專利範圍 轉換成高於第一速度的一第二速度之率聯訊號以驅動發 光裝置，及該偵測器緩衝裝置，包括一串聯至並聯轉換 器’該串聯至並聯轉換器在光偵測器與輸出入連接線之 間耦合’以致以第二速度來自光偵測器的一串聯訊號輸 入在串聯至並聯轉換器中被轉換成以第一速度的並聯訊 號以驅動來自光偵測器的輸出入訊號。 4. 如申請專利範圍第3項之結構，其中該發光裝置及光偵測 器提供唯一的通信訊號給該半導體結構。 5. 如申請專利範圍第1項之結構，其中該發光裝置是唯一來 自該半導體結構的通信訊號源。 6 ·如申請專利範圍第1項之結構，進一步包括光接收線路及 一電路板，其中該光接收線路及半導體結構佈局在該電 路板上，且其中該發光裝置是一發光二極體，該發光二 極體可以傳送光訊號離開半導體結構以與接收線路做光 學上轉合。 7. 如申請專利範圍第1項之結構，進一步包括一第二半導體 結構，該第二半導體結構包括一光偵測器，與半導體結 構的發光裝置互補’黏著該半導體結構及第二半導體結 構’使發光裝置與光偵測器位置彼此接近，以方便半導 體結構與第二半導體結構之間的光通信。 8. 如申請專利範圍第7項之結構，進一步包括許多互補的發 光裝置與光偵測器在該半導體結構及第二半導體結構上 ’以形成一光匯流排方便彼此間的平行光通信。 9. 一種製造半導體結構中一積體電路之高速介面之製程， -52- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 8 6 6
    包括： 提供一單晶矽基板； 严=積:單晶每鈦確氧化物膜覆蓋該單晶石夕基板，該港 予又小於將引起應變感應缺陷的材料厚产· =:包含，夕及氧的非晶質氧化物介：層在單晶_ 礦乳化物膜與單晶矽基板之間的介面上； 化2形成-單晶化合物半導體層覆蓋該單晶飼鈦礦氧 製作一發光裝置在該半導體結構内；及 製:作—驅動器裝置在一部份單晶化合物半導體内，^ r驅動器裝置可驅動該發光裝置，該發光裝置具有來 自積體電路的訊號。 W如申請專利範圍第9項之製程，進一步包括製造一發光裝 置的步驟，轉換來自積體電路以第一速度的並聯通信郭 唬輸出成為高於第一速度的一第二速度之串聯訊號，以 驅動發光裝置。 η·如申請專利範圍第9項之製程，進一步包括的步驟為： 製作一光偵測器在該半導體結構内； 製作—伴隨的偵測器緩衝裝置在一部份單晶化合物斗 導體内； 、轉換來自積體電路以第一速度的並聯通信訊號輸出4 為一高於第一速度的第二速度之串聯訊號以驅動發光華 置之製造一發光裝置的步驟； 轉換來自光偵、測器以第二速度的一串聯訊號輸入成3 -53- 518668 A8 B8
    以第一速度的並聯訊號；及 送出該並聯訊號至積體電路。 12. 如申請專利範圍 ^ , μ 衣％，其中第一製造步驟包括製 k 一發光二極體，該發光二 ^ / 導俨a μ R ^ 極肢可以傳送光訊號離開半 守肢結構，及進一步包括步驟為： 供光接收線路及一電路板· 沉積該光接收線路及半導俨 干夺奴結構在電路板上；及 季馬合光訊號至該接收線路。 13. 如申請專利範圍第9項萝 e 衣％ 進一步包括步驟為： 提供一第二半導體結構，兮筮_ π σκ弟一+辱體結構包括一光偵測 裔其與第一製造步驟的發光裝置互補； 黏者邊半導體結構及第二丰墓歸处接 牛辱肢，，·σ構，使發光裝置與光偵 測器位置互相接近；及 ' 该半導體結構與第二半導體結構之間的光學上通信。 14.如申請專利範圍第13項之製程，其中提供一第:半導體 結構的步驟與製造一發光裝置各包括提供許多互補的發 光裝置與光偵測器在該半導體結構及第二半導體結構上 ’以形成在彼此間的一光匯流排。 -54- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
    裝
TW091100243A 2001-06-01 2002-01-10 Structure and method for fabricating a high-speed interface in semiconductor structures TW518668B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/870,832 US20020181826A1 (en) 2001-06-01 2001-06-01 Structure and method for fabricating a high-speed interface in semiconductor structures

Publications (1)

Publication Number Publication Date
TW518668B true TW518668B (en) 2003-01-21

Family

ID=25356153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091100243A TW518668B (en) 2001-06-01 2002-01-10 Structure and method for fabricating a high-speed interface in semiconductor structures

Country Status (3)

Country Link
US (1) US20020181826A1 (zh)
TW (1) TW518668B (zh)
WO (1) WO2002099887A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0777379B1 (en) * 1995-11-21 2002-02-20 STMicroelectronics S.r.l. Adaptive optical sensor
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JPH11274467A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子

Also Published As

Publication number Publication date
WO2002099887A1 (en) 2002-12-12
US20020181826A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
TW515098B (en) Heterojunction tunneling diodes and process for fabricating the same
TW497152B (en) A process for forming a semiconductor structure
TW507301B (en) Semiconductor structure including a partially annealed layer and method of forming the same
US10930576B2 (en) Gallium-nitride based devices implementing an engineered substrate structure
TW546686B (en) Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US10755986B2 (en) Aluminum nitride based Silicon-on-Insulator substrate structure
US20050194593A1 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US20200152456A1 (en) Systems and method for integrated devices on an engineered substrate
TW201125162A (en) Photonic device and method of making the same
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
US20030013223A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant III-V arsenide nitride substrate used to form the same
TW567525B (en) Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
JP2015088756A (ja) 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法
TW550640B (en) Structure and method for fabricating semiconductor structures and devices for detecting chemical reactant
TW531786B (en) Semiconductor structures having a compliant substrate
US11121120B2 (en) Method and system for electronic devices with polycrystalline substrate structure interposer
TW543143B (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate with an intermetallic layer
TW518668B (en) Structure and method for fabricating a high-speed interface in semiconductor structures
TW552699B (en) Structure and method for fabricating semiconductor structures with coplanar surfaces
TW540124B (en) Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
TW540101B (en) Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same
TW517282B (en) Structure and method for fabricating semiconductor devices
TW546692B (en) Structure and method for fabricating complementary III-V structures and devices utilizing the formation of a compliant substrate for materials used to form the same
US20030015705A1 (en) Structure and method for fabricating semiconductor structures and devices with an energy source
TW546690B (en) Semiconductor structure with temperature control device