TW515095B - Silicon on insulator logic circuit utilizing diode switching elements - Google Patents
Silicon on insulator logic circuit utilizing diode switching elements Download PDFInfo
- Publication number
- TW515095B TW515095B TW090113314A TW90113314A TW515095B TW 515095 B TW515095 B TW 515095B TW 090113314 A TW090113314 A TW 090113314A TW 90113314 A TW90113314 A TW 90113314A TW 515095 B TW515095 B TW 515095B
- Authority
- TW
- Taiwan
- Prior art keywords
- logic
- logic circuit
- output
- circuit
- diode
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 37
- 239000010703 silicon Substances 0.000 title claims abstract description 37
- 239000012212 insulator Substances 0.000 title abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 10
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 230000000875 corresponding effect Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 description 15
- 108091006146 Channels Proteins 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000004575 stone Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/12—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using diode rectifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
515095 經濟部智慧財產局員工消費合作社印製
A7 B7 五、發明説明（1 ) .【發明領域】 本發明大體上係關於使用在絕緣體上石夕晶片（SOJ， siliC〇n-on-insulator)技術的邏輯電路之設計，尤係關於在 此等邏輯電路中之二極體交換元件的使用。 【背景技藝】 習知或體型半導體電晶體係藉由植入P型導電石夕或N 型導電矽於相反導電性之矽基板晶圓之井區而形成於半導 體基板中。閘極和源/汲極之擴散可利用眾知的程序來製 造。這些形成之元件即為金氧半導體（M〇S，metal_〇xide-semiconductor)場效電晶體（FETs，field effect transistors)。每一個FET，在電性上都必須與其它ρΕτ隔 離以避免電路短路。這些FET基本上是透過體型基板上的 金屬層而互相連結’以形成包含有反相器、反相切換器、 反及閘和其它元件。基本上，這些内連線的構造，係根據 習知的互補式金氧半導體（CM〇s，c〇mplimentary则⑷ oxide semiconductor)的技術來將p型通道和贝型通道之 FET互相連接，以將功率耗損降到最低。這些邏輯裝置係 彼此互相連接以形成邏輯電路，例如包含不同程度之扇入 及扇出。 理論上’可在邏輯電路中使用二極體來施行特定的功 能。然而，體型半導體邏輯電路基本上並不使用二極體。 體型半導體二極體形成於井區，並佔有與FET相同或比其 更大的表面區域。另外，這些體型半導體二極體的電容和 電阻特性會增加功率耗損並降低效能（例如，最大的時脈速 ----------------^----------------------、玎--------------------^ (請先閱讀背面之注意事項再塡寫本頁各攔) 515095 五、發明説明（2 ) 度），使其比使用體型半導體FET的笪4 +妨士 股^ 1的等效電路來得差。例 如，第1圖所示的體型半導體— 腹一禋體10，係包含]sr型導雷 陰極14，該陰極14由P型導雷騰 主等電％極12所圍繞，而該陽極 12植入料p型導電基板^内所形成的N型導電井區16 中。在操作上，當二極體1〇為順向偏壓時，電流可以由陽 極12流向陰極14。欲獲得適當的電氣特性，陽極η、陰 極14、和導電井區16的機械形狀基本上必須使該二極體 iO的尺寸比FET大。 再者，用於邏輯電路之M型半導冑FET具有的缺點在 :需要大量表面積用於各個FET之電氣隔離。然而此與現 行工業之縮小尺寸的目的相達背。另外，位於源極/汲極和 體型基板之間的接面電容，以及從汲極到達源極的，，關閉，， 狀態之漏電流都會增加功率的耗損。接面電容所影響之效 能在於該電容降低元件在使用該電晶體時所能操作之速 度。這些問題導致在滅小尺寸、降低功率耗損和降低CM〇s 技術元件之電壓等方面的困難度。 經濟部智慧財產局員工消費合作社印製 對於邏輯電路在縮小尺寸和降低功率耗損的技術上一 直存有強烈的需要。因此，在此技藝裡強烈需求邏輯電路 能提供減少尺寸及功率消耗以取代已知之邏輯電路。 【發明之揭示】 本發明的第一個概念在於提供一種基板上的邏輯電 路’而該基板在埋置氧化物的絕緣層上，至少具有一個薄 形半導體層的絕緣矽區域。複數個邏輯閘在最少一個絕緣 石夕區域中形成，同時，複數個絕緣矽二極體在該最少一個 91826 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 515A95 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（3 ) ---- 絕緣石夕區域中形成，且在操作上，係在複數個邏輯閑的最 少一個輸入端和輸出端間相連結，以控制在複數個邏輯= 間的邏輯狀態切換。該邏輯電路可更包含有輪出線執 (rad),其中，至少有一個絕緣矽二極體在至少一個邏輯閘 的輸出端和邏輯電路輸出線執之間相連結，以提供有從^ 輯電路輸出線執到邏輯閘的輸出端之間的順向偏壓電流路 徑。該邏輯電路可更包含開關，該開關係由時脈信號所驅 動，並且在該時脈信號為邏輯低點時，將邏輯電路輸出線 執與邏輯馬電壓源相連接，該開關也可在該時脈信號為邏 輯高點時，將邏輯電路輸出線軌與邏輯高電壓源予以隔 離。在較佳狀況下，該開關是一種包括有兩個s〇I FET的 反相開關’而該邏輯閘則是一種包含與時脈信號連接之第 一輸入和與邏輯電路輸入信號連接之第二輸入的藉由S0I 二極體反及閘。該反及閘可包括有四個場效電晶體，並且 提供順向偏壓電流，以透過至少一個該場效電晶體而沈入 接地電位。 邏輯電路可進一步包含第二反及閘，係包含連接時脈 信號之第一輸入及連接第二邏輯電路輸入信號之第二輸 入’以及連接於第二反及閘輸出端及邏輯電路輸出線執間 •之第二SOI二極體，此線執提供從邏輯電路輸出線執至第 •二反及閘輸出端之順向偏壓電流路徑。該邏輯電路更可包 含反相器’該反相器有連接到邏輯電路輸出線軌的輸入 端，也具有第一邏輯電路輸入信號和第二邏輯電路輸入信 號的邏輯OR函數之輸出。 -------------------- {請先閲讀背面之注意事項再塡寫本頁各攔) 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 3 91826 绶濟部智慧財產扃員工消費合作社印製 515州 五、發明説明（4 本發明的第二個概念為提供一 種在、，邑緣碎電路上實施 邏輯計算的方法，該方法包括· 、★ 耳施 端上產4 ill匕括· a)在複數個邏輯閘的輸出 ^產生複數個第-信rn)將邏輯信號連接到絕緣石夕 =二極體’此二極體作用係如—個使電流自輪出端流出 、 便冤机机向輸出端的閉路開關。該 方法可更包含有：纟時脈信號為邏輯低點時，將輪出線執 連接到每個二極體並連接到邏輯高電錢；及在時脈作號 為邏輯高點時’將該輸出線執與和該邏輯高電壓源予以隔u 離/、中母個第一仏號係對應於複數個輸入信號中的一 個對應信號之NAND函數和時脈信號，而使得該輸出線軌 為複數個輸入信號的邏輯反或閘函數。該方法可再包含將 輸出線執連接到反相器以產生輸出信號，而在該輸出線軌 為邏輯低點時，該輸出信號則為邏輯高點，反之，在該輸 出線執為邏輯高點時，該輸出信號則為邏輯低點。 ‘本發明的第三個概念為提供一種在絕緣矽晶圓中形成 邏輯電路的方法，該方法包括：在位於該晶圓中所埋置的 氧化層上之薄矽層中形成複數個S〇i FET和複數個SOI二 極體；及將該複數個SOI FET和該SOI二極體予以互相連 接以形成複數個邏輯閘，而這些邏輯閘具有可連接到每個 複數個SOI二極體之陰極的輸出，以便將每個邏輯閘和其 所連接之SOI二極體之陽極端的邏輯低槽予以分離，且可 將該SOI二極體之陽極端的邏輯高電荷透過該邏輯閘而下 降至邏輯低槽。 用來將複數個SOI FET和SOI二極體互相連接的步驟 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 91826 -----------------^----------------------1T--------------------^ (請先閲讀背面之注意事項再塡寫本頁各攔) 515095 — A7 五、發明説明（5 更可含有：將複數個二極體的陽極連接到輸出線執·及形 成一個反相開關，此反相開關可在時脈信號為邏輯低點 時，將該輸出線執連接到邏輯高電㈣，並在時於 邏輯高點時，將該輸出線軌和該邏輯高電㈣予以^為 該用來將複數個S〇IFET和S0I二極體予以互相連接的步 驟可另包含形成用來將輸出線軌連接到輪出淳的反相器， 使得在該輸出線軌為邏輯低點時，該輪出璋即為邏輯^ :二,’在該輸出線軌為邏輯高點時，該輪出槔則二 t 本發明的第四個概念為提供—種包括基板的邏輯電 路，該基板在埋置有氧化物的絕緣層上至少具有薄 體層的絕緣碎區域。在至少—個絕緣碎區域中可形 訂 個二極體’而每個二極體都包含陽極和陰極，並在如邏輯 疋件之邏輯高電位和一邏輯低電位之間運作，以便. 經濟部智慧財產局員工消費合作社印製 陰極拉至邏輯低點時，將陽極上的邏輯高點拉至邏輯^在 點；及d)不論陽極是否纟至邏輯低點，都要維持陰極上 邏輯高點。該邏輯電路可更包括在至少一個絕緣:中 所形成的複數個邏輯閘。該邏輯間在操作上係在複數個一 極體之間相互連結，以將複數個二極體中 線 』王少一個二極 體之至少一個陽極和陰極拉到至少一個邏古 點。 ^铒回點和邏輯低 【用來實施本發明之模式】 現在，本發明將參照隨附圖式而詳細 ..1°在這些圖 式中’相同的圖式編號在全文中係代表相同 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 91826 5 515095 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（6 ) 第2圖係同時顯示根據本發明而實施之例示性SOI FET 20結構和SOI二極體22的結構。SOI基板24係包含 位於表面30下之預定深度之絕緣埋置氧化層28上的薄矽 層26。該絕緣埋置氧化層28則是將該薄矽層26和該矽基 板32予以分離。 SOI FET 20係包含在FET孤立區48裡之相反半導體 導電性之通道區域38的相對兩側上之第一半導體導電性 的源極區域34和汲極區域36。該通道區域38係藉由閘極 氧化層40和多晶矽閘42來加以界定。該FET孤立區48 係藉由絕緣溝渠52與形成於薄矽層26中的其它結構隔 離。在此技藝中可辨識出S0IFET 20將會在該基板上佔據 車父少的表面積’因為該SOI FET 20係藉由該絕緣埋置氧化 層28與該矽基板隔離，故該技術將比等效的體型半導體 FET具有更低的接面電容。 SOI二極體22包含位於二極體孤立區50中的陽極44 和陰極46,而該二極體孤立區50則比FET孤立區48要來 得小。因為該SOI二極體22係藉由絕緣埋置氧化層28而 和石夕基板32來加以分隔，且藉由絕緣溝渠52與]pET20(以 及在薄矽層26中所形成的其它結構）分隔。故不會承受如 等效體型半導體二極體之相同程度的寄生接面電容，因為 半導體接面區域係侷限於陽極44和陰極46之間的平面 上。另外，SOI二極體22的整體大小顯然比等效體型半導 體二極體還要小，其係因為該溝渠52區域對於隔離s〇I 二極體22所需的表面積比用於隔離之體型半導體的井區 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~" 6 91826 -----------------^-----------------------η--------------------^ (請先閲讀背面之注意事項再塡寫本頁各攔) 515P95 經 濟 部 智 慧 財 產 局 員 X 消 費 合 社 印 A7 B7 五、發明説明（7 ) 還要小。因此，SOI FET 20結構和SOI二極體22結構的 合併得以放置較大的邏輯電路於較小空間中，同時，相較 於習知邏輯電路，可藉由比習知的邏輯電路更低的功率損 耗來操作此電路於較快的時脈速度。 在第3圖的流程圖和第4(a)、4(b)、4(c)、和4(d)圖的 圖式中，顯示用來製造SOI FET和二極體的例示性程序。 在步驟54中，形成SOI基板24。該SOI基板24包含絕緣 埋置氧化層2 8 ’而在該絕緣埋置氧化層2 8之上則有薄；^ 層26，而其下則有矽基板32。該SOI基板24可利用習知 的連結晶圓技術或使用習知的氧離子佈植分離技術 (SIMOX，Separation by Implantation of Oxygen)來產生。用 於將高劑量之氧植入矽基板24之離子束大於每平方公分i X 1〇10個原子。SIMOX製程之劑量及離子束能量參數受到 控制以控制氧離子植入在基板裡之高斯濃度結果成為表面 下深度的函數。基本上，所選擇的劑量和離子束能量使得 植入氧的最高濃度（例如，高斯分佈的峰值）可在該埋置氧 化層28的理想深度’而較低濃度則是同時存在於該高濃度 層之上部與下部。接著，熱處理程序將植入的氧和梦予以 結合以形成二氧化矽（例如，該高濃度層會變成埋置氧化 層）。 s形成絕緣溝渠52時，如第 弟4(b)圖所顯示的，在步驟 56,習知的微影技術用於形成氮化 遴卓以定義並保護 FET孤立區48及二極體孤立區5〇。氧各 孔化矽遮罩72之形成， 乃藉由沈積約15〇0至2000埃厚的氮化 乳化矽層於SOI基板24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公^7 91826 -----------------^-----------------------η--------------------^ (請先閲讀背面之注意事項再塡寫本頁各攔) 7 515095
經濟部智慧財產局員工消費合作社印製 的上表面30並且使用習知的微影技術摹製及蝕刻該氮化 矽，其中，1)一層對於紫外線（uv)敏感的光阻化合物係塗 佈在該氮化矽層表面；2)uv光線係用來將圖案從光標映照 至光阻上；3)顯影劑硬化光阻的未曝光區域而紫外光分解 及顯影劑洗去曝光部分藉以留下未曝光部分成為在氮化石夕 表面的遮罩；& 4)制可以㈣氮切，但無法㈣光阻 之蝕刻化合物來進行乾式蝕刻可將未被光阻所遮蔽之區域 的氮化矽層移除，藉以在光阻遮罩的下面產生氮化矽遮罩 72 〇 、f步驟58中，利用非等方向性的蝕刻方式以化合物如 溴化氫（HBr，Hydrogen Bromide)將絕緣溝渠52蝕刻至薄矽 層26，如第4(b)圖所示。在步驟6〇中，該絕緣溝渠52係 利用絕緣二氧化矽來回填，從其它在薄矽層26中所形成的 其它孤立區（未顯示）來完全隔離每個s〇ifet孤立區“和 SOI 一極體孤立區5〇,如第4(c)圖所示。習知的回填技術， ，包含用Si^或TE0S將該溝渠填滿，而接著將此化合物 氧化以形成絕緣的二氧化矽。在絕緣溝渠52填滿之後，基 板之表面30則利甩化學機械研磨來拋光，以移除任何多餘 的二氧化石夕層和殘留的氮化石夕遮罩。 接著步驟60將FET孤立區48和二極體孤立區5〇隔 離之後，在步驟62中，則將光阻的遮罩82施加到該FET 孤立區48和該二極體孤立區5〇的表面3〇上，以定義並遮 蔽在FET孤立區48中之介於源極區域34和汲極區域36 之間的通道區域38,同時，也定義並遮蔽在二極體孤立 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 8 91826 (請先閲讀背面之注意事項再填寫本頁各攔) 裝 、11· 線 515595 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（9 ) 50中的陽極區域44，如第4(c)圖所示。在步驟64中，施 體摻雜（例如，砷）被植入未遮蔽的陰極46、源極區域34、 和汲極區域36中，以在產生N型導電矽於此區域中。接 下來，將光阻遮罩82移除。 在步驟66中，有閘極氧化層40和多晶矽閘極42形成 在通道區域38的上表面30。該閘極氧化層40基本上是利 用熱氧化製程生長於該表面，而該多晶矽層則是利用低壓 化學氣相沈積（LPCVD，low pressure chemical vapor 心卩05丨^011)製程在該閘極氧化層4()上沈積而成。接著，該 多晶矽層即利用稍早所說明的微影法來摹製並蝕刻，以在 FET 10之通道區域38上面產生多晶石夕閘極42，如第4(d) 圖所示。 在步驟68中，金屬層和通孔74製造於石夕基板32上， 以便和SOI FET(源極區域34、汲極區域36、和閘極42)、 SOI二極體（陽極44和陰極46)、以及在矽層26上所形成 的其匕類似結構來彼此互相連接，利用眾知的技術來形成 邏輯電路。 第5圖係用來顯示根據本發明而製造的例示性二極體 父換邏輯電路90。那些熟悉本技術領域之一般技術者將會 瞭解’以上所說明之用來在SOI中產生一個至多個fet和 二極體的基本結構和步驟可應用在製造邏輯電路9〇。該邏 輯電路90包含：數個輸入端92a、92b、和92c，以及輸 出端94，和可將該數個輸入端92a、 92b、和92c予以扇
入功此’同時’該邏輯電路90可在輸出端94產生邏輯〇R 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公楚） -----------------g----------------------tr--------------------^ (請先閱讀背面之注意事項再填寫本頁各攔) 9 91826 515095 A7 B7 五、發明説明（10 ) 函數。該邏輯電路90包括複數個反及閘96a、96b、和96c， 且各個反及閘都包括分別連接到其對應輪入端92a、 92b、和92c的第一輸入端100a、100b、和1〇〇c，並包含 連接到時脈信號102的第二輸入端98a、98b'和98c。在 各個反及閘96上的輸出端11 &a、iigb、和11^係連接到 對應之二極體開關l〇6a、106b、和106c之陰極i〇4a、l〇4b 及104c。各二極體開關i〇6a、i〇6b、和106c的陽極l〇8a、 1 08b、和1 〇8c係連接到輸出線執11 〇。該輸出線執η 〇則 透過可為反相器或放大器之接收器112連接到輸出端94, 並透過由時脈信號1 02來驅動之反相器開關！ ！ 6連接到邏 輯咼電壓源114(例如，Vdd電位）。 吾人需瞭解，每個二極體開關1〇6如邏輯元件之運 作’在陰極104拉到邏輯低點時，負責將陽極ι〇8上的邏 輯高點（例如，Vdd電位）拉到邏輯低點（例如，接地電位）。 然而不論陽極108是否被拉到邏輯低點，二極體開關1〇6 負責維持陰極1 04在邏輯高點。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再塡寫本頁各攔) 在操作上，當時脈信號102為邏輯低點時，反相器開 關11 6則閉路，使得輸出線執J丨〇可連接到邏輯高電壓源 114，同時，各反及閘96a、96b、和96c的輸出端U8a、 118b和iigc則是邏輯高點。因為輸出線執no的電位是 邏輯两點’所以並沒有電流從二極體開關1〇6a、1〇6b、和 l〇6c的任何一個經過。經由接收器U2連接到輸出線執ιΐ() 的輸出端94則是邏輯低點。 當時脈信號1 02到達邏輯高點時，反相器開關〗丨6則 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） 10 91826 515095 A7 B7
五、發明説明（U 開路以將輸出線執110與邏輯高電壓源114隔離。同時， 如果任何一個輸入端92a、92b、和92c是邏輯高點時，對 應於該處的反及閘106將會在輸出端118有邏輯低點的輸 出。因此，雖然連接到邏輯低反及閘之輸出端i i 8和邏輯 電路90之輸出端，94的正向偏壓二極體開關1〇6將是產生 所有輸入端92a、92b、和92c之OR函數的邏輯高點，但 在輸出線執110上的邏輯高電荷還是會降到邏輯低點。同 樣地，在時脈信號102到達邏輯高點時，如果所有輸入端 92a、92b、和92c仍然在邏輯低點，則各反及閘96&、9补、 和96c的輸出端118a、118b、和n8c將仍然在邏輯高點。 因此，在輸出線執110上的邏輯高電位將不會降到邏輯低 點，同時，輸出端94也仍然在邏輯低點。用來概括邏輯電 路90之邏輯〇R函數的表12〇顯示於第6圖中。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 (請先閲讀背面之注意事項再填寫本頁各攔) 參照第5圖，吾人需瞭解，當時脈信號1〇2為邏輯低 點時‘’輸出線執11 〇係經由反相器開關n 6而連接到邏輯 鬲電壓源114，然而，所有反及閘96a、96b、和96c的輸 出端118a、118b、和118c也將是邏輯高點，因此，當輸 出線執11 0為邏輯高點時，就不會有電流經過輸出線執 no。同樣地，當時脈信號102為邏輯高點時，反及閘96a、 96b、和96c的其中之一可提供路徑使該輸出線執u〇上的 •邏輯南電荷降至邏輯低點，但是，因為在時脈信號i 〇2為 邏輯高點時，反相器開關116是開路態，所以沒有電流流 經輸出線執110。因此，本發明的邏輯電路90提供極低之 電力耗損’因為從來不會發生當封閉電路存在而使得電流 本紙張尺度適用中國國家標準（CNS)A4規格（21〇x297公釐） 11 91826 515095 A7 B7 經 濟 部 智 慧 財 產 局 員 消 費 合 作 社 印 製 五、發明説明（12 流經邏輯高電壓源（例如，Vdd)和邏輯低電壓源（例如，接 地）之間。 一參照第7圖，每個反及閘96包括第一 P型通道電晶 體122、第二P型通道電晶體124、第一 N型通道電晶體 =6及第二n型通道電晶體128。如此等技術領域所示， 當閘極輸人為邏輯高,點時，N Μ通道電晶體擔任閉路開 關，而當閘極輪入為邏輯低點時，該Ν型通道電晶體則擔 任開路開關。同樣地’ #閘極輸人為邏輯高點時，ρ型通 道電晶體擔任開路開關，而當閘極輸入為邏輯低點時，該 Ρ型通道電晶體則擔任閉路開關。因&，藉由輸人信號％ 驅動閘極之Ρ型通道電晶體122則和閘極藉由時脈信號 102來驅動之ρ型通道電晶體124以並聯的方式寫入，因 此，如果輸入信號92或時脈信號102的其中之—是邏輯低 點’輸118將會連接到邏輯高電壓源1由輸入㈣ 9 2來驅動閘極之Ν型通道電晶體i 2 6則和藉由時脈信號-1〇2來驅動型通道電晶體128以串聯的方式來接線， 因此，如果時脈信號1〇2和輪入信號92兩者都是邏輯高 點，則輸出端118會連接到邏輯低電壓源13〇。因此反及 閘96的輸出端118將會仍然為邏輯高點除非輸入端子μ 和時脈信號102同時都是邏輯高點。在此刻，輸出端US 將會是邏輯低點。當輸出端118為邏輯低點時，二極體開 關1〇6則為順向偏壓，以使位於輪出線執11〇上的邏輯高 電荷經由電晶體126和128而降至邏輯低點。因此，當= 何反及閑96a、96b、和96c的輸出為邏輯低點時，輸:線 -----------------^-----------------------^--------------------^ (請先閱讀背面之注意事項再塡寫本頁各攔)
91826 515095 A7 B7 經濟部智慧財產局員工消費合作社印製 13 五、發明説明（l3 ) 執110的電位將會拉到邏輯低點。 吾人需瞭解，只有當輸出端子118連接到邏輯低電壓 源130時’時脈信號102和輸入端子92才會同時為邏輯古 點。同時，在該狀況下，P型通道電晶體122和124兩者 都是開路開關，所以輸出端118可以和邏輯高電壓源丨j 4 分離，因此，從來不會發生有閉路電路存在而使得電流得 以從邏輯高電壓源114流向邏輯低電壓源130的情形。 參照第8圖，吾人可看到，反相器開關116包括 通道電晶體132和P型通道電晶體134。因此，吾人需瞭 解’在時脈信號102為邏輯低點時，輸出線執11〇將會連 接到邏輯高電壓源114(例如，Vdd)，而當時脈信號為 邏輯高點時，該輸出線執110則會和邏輯高電壓源114隔 離。 在例示性二極體開關邏輯電路的二極體開關在順向偏 壓下,擔任閉路開關，以使邏輯高電位降至邏輯低電位。而 在反向偏壓或無偏壓下二極體開關擔任開路開關，將部分 電路和邏輯高電位隔離。因此，依據本發明的考量，二極 體開關可用於任何邏輯電路中，其中，一個或多個邏輯閉， 例如包3反及、及/或反或閘的輸入和/或輸出係互相連 接，且在較佳狀況下，這些輸入和/或輸出係彼此互相隔 •離，以避免產生從邏輯高電位閘之輸入和/或輸出到邏輯低 電位閘之輸入和/或輸出的封閉電路之電流路徑。 本發明的邏輯電路係使用絕緣矽基板，並同時使用 SOI FET和SOI二極體開關，以期能針對習知邏輯電路的 91826 -----------------^-----------------------玎--------------------線· (請先閲讀背面之注意事項再填寫本頁各攔) 五 發明説明（ 問題來達到尺寸減小及功率降低的目的。雖然本發明已經 根據特疋的較佳實施例而加以顯示並說明之，很明顯的， 對於熟悉本技術領域的其他技術者而言，在閱讀並瞭解本 說明書的内容後，將會明白本發明的等效設計和修改型 恶。舉例而言，以上所說明的實施例係相關於N型通道 FE T ’但熟悉本技術領域的技術者將可輕易地將本發明應 用到P型通道FET。本發明係包含所有此等之等效設計和 修改型態’同時僅由以下的申請專利範圍來限定其範疇。 【圖式之簡單說明】 第1圖為習知二極體的截面圖； 第2圖為根據本發明之一實施例之s〇i FET和SOI二 極體的截面圖； 第3圖係顯示根據本發明之一實施例用來製造s〇i FET和SOI二極體的製程範例之流程圖； 第4圖（a)為根據本發明之一實施例之例示性絕緣矽晶 圓的裁面圖； 第4圖（b)為根據本發明之一實施例之絕緣矽晶圓上之 元件的第一製造步驟之截面圖； 第4圖（c)為根據本發明之一實施例之絕緣矽晶圓上之 元件的第二製造步驟之截面圖； 第4圖（d)為根據本發明之一實施例在SOI晶圓中彼此 相鄰所形成之場效電晶體和二極體的截面圖； 第5圖為根據本發明之一實施例之例示性二極體交換 邏輯電路的邏輯圖式； 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 請 先 閲 讀 背 事 項 再 塡 寫 本 頁 各 糊 裝 訂 經濟部智慧財產局員工消費合作社印製 91826 J1 五、發明説明（15 第6圖為第5圖之伯一 函數總結表； 第7圖為第5圖之部分例 電路圖；及 極體交換邏輯電路的邏輯 示性二極體交換邏輯電路之 第8圖為第5圖之第 路之電路圖。 【元件符號說明】 10 二極體 14 陰極 18 P型導電基板 22 SOI二極體 26 薄矽層 30 SOI基板的頂部表 3 2 梦基板 36 汲極區域 40 閘極氧化層 44 陽極 本8 FET孤立區 >2 絕緣溝渠 7 4 金屬層和通道 部分例示性二極體交換邏輯電 陽極 N型導電導井區 SOIFET SOI基板 絕緣内置氧化層 源極區域 通道區域 多晶碎閘 陰極 二極體孤立區 氮化矽遮罩 光阻的遮罩 90 二極體交換邏輯電路 92a 輸入端 92b 輸入端 92c 輸入端 94 輸出端 96a 反及閘 96b 反及閘 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 91826 (請先閲讀背面之注意事項再填寫本頁各攔) 515095 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（16 ) 96c 反及閘 98a 第二輸入端 98b 第二輸入端 98c 第二輸入端 100a 第一輸入端 100b 第一輸入端 100c 第一輸入端 102 時脈信號 104a 陰極 104b 陰極 104c 陰極 106a 二極體開關 106b 二極體開關 106c 二極體開關 108a 陽極 108b 陽極 108c 陽極 110 輸出線執 112 接收器 114 邏輯高電壓源 116 反相器 118a 輸出端 118b 輸出端 118c 輸出端 120 概括邏輯電路之邏輯OR函數的表格 122 第一 P型通道電晶體 124 第二P型通道電晶體 126 第一 N型通道電晶體 128 第二N型通道電晶體 130 邏輯低電壓源 132 N型通道電晶體 134 P型通道電晶體 (請先閲讀背面之注意事項再塡寫本頁各攔) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 91826
Claims (1)
- M5095六、申請專利範圍 經濟部智慧財產局員工消費合作社印制农 —種邏輯電路，包括有： (a) 基板，該基板在埋置有氧化物的絕緣層上，至 少具有薄形半導體層的絕緣矽區域； (b) 複數個邏輯閘，係在最少一個絕緣矽區域中形 成；以及 (c) 複數個絕緣矽二極體，係在該最少一個絕緣矽 區域中形成，且在操作上將複數個邏輯閘的最少一個輪 出端和輪入端相連結，以控制在複數個邏輯閘間的邏輯 狀態切換。 2·如申請專利範圍第1項之邏輯電路，更包含有邏輯電路 輸出線執’其中，至少有一個絕緣矽二極體在至少〜個 邏輯間的輪出端和邏輯電路輸出線軌之間相連結，以提 供從邏輯電路輸出線執到邏輯閘的輸出端之間的顺向 偏壓電流路徑。 3·如申請專利範圍第2項之邏輯電路，更包含開關，該開 關係由時脈信號所驅動，並且在該時脈信號為邏輯低點 時’將邏輯電路輸出線執與邏輯高電壓源極相連接，同 時’該開關也可在該時脈信號為邏輯高點時，將邏辑電 路輸出線轨與邏輯高電壓源極分離。 4·如申凊專利範圍第3項之邏輯電路，其中，該開關是一 種包括有兩個S0I FET的反相器開關。 5·如申睛專利範圍第4項之邏輯電路，其中，該邏輯開是 一種包含第一輸入和第二輸入的反及閘，而該第一輪入 係連接到時脈信號，該第二輸入則連接到邏輯電路輪 --------------裝i 1 ------訂---------線 f請先閱讀背面之注意事項再填寫本頁〕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 17 91826 515095/、、申睛專利範圍 信號。 6. 7. 專利範圍第5項之邏輯電路，其中，該反及閘包 ^場效電晶體，同時透過S01二極體提供順向偏壓 電机，並透過最少一個該場效電晶體而降至地電位。 如申明專利範圍第6項之邏輯電路，更包括有： (a)第二反及閘，該第二反及閘包含與時脈信號連 接的第一輪入和與第二邏輯電路輸入信號連接的第二 輸入；以及 、第二S0I二極體，係在第二反及閘的輸出端和 邏輯電路輸出線軌之間連、結，此線執係提供從該邏輯電 路輸出線轨到該第二反及閘之輸出端的順向偏壓電流 路梭。 8·如申請專利範圍第7項之邏輯電路，更包含反相器，該 反相器具有連接到邏輯電路輸出線執的輸入，也具有第 一邏輯電路輪入信號和第二邏輯電路輸入信號的邏輯 OR函數之輸出。 9. 一種在絕緣矽電路上實施邏輯計算的方法，包括： (a) 在複數個邏輯閘的輸出端上產生複數個第一信 號；以及 ° (b) 將邏輯信號連接到絕緣矽交換二極體，該二極 體係擔任使電流自輸出端流出的開路開關以及使電流 流向輸出端的關路開關。 10 ·如申請專利範圍第9項之用來在絕緣矽電路上實施邏 輯計算的方法，該方法更包含，在時脈信號為邏輯低 -------------^--------^-----I-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 91826 515095 _ g? -~~^ ^ 六、申請專利範圍 時，將輸出線執連接到每一個二極體並連接到邏輯高電 • 壓源，以及，在時脈信號為邏輯高點時，將該輸出=執 和該邏輯兩電壓源隔離，其中，每個第一信號係對應於 複數個輸入信號中所對應之其中一個反及函數及時脈 化號’因此’該輸出線執為複數個輸入信號的邏輯N〇R 函數。 (請先閱讀背面之注意事項再填寫本頁) 言 r ϊ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 19 91826
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20915100P | 2000-06-02 | 2000-06-02 | |
| US09/591,117 US6433389B1 (en) | 2000-06-09 | 2000-06-09 | Silicon on insulator logic circuit utilizing diode switching elements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW515095B true TW515095B (en) | 2002-12-21 |
Family
ID=26903868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090113314A TW515095B (en) | 2000-06-02 | 2001-06-01 | Silicon on insulator logic circuit utilizing diode switching elements |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1303881A1 (zh) |
| AU (1) | AU2001249842A1 (zh) |
| TW (1) | TW515095B (zh) |
| WO (1) | WO2001097289A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE628140A (zh) | 1962-02-21 | |||
| JP3175521B2 (ja) | 1995-01-27 | 2001-06-11 | 日本電気株式会社 | シリコン・オン・インシュレータ半導体装置及びバイアス電圧発生回路 |
| US5521538A (en) * | 1995-03-30 | 1996-05-28 | At&T Corp. | Adiabatic logic |
-
2001
- 2001-04-03 WO PCT/US2001/010921 patent/WO2001097289A1/en active Application Filing
- 2001-04-03 AU AU2001249842A patent/AU2001249842A1/en not_active Abandoned
- 2001-04-03 EP EP01923119A patent/EP1303881A1/en not_active Withdrawn
- 2001-06-01 TW TW090113314A patent/TW515095B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1303881A1 (en) | 2003-04-23 |
| WO2001097289A1 (en) | 2001-12-20 |
| AU2001249842A1 (en) | 2001-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496034B2 (en) | Programmable logic arrays with ultra thin body transistors | |
| US7570509B2 (en) | Semiconductor device, logic circuit and electronic equipment | |
| US7719058B2 (en) | Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof | |
| TW536726B (en) | Semiconductor device and method for manufacturing the same | |
| US6461900B1 (en) | Method to form a self-aligned CMOS inverter using vertical device integration | |
| US7818702B2 (en) | Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates | |
| TWI229450B (en) | Semiconductor device and the manufacturing method thereof | |
| US6930361B2 (en) | Semiconductor device realizing characteristics like a SOI MOSFET | |
| Lee et al. | A novel multibridge-channel MOSFET (MBCFET): fabrication technologies and characteristics | |
| US20040152245A1 (en) | Insulated-gate field-effect thin film transistors | |
| JPH039631B2 (zh) | ||
| KR20010033347A (ko) | 벌크 씨모스 구조와 양립 가능한 에스오아이 구조 | |
| US20020074599A1 (en) | Transistor and logic circuit on thin silicon-on-insulator wafers based on gate induced drain leakage currents | |
| CN101160667A (zh) | 改进单元稳定性和性能的混合块soi 6t-sram单元 | |
| JP3383219B2 (ja) | Ｓｏｉ半導体装置及びその製造方法 | |
| TW200941711A (en) | A body controlled double channel transistor and circuits comprising the same | |
| TWI699891B (zh) | 完全空乏型絕緣層上覆矽（ｆｄｓｏｉ）上的橫向雙擴散金屬氧化半導體（ｌｄｍｏｓ）元件致能高輸入電壓 | |
| US6605843B1 (en) | Fully depleted SOI device with tungsten damascene contacts and method of forming same | |
| TW515095B (en) | Silicon on insulator logic circuit utilizing diode switching elements | |
| WO2008128897A2 (en) | Hybrid substrates and methods for forming such hybrid substrates | |
| US6326247B1 (en) | Method of creating selectively thin silicon/oxide for making fully and partially depleted SOI on same waffer | |
| US6429056B1 (en) | Dynamic threshold voltage devices with low gate to substrate resistance | |
| TW200903802A (en) | Semiconductor device having a fin structure and fabrication method thereof | |
| US6407428B1 (en) | Field effect transistor with a buried and confined metal plate to control short channel effects | |
| JPH10303385A (ja) | Ｓｉｍｏｘまたは貼り合わせｓｏｉ基板上に作成したハイブリッド素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |