TW514968B - Nanoelectronic devices, circuits including such devices and methods for achieving transistor action and rectifying an alternating voltage in such device - Google Patents

Nanoelectronic devices, circuits including such devices and methods for achieving transistor action and rectifying an alternating voltage in such device Download PDF

Info

Publication number
TW514968B
TW514968B TW090121648A TW90121648A TW514968B TW 514968 B TW514968 B TW 514968B TW 090121648 A TW090121648 A TW 090121648A TW 90121648 A TW90121648 A TW 90121648A TW 514968 B TW514968 B TW 514968B
Authority
TW
Taiwan
Prior art keywords
path
voltage
paths
potential
patent application
Prior art date
Application number
TW090121648A
Other languages
English (en)
Inventor
Larsivar Samuelson
Hongqi Xu
Alfred Forchel
Lukas Maria Dietmar Worschech
Original Assignee
Btg Int Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0021506A external-priority patent/GB0021506D0/en
Priority claimed from GB0029902A external-priority patent/GB0029902D0/en
Priority claimed from GB0107409A external-priority patent/GB0107409D0/en
Application filed by Btg Int Ltd filed Critical Btg Int Ltd
Application granted granted Critical
Publication of TW514968B publication Critical patent/TW514968B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

514968 A7 ______B7 ___ 五、發明說明（/ ) 本發明係相關於一奈米電子元件，其使用在小至奈米 級數之尺寸的電子特性。 (請先閱讀背面之注意事項再填寫本頁) 藉由背景之方式，在一適當材質中之原子的或是分子 的尺寸或是奈米(namometer)，該電子的傳送特性係大大地 改變係屬一習知技術。爲了在沒有散射情況下達到高電子 電子遷移率以使得該電子具有一長平均自由路徑，（即該 電子可被視爲在它們的流動路徑之飛彈彈道），故總是形 成一習知之一二維電子氣體(2 DEG)。達到此一目的之一方 式是顯示在圖1A中，其中一少於100奈米之非常薄層A1 GaAs 10係形成在一具有雜質14厚度爲數微米之GaAs層 12上。該層12係形成在一具有雜質之一基底16上。就如 圖1B中所示，電子之能階在介於該層1〇與層12間之邊界 處具有一 “#” 18。來自雜子化雜質1 4之電子係傳送至# 18之內。在此一區域中之電子已將沿著層成長的方向上之 能量狀態量子化，且該電子在該層之平面中具有一非常長 平均自由路徑，其約數微米長。此一特點係在接近絕對零 度之溫度下可應用的，即當溫度昇高，則聲子(phonon)之散 射量亦係昇高，其可減少該平均自由路徑。 另一達成2 DEG之結構係顯示在圖2A中，其中磷化 銦(In P)層20，22已形成一介於上述二層間之一非常薄砷 鋁鎵層24，其厚度大約20奈米厚，，如此形成一具有如圖 2B中所示能階之一量子井元件。在該量子井區域'24中該 電子具有在一平面之長平均自由路徑。 該所謂量子點接觸係令人較興趣。藉电簡單將二金屬 3 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） · ’ 514968 A7 ___B7__ 五、發明說明（> ) (請先閱讀背面之注意事項再填寫本頁) '線- 部件壓在一起而形成一點接觸並允許電流流過如此形成之 該點接觸。一量子點接觸係形成如在一材質中之一狹窄壓 縮區，電子可經過該壓縮區而流動，該壓縮區之寬度係相 等於在該材質中該電子之費米(Fermi)波長且該寬度係非常 低於它們的平均自由路徑。在如此一接觸中’係存在量子 力學效應。例如，在圖3A中所示之該量子點接觸係包括 一狹窄壓縮區，或是鞍點32，其係介於二平滑凸障礙物34 之間且寬度爲10-100奈米之級數。該障礙物34圍繞一區 域36，在該區域中該電子之費米波長係大約50-100奈米， 該電子之平均自由路徑在低溫下係數微米。如此元件之理 論的一揭示係在1990年4月15日出版Physical ReWe W B 期刊第7906-7909頁中名稱“一鞍點壓縮區之量子化透射 ”作者爲M.bumker。該壓縮區侷限電子狀態在橫過該障礙 物之一方向中。在該壓縮區之相對側處的寬區域可提供在 局部平衡中之電子的儲存器。在介於各儲存器間之電化學 電位中的差異値可感應出流過該壓縮區的一電流，且也能 夠顯示出該壓縮區之電導在該線性響應規則中具有一“階 梯狀態”的形式，其係隨著在該儲存器中化學電位差異在 該儲存器中，A而昇高，就如在圖3B中所示。 該電子Y —分枝開關(YBS)係一元件，其中的自該Y 型之莖部注入之電子係在一電場之影響下選擇性地流入該 Y型之另二個分枝內。該YBS之特性及類似元件已視硏究 ，請看例如在1992年1月13日出版之Applied Physics Letters 60(2)，第237-239頁“一電子波Y-分枝開關之分析 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514968 A7 ___^B7___ 五、發明說明0) ，’，作者爲Palm和Thyle’n。當一 YBS作得足夠小時，則該 YBS能被視爲一三端元件，其中Y型之分枝係被用來供應 電流至該元件及自元件抽取電流，且在該Y型之莖部可量 測得一電化學電位。請看在1988年5月3日出版之作者爲 M.ButtiKer 的 IBM J.Res.Develop。Vol32 化 3，第 317-33 頁 ，”電性導電率之對稱性”。對於一對稱性元件而言，在該 線性響應規則中，在該莖部的電位學電位係一簡單的將施 加至在分枝與右分枝之電化學電位平均就可得到且，因此 當施加至在分枝與右分枝之電壓係大小相同但正負相反則 在該莖部所測得的電壓將爲零。 DE-A-197575 25專利保揭示一整流性安裝方式其包括 在介於同線的電流流動路徑的介面處有一三角狀的蝕刻以 使得在一垂直於該電流路徑的路徑中感應出一已被整流之 電壓。 在1999年3月19日出版之Science期刊第283冊“一 絕熱的量子電子唧筒”作者爲Switkes等人報導一量子啷筒 機構，其在一開放性量子點中可產生DC電流或電壓以響 應該侷限電位之一週期性變形。 US-A-5,369,288專利案揭露一量子半導體元件之建構 ，其中該輸出係與散射效應實質上不相關。US-A-5,270,557 專利案揭露一量子點接觸，其被提供有在接點之壓縮區的 上方設一控制電極。EP-A-0626730專利係揭露一奈米製造 之邏輯元件，其包括非對稱性耦合之量子點接觸而該點接 觸可提供多重邏輯階。EP-A-0461867專利案揭露一置於兩 5 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · 丨線. 514968 A7 ------B7_______ 五、發明說明（f ) 個量子點接觸間之一折射結構以提供一開關動作。 發明槪要 (請先閱讀背面之注意事項再填寫本頁) 本發明之一目的係提供一奈米尺寸之全新電子元件。 在一第一構想中，本發明提供一電子元件包括一區域 ，該區域可提供飛射的電子流，和可提供電子流進或是流 出該區域之至少第一及第二傳導路徑，每一路徑具有隨著 在路徑內電子能量作函數變化之一導電率，用於施加一外 部電位至傳導路徑之一或二者的裝置，及用於在該區域中 感測出一生成的電位之裝置。 -線· 根據本發明，一電位係被生成在該區域內，該電位係 由該第一及第二傳導路徑之狀態來決定。根據本發明，總 是存在著在介於該施加電位與感測出電位間之一非線性關 係。因此該元件係操作在一非線性規則中，且被施加的電 位可以是數伏特之級數，且感測出的電位可以是伏特的級 數。此將可和習知操作在一線性規則中之元件作成對比， 該習知元件之電位在最大値係毫伏特的級數。 該第二電位可被使用以影響一鄰近元件之操作，就如 在下面予以敘述，且爲達此一目的該中心區域可以作爲一 莖部方式提供一探針。然而在實務上在某些情況下欲感測 該在區域生成之電位係可能困難的。 根據本發明之一更特別的方式·，有提供一電子元件， 其包括一區域，該區域可提供飛射的電子流，和可能提供 電子流進或是流出該區域之至少第一及第二傳導路徑，每 一傳導路徑具有隨著在路徑內電子能量作函數變化之一導 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514968 ΚΙ ___ Β7____ 五、發明說明（f ) 電率，用於施加一外部電位至一或更多的傳導路徑之裝置 ，及用於在一或更多傳導路徑處感測出一電位或與該電位 相關參數之裝置。 在一般操作條件下，在介於施加電位與感測電位或是 與感測電位相關之參數關係存在著一非線性關係。該導電 率係一線性響應之導電率，其値爲G = //F。 該外部電位一般爲一電壓，或是電化學電位，但是其 他形式之能量電位亦可以想像得到。同樣地，該感測電位 正常情況下亦爲一電位，或是電位學電位，其係存在遠離 該區域之傳導路徑中。 藉由電位學電位的方法’，可以方便地描述本發明之元 件，及完成量測，主要係因爲電位學電位可精確地測得， 電位學電位係一藉由增加一名詞#而和化學位能相關之電 位，其中e係一電子之電荷，及^係所施加之電壓。化學電 位//係一定義良好熱動力學量：// =撕=办+ ;^-7^，其中 所用名詞具有它們在熱動力學之一般意義。 電位總是被施加及被感測出在局部電子儲存器中，在 遠離可提供飛射電子流區域之傳導路徑的外部端點上之電; 性接觸處存在該電位，而在實務上，欲完成上述的操作係 較爲簡阜。在如此儲存益中’存在有一局部的電位學電位 。此外或是另一種方式，外部電壓可以被施加至閘上以控 制傳導路徑之導電率，該閘係置於接近於但電性隔離於該 傳導路徑，外部電壓之施加會改變注入該傳導路徑內電子 之能量且感應出電流流經該路徑。因此每一傳導路徑形成 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ' - (請先閱讀背面之注意事項再填寫本頁) 訂---------線」 514968 A7 __B7___ 五、發明說明（t ) 一用於電流流動之終端或是埠。在某些應用中，電流流動 可以不必發生在流經該路徑，但是在該路徑處生成之一電 壓可以當做一探針電壓而被監測或使用。 以習知的方式，可藉由接點而做成外部電性接觸於本 發明之元件的傳導路徑以允許電流流動及外部電壓之應用 。該接觸係作用爲如電子之一局部儲存器，且這係一個可 操作之儲存器以達到影響元件之特性的目的。 在一更進一步之構想中，本發明係提供一電子元件， 其係由下列所組成：一區域，該區域可提供飛射的電子流 ，和可提供電子流進或是流出該區域之至少第一，第二及 第三傳導路徑如此使得在至少局部平衡中存在一儲存器在 每一路徑上以定義一局部電化學電位，及用於施加第一及 第二電壓至與該第一和第二路徑相結合之儲存器上，該第 一，第二及第三路徑係做成使得流經每一路徑電子流的導 電率係依賴所施加的電壓而定，藉此以產生在介於電子流 經該路徑間產生一非線性整流或是電晶體的動作。 該傳導路徑可以具有任何所欲之關係，如果該關係並 非爲固定値（即歐姆性），又此關係是指介於導電率與流 經該傳導路徑之電子的能量間。該電子能量將一般上依賴 溫度及所施加電壓，及其他任何所施加之外部力而定。假 如在一狀況下，其中該傳導路徑係一量子點接觸，則就如 以上所述，在低溫下該線性響應之導電率係以一“階梯狀 況”形式並隨著在該儲存器中之化學電位而昇高。然而， 其他方式之傳導路徑亦可以想像得到，例如，量子線，矽 8 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱1 ' (請先閱讀背面之注意事項再填寫本頁) ·· n ϋ n n · n I n n n n ϋ I n i n i i n n n ϋ 514968 A7 --------B7___ 五、發明說明（"j ) 奈米線元件，其具有電流與電壓間之一非線性關係，共振 隧道元件或是量子點。對於共振隧道元件及量子點而言， 該導電率當在該儲存器中增加電壓或是電化學電位時，係 呈現一系列的峰値。 該區域可以由一小區域所組成，該區域在介於傳導路 徑間形成一中心介面。另一種方式，該區域可以覆蓋本發 明之全部元件，藉由在該區域內的蝕刻或其他方式可形成 該傳導路徑以定義流進及流出該中心區域之電子流路徑。 在如此一結構中，該全部元件可視爲一所謂彈道的接面。 就如最佳是一傳導路徑係以一量子點接觸形成，該量 子點接觸係藉由在一路徑之一壓縮區域是鞍點所定義出以 供電子流動。該壓縮區係藉由蝕刻所形成以提供一障礙物 牆壁之平滑外廓。然而其他可定義該壓縮區之裝置可以想 得到。例如，各分開之在一流動路徑之其中一可提供側上 的電子乏區之閘被加以重疊。 在幾何形狀地，該元件可以具許多方式，該電子流路 徑穿過傳導路徑自一中心區域以任何所欲之角度延伸至形 成元件所需之方式，例如T，Y，ε或是箭頭的方式。在此 所述之一方便外形便是一 Υ型具有一基部(或基部)及分枝( 或手臂）：但是本發明並不受限於此一特定形狀。根據本發 明之元件將總是以三傳導路徑所形成；然而，對於某些應 用者而言，超過三路徑可以是需要的。 在此操作的其中之一模式中，吾人發現到如果一交流 電壓被施加至橫過該兩個傳導路徑’則在該等三傳導路徑 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------*5^ 1▲ 514968 A7 一 _B7___ 五、發明說明（I ) 處會感應出一單極電壓。換言之，該元件係作用爲一整流 器。基本上，一流動路徑之傳輸率係依被注入之電子的能 量而定。因此如果一正電壓被施加至這些路徑之其中一個 ’注入的電子能量將會減少’且因此該分枝之傳輸率亦將 減少。如果一負電壓被施加至其他路徑，該電子能量將增 加且該路徑之傳輸率也增加。進入第三流動路徑之負電流 流量將係由自具有較高傳輸率路徑之電流流量來決定，然 而流出量將具具較高傳輸率路徑來決定。因此，當各電壓 以一推拉(push-pull)動作方式而施加至對稱的兩個分枝時， 就建起一電子之淨値，且因此輸出一負電壓在該第三路徑 中。 在本發明之其他操作模式中，吾人也發現到當一電壓 係施加至橫過兩個傳導路徑使得電子自一傳導路徑流至另 一傳導路徑時，該電子流量將會被施加至第三傳導路徑之 接觸的一電壓所影響。該第三傳導路徑之接觸的電壓可以 從一外部來源來施加；另一種方式，該電壓可以從其他二 路徑間之電壓及電子流量被感應出。甚而，吾人發現到在 第三路徑所感應出之電壓具有一相對於橫過其他二傳導路 徑的電壓之一非線性關係。因此，對於一給定之在一傳導 路徑的接觸之電壓，及另一施加至另一傳導路徑之接觸的 電壓而言會造成電子流量，在該第三傳導路徑處則一電壓 便被感應出且存在一介於施加至第二路徑之接觸的電壓與 在第二路徑被感應之電壓的一非線性關係。這個非線性關 係基本上包括二階段，首先係一起始的線性關係。接著是 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱1 " 一 . (請先閱讀背面之注意事項再填寫本頁)
514968 A7 ___B7_ 五、發明說明) 一飽和區域。如此一特性係類似於一電晶體特性。在此一 “電晶體”之操作模式中，其中之一接觸，比如說第一傳 導路徑係保持在一固定電壓，其中之一接觸，比如說第一 傳導路徑係保持在一固定電壓，其暗指一特定的電化學電 壓及費米(Fermi)能階。因此，當一電壓被施加至其他的接 觸，比如說第二傳導路徑，則一電壓被感應在該第三傳導 路徑處，且此一感應電壓將會被施加至第一傳導路徑之接 觸的電壓所影響。開始時，該第一傳導路徑幾乎沒有效應 在第三傳導路徑之感應電壓上，此時在第二傳導路徑是低 電壓。此將造成隨著在第二傳導路徑之接觸處的電壓昇高 而有一在第三傳導路徑電壓値之一近似的線性增加。然而 ，當在第二傳導路徑之接觸處的電壓到達如此一程度使得 與該電壓相關之費米能階接近且進而變成低於在該第一傳 導路徑接觸之電壓時’則該第一傳導路徑變成一電子之淨 供應者以形成電流流量’且在第三傳導路徑處之電壓則趨 向於保持固定雖然此時在第二傳導路徑之接觸的電壓昇高 〇 在本發明之另一較佳形式中’ 一 2DEG區域提供在一 介於第一與第二傳導路徑之一電流流動路徑。一導電性區 域係自介於該兩個傳導路徑間之流動路徑以定義一莖部或 是根部延伸，在該莖部中一電位係被應感出。此一莖部或 是根部可以被用來做爲一控制探針或是電極以控制其他元 件，例如它可以凸出朝向在一電子中之電子流路徑，以達 到控制在傳導路徑的電流流動之目的，且藉此也達到放大 11 (請先閲讀背面之注意事項再填寫本頁) ·1111!1! «I!! — — — !— —^^^1 II! — — —— — — — — — — — — — — — — — — — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 514968 A7 _ ___B7 _ 五、發明說明（I C ) Ο 本發明之元件可以被使用來從外加的頻率，或是雙倍 或更高級乘數的頻率來產生第二級或是第三級協調振盪。 本發明之元件可以被使用來達成邏輯“及”或是“或 ”之函數。 吾人認知到雙極型式電晶體及場效電晶體型式已達到 最小化之點，在此處它們不能夠容易地再做得更小。因此 就需要新型式元件。US-A-5,367,274及US-A-6,091，267專利 案就是這樣的例子。然而’更進一步之改良仍是需要的。 在一更進一構想中’本發明提供一電子邏輯元件，其 包括第一，第二及第三端點，每一端點包括一被連接至一 各別傳導路徑之電性接觸’該傳導路徑係提供電子流入至 一飛射的電子流之中心區域’該安裝係使得施加至第一及 第二端點之輸入訊號電位可根據一預定之邏輯函數提供一 輸出訊號電位在第三端點處。 在一尙有更進一構想中，本發明提供一電子邏輯元件 ，其包括第一，第二及第三端點，每一端點包括一被連接 至一各別傳導路徑之電性接觸，該傳導路徑係提供電子流 入至一飛射的電子流之中心區域，該安裝係使得加至第一 第二端點之輸入訊號電位可根據一“及”或是“或”之邏 輯函數提供一輸出訊號電位在第三端點處。 圖式簡單說明 本發明之較佳實施例將隨著參考該附圖而被描述，其 中： 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ------”--訂· — -線丨----------- 514968 A7 _____B7____ 五、發明說明（丨/ ) 圖1A及1B爲可提供2DEG之一習知異質結構之結構 及能量特性之槪要圖。 圖2A及2B爲用於提供一 2DEG之習知量子井結構的 一截面構造圖及一能量圖。 圖3A爲使用在解說本發明之由一平滑壓縮區形成的 一習知量子點接觸之槪要圖。及圖3B爲在低溫下，具有 一鞍點限制之該點接觸的導電率對該化學電位//之線性響 應圖。 圖4爲本發明之一第一實施例的槪要圖。 圖5爲包括與經過圖4之實施例的傳導路徑之電子相 關的透射痕跡，該痕跡係依相對於施加至該側閘之電壓而 作圖。 圖6爲顯示當一函數係以電壓施加至左傳導路徑而施 加至右傳導路徑係爲一推拉動作方式的電壓時，則在圖4 中之在第三傳導路徑處所測得電壓之圖。 圖7爲自第三傳導路徑輸出電壓對施加至該左傳導路 徑的電壓之圖式，這些値係屬計算所得之値以顯示實驗値 與理論値間之對應關係。 圖8爲如圖4所示之元件的特性圖，其係建構成操作 如一二極體。 圖9及10爲對於如圖4之本發明第一實施例，所計算 介於第一及第三傳導路徑間之電壓關係，此時施加至第二 傳導路徑之電壓係可變化的。 圖11爲根據本發明第二實施例之平面圖，其包括該元 13 ^紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱) "" 一 (請先閱讀背面之注意事項再填寫本頁)
514968 A7 _B7 ___ 五、發明說明（/1) 件之中心區域的一掃描式電子顯微鏡圖； 圖12爲根據本發明之元件的一槪念性圖。 圖13A及13B爲根據本發明之解說其用途爲一邏輯閘 的元件之槪念圖。 圖14爲解說元件之使用爲一倍頻元件時，顯示輸出電 壓對於一輸入掃瞄電壓之圖式。 圖15爲根據本發明係被倂入在一可提供“及”函數電 路中之元件的一電路圖。 圖16爲包括二元件之一邏輯電路之槪略圖，該二元件 係根據本發明相互連接以達到提供一 “及”函數之目的。 圖17爲包括二元件之一邏輯電路之槪略圖，該二元件 係根據本發明相互連接以達到提供一 “反及”函數之目的 :及 圖18爲根據本發明提供一反轉(inverter)函數之一元件 的一槪略電路圖。 元件符號說明 10 砷鋁鎵層 14 雜質 16 基底 12 GaAs 層 18 .井 20,22 磷化鋼層 24 砷鋁鎵層 32 鞍點 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------丨赢 514968 A7 B7 五、發明說明（P)) 34 36 40 52 42,44,46 40q 48 50
Mr
Me 70,72,74 60,62,64,66 76 80 84 84q 86 90 90q 86 150,160 152 154 障礙物 區域 區域 槽溝 傳導路徑 量子點接觸 側閘 歐姆接觸 左分枝電化學電位 右分枝電化學電位 中心分枝電化學電位 隔離區域 傳導區域 左手臂 右手臂 區域 量子點接觸 分枝 傳導路徑 量子點接觸 根部 · 元件 電接觸 側閘 (請先閱讀背面之注意事項再填寫本頁) IAW--------訂·--------」 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514968 A7 __B7 五、發明說明（丨沐） 156 傳導路徑 C 中心路徑 158 閘 A，B 端點 162 閘 170,172 邏輯元件 l，r，c 左、右及中心臂 174 電接觸 176,178 聞 179 傳導路徑 180 元件 182 電接觸 186 傳導路徑 188 閘 較佳實施例之詳細說明 在本發明之一較佳實施例中，一電子元件係操作在一 非線性響應規則中。該元件係自高遷移率砷化鎵/砷化銘 鎵異質結構所製成。三相互連接之傳導路徑係形成在一高 遷移率之區域以提供一 2DEG。該元件定義一幾何形狀爲γ 型，其具有左及右分枝和一莖部。當有限的電壓係以一推 拉動作方式施加至左及右分枝(6=0時，而此時將該中心 莖部傳導路徑保持浮接，則所測得之該莖部傳導路徑之電 壓K將永遠爲負値。此一結果於由傳統導體所製成之習知 對稱性YBS而言係無法預期的，習知YBS中該歐姆定律會 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ··
訂---------線J 514968 A7 _____B7__ 五、發明說明（丨$) 導出一自該莖部之零輸出，匕=〇。 吾人應理解到在一傳導路徑上係被連接至一在局部平 衡中之電子儲存器。每一儲存器具有一各別的局部費米能 階及各別的電化學電位。其中做有一歐姆接觸連接壓每一 傳導路徑，電化電位將被定義爲如存在該歐姆接觸上之電 位。 圖4爲一電子元件之一區域40的一槪略立體圖，該電 子元件係藉由電子束成像術及濕化學蝕刻在一調變雜質摻 雜之砷化鎵/砷化鋁鎵上而製成的。該元件具有一位於表面 下80奈米之二維電子氣體，在該未經處理之晶片上，在溫 度4.2k下該載子密度及其遷移率係分別大約爲3.7xi0uciir2 及2Xl06cm 2/Vs。該區域40有電子流動之彈道的傳輸特性 ，其具有一遠大於該區域寬度之平均自由路徑。子束成像 術及濕化學蝕刻係被完成以製造寬180奈米且深100奈米 之槽溝52。藉此傳導路徑42,44,46係形成在區域40中’每 一路徑之外廓上係提供一量子點接觸40q，該點接觸具有 用電子束成像術所定義之寬度180奈米及1〇〇奈米之長度 。側閘48係被提供自鄰近路徑44,46處延伸，而閛電朦係 施加至該路徑44及46。槽溝52係自在路徑42,44,46中電 子將該2DEG隔離在該側閘48中。 該左及右路徑44，46係以一推拉動作方式藉由竃壓 所偏壓，而該側閘48係藉由電壓匕的應用而被用來控 制在該路徑44，46中之乏區。歐姆接觸50係將電虜 κ,Λ,Κ，匕連接至各別的路徑及閘。 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先fla讀背面之注意事項再填寫本頁) 1ΙΙ1 illl—Ι — — — 1IIIIII1II1 — — — — — — — —— — — 514968 A7 五、發明說明 圖5顯示該元件之透射痕跡，其介於該莖部與和傳導 路徑42和44枏結合之左儲存器間使用標準鎖住技術所量 測痕跡，及介於該莖部與和傳導路徑42和46相結合之右 儲存器之所量得的痕跡，該痕係相對於施加至該側閘48之 電壓匕而言。該接至側閘之接觸係歐姆性。因此在該側閘 處之電壓係藉由一電壓計在該連接至側閘之電壓電源中所 感測出。吾人可視出該元件並未顯示出介於該莖部儲存器 與兩分枝儲存器間之導電率一直到施加至側閘之電壓係大 於匕=〇.2狀之一正臨限値爲止。這是因爲該蝕刻製程會在 側壁上引入表面狀態之事實所造成的’而此表面狀態導致 在結構周圍形成強的乏區。在該所測得之透射率&及心可 淸楚地看出導電率量子化。圖5也顯示出該兩個透射痕跡 ，4及L係根據很難地加以區別’這個就表示該元件係相 對於該莖部爲一幾乎非常完全地技術。在這透射率乙及^ 的第一平台係出現在1/2的値之事實並非是因爲自轉退化 的消除之故。此一平台係由於一自該莖部至分枝之電子的 完全絕熱，飛射的過程之結果所致。對於一具有絕熱邊界 之對稱性，飛射性元件而言，介於該莖部儲存器與兩分枝 儲存器之間的透率係僅唯一由該莖部之導電率’ G ’經過 該關係式來決定的，該二分枝係足夠寬以接 收來自該莖部儲存器所注入之電子。· 如圖4中所示，作一電壓連接至該左及右分枝儲存器 以製造在該電化學電位之差異値，而此時自該浮接莖部儲 存器之輸出電壓係經由一歐姆接觸而測得。該結果係示於 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -麝 訂---------線丨一 514968 B7 五、發明說明（(1 ) 在圖6中，其中該中心基部儲存器K之所測得電壓所作函 數圖係對於施加至元件之左儲存器的電壓^。該右電子儲 存器之電壓爲，即施加至左及右之電壓係以一推拉 動作方式來動作的。所測得的曲線係相對於Κ = 0呈對打性 。該閘電壓爲O.ir。該量測係在室溫下進行。該大尺度曲 線顯示測量結果對於1^的小數値時係一依賴於π的4次方 關係且測量結果在二者正η及負η値時皆爲負値。對於電 壓之大數値，以伏特來測量，該小尺度曲線淸楚地顯示一 介於Κ與Κ間之整流性關係。這些量測結果淸楚地示出當 有限的電壓係以推拉動作方式被施加至一對稱性，彈道元 件，該輸出莖部電壓匕將總是爲一負値。這個效應不僅在 低電壓區域，且在被高電壓施加之區域皆可以觀察得到。 此一全新性並未出現在電子傳輸之線性響應規則中，且如 果該元件係自傳統，擴散性導體所構成，利用歐姆定律暗 指出該元件自莖部係一零輸出，時，這種全新特性無 法在該元件觀察出來。 爲了硏究該全新效應之物理起源，我們已實現對該元 件之模型計算如圖4中所示，其係基於對於一三端點彈道 接面(TB〗)一非線性響應之觀念。在該計算中，三傳導路徑 之每一係藉由叩^^:乂⑺^/十乂^^^形式的一鞍點 電位來描述，其中^係在該鞍點之靜電電位，m*係電子有 效質量，X及y係分別定義沿著及垂直於該傳輸方向之共 同座標。因爲所欲量測之元件係蝕刻所做成，造成強的限 制在該傳導路徑中，在該側上電壓之應用並不改變該限制 19 (請先閱讀背面之注意事項再填寫本頁) 丨 --------訂---------I 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514968 A7 ___B7_ 五、發明說明（A ) 電位之外形，而是改變在該鞍點之電位K。該參數 方奶:=及= 15meK係用在對該二傳導路徑且該梦數係和 該鞍點電壓無關。然而，數個匕値係被用來以模擬一個不
同電壓被施加至該側閘之情況。所採用費米能量爲 &=i4m#，其相當於在2DEG區域中一電子密度爲3.9X ΙΟ11 αιΓ2。當電壓K及匕係施加至左及右分枝儲存器時，在 該兩面儲存器中之電化學電位則分別地移至 < + w及/^ + /V。在該浮接中心翌部儲存益之電化 學電位//。係由該電流在該莖部儲存器之條件下來決定 ，此時自該莖部儲存器之輸出電壓爲以-乂)/e。對於 一對稱性彈道元件而言，電子透射率4及&係僅依該莖部 之導電率而定。因此，K對G之函數特性主要係由該莖部 之導電率行爲來決定，然而YBS結構之詳細佈局圖並不重 要。
圖7顯示出本元件操作在一推拉動作方式，匕=-G， 所計算之結果。對於三個在該鞍點^之電位値已劃出所計 算之K對K的曲線圖。對於⑺#，在能量爲處 之透射率4及心係位在一平台之上。因此，介於該左分枝 與該莖部儲存器間之電流流量係近似地線性地依賴介於此 二儲存器間之電化學電位的差異値而定。同樣地，對於介 於該右分枝與該莖部儲存器間之電流流量而言也是成立的 。因此，該系統的行爲就像是一曲線性導體所構成之一三 端點元件，其中歐姆定律係可應用的。結果，對於操在一 推拉動作方式之元件而言，在W係爲小値，該輸出電壓G 20 本紙張尺度適用中關家標準（CNS)A4規格（21Q x 297公爱） 一 两 (請先閱讀背面之注意事項再填寫本頁) --訂---------線丨- 514968 A7 五、發明說明（j ) 應該幾乎停留在零値處。如圖7之上部曲線中所示。對於 F〇 之情況，其相當於=G.6F之實驗的狀況，在 A =14m#之能量處的透射率4及7；〆系介於所描述之平台値 間。對於相對該基部儲存器之電位二分枝儲存器之其中之 一電位學電位，e|^|，增加則發生負電流流量入該莖部儲 存器係總是大於自該莖部儲存器電流量流出，此時在另一 分枝儲存器中該電化學電位之減少係同樣小量的。爲了建 立在浮接莖部中電流平衡，該電化學電位/V必須增加 至一介於〜與〜間的値。因此，自該莖部儲存器所測 得輸出電壓則總是爲一負値，就如在圖7中之該中間曲線 所示。此外，所計算之K在對於小Μ時則顯示一良好之R 的四次方關係。對於G = l2meF之情況，在= 14meF之能量 處的透射率4及7；〆系已接近至夾住（pinch Off)點，如在 6=〇.3Κ之實驗中所示(看圖5)。對於所有有限之K値，該輸 出莖部電壓Κ保持負値，這個係和在計算F。= 中的情況 係相同。然而，若和那計算相比較，則發現到在一給定之 有限^時和實驗相符合之較大的負輸出電壓^。所有這些 特點皆能被理解到類似於對於的情況之計算値。 實驗上所觀測事項可藉由基於三個彈道地耦合之量子 點接觸的模型而得到良好的解釋。介於理論與實驗間之良 好一致性則顯示實驗地所觀測的全新效應是三端點彈道接 面(TB】s)在一非線性響應規則中之一本質特性。此計算也 指示出只要包括有一三端接面之該三導體的導電率係隨著 電位學電位增加，且如果該元件之尺寸係小於電子之平均 21 張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐^ — (請先閱讀背面之注意事項再填寫本頁) -I ·1111111 « — — — — — — 1« —A_wi — — — — — —III — — — — — — — — — — — — — 514968 A7 __B7_____ 五、發明說明（yt) 自由路徑，則該全新效應將是可觀測得到。該全新效應可 在室溫下觀測到，其乃因在該溫度下製作元件之尺寸在 100奈米或更低的級數係可能的，而該尺寸係相當於在室 溫下高遷移率材質之平均自由路徑。 本發明乃提供一在一砷化鎵/砷化鋁鎵彈道Y分枝元件 中之全新特性。當二電壓係被施加至左及右分枝儲存器， 則該浮接的莖部儲存器之電化學電位係趨向於採取該二分 枝儲存器中之較高電位學電位的値。因此，對於一具有電 壓係以推拉動作方式施加至該二分枝儲存器之對稱性元件 而言，自該莖部儲存器之輸出電壓將總是負値。該全新效 應係可藉由基於電子傳輸之一非線性響應理論所做的計算 而得到驗證。在該元件中之飛射（或稱彈道）傳輸的存在 係被發現爲所觀察到效應之前提要件。吾人可預測到此全 新現象對於奈米尺寸而言將是面性的。以尺寸一直下降爲 特點之矽技術穩含意思則掲示一基礎，其係用於基於此種 傳輸式型態所做非常緊密之元件及線路。 請參考圖8’此顯示在該圖之插圖元件係相似於圖4 之元件，其具有提供量子點接觸40q之傳導路徑42，44， 46。該元件之槪略圖係示於圖8之主要部份中。該元件係 連接成做爲一整流益’其具有一電壓F係施加至左分枝， 一電壓^係在該中心莖部分枝所測且該右分枝係接地。該 測量係在室溫下進行且電壓係以伏特爲單位來量測。將可 看到一二極體特性且該輸出電壓K係維持在一直到該輸 入電壓較一臨限値爲低，即剛好低於W爲止，此時該輸出 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) " ---- (請先閱讀背面之注意事項再填寫本頁)
514968 A7 ---- B7__ 五、發明說明（V\) 電壓快速地減少。 將該第一實施例操作在一類似電晶體之模式中係可能 的’就如在圖9及10中的圖所指示。圖9係對於在對溫度 4.2 k之择作溫度下具有之奈米能階的圖。圖1〇係一 類似的圖其係對於一 4.2° k之操作溫度下具有之費米 能階。在此一操作模式中，在該右傳導路徑46之電壓係維 持在給予定値之常數且介於連接於傳導路徑42,44之接觸 間的電壓關係係被顯示出。將可視出對於任何給定之Vb 値’該^與匕間的關係係非線性，但對於^及叉之負値而言 則該關係具有一幾近於線性關係，且在K爲正値且^保持 在常數下則該關爲一飽和區域。亦將可視出，當該電壓匕 被改變時，^與^間的關係基本上保持不變但是實際的精 確値卻是改變使得在K爲正値處之]^的飽和電壓係非常高 於在^爲負値之^的飽和電壓。亦將可視出，如此將產生 基本上爲一家族之類電晶體曲線，且顯示該元件可當做一 電晶體來操作，其具有一被施傳導路徑46之調變電壓G。 現在請參考圖11，將有顯示一架構爲一電晶體之本發 明之第二實施例。該元件包括有被蝕刻隔離區域70，72， 74所分開之傳導區域60，62，64及66。這些隔離區域可 以被一絕緣材質所塡滿。在此一例子中，傳導區域66係大 致上爲一具有一左手臂76及一右手臂80之T型。在介於 手臂70與80之間係爲一區域84，其可提供電子之飛射的 傳輸，該傳輸之一平均自由路徑係遠大於該區域84之寬度 。在該區域84之手臂76及80係被外廓以提供量子點接觸 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
514968 A7 ____B7__ 五、發明說明（W) 84q。一根部或是分枝86係自區域84延伸以形成一電壓探 針。傳導區域64在其中心處係被窄化以定義一傳導路徑 90及定義一量子點接觸90q。傳導區域60，62係提供可用 於施加電壓之閘。 在操作中，穿過傳導路徑76，80及區域84之電子流 量可感應出在根部86中之一電壓。此一電壓可藉由乏區而 調變在傳導區域64中穿過傳導路徑90之電子流量。因此 ，可提供一類似電晶體之動作，其可給予在電子流過壓縮 區90中之壓縮區76，80內的電子流量放大之函數。 圖11中之元件可以用來做爲施加至左及右傳導路徑之 輸入頻率之頻率倍數，且該頻率與其諧波的和係可在路徑 90中獲得。這是顯示在圖14，其中一鋸齒狀斜波電壓係被 施加至該左及右分枝爲期240秒之長的掃描時間。一被整 流之電壓波係出現在該中心分枝，其給予具有雙部頻率之 波形。更高的諧波也被產生。 雖然本發明必定可被視爲一全新觀念，若參考一數學 的分析將可能更淸楚地了解該觀念。考慮一三端點彈道接 面(TBJ)，即如在圖12中所示之一系統。爲了揭露基本的 物理，但避免冗長及更詳細的計算，本發明之模型係經由 一具有足夠平滑(即絕熱)邊界將連接三個(左、右及中心)量 子點接觸(QPCs)做爲傳導路徑，其具有在它們的外部儲存 器中之外部電化學電位A、A、A。如果考慮到該對稱性 的情況，其中該左分枝與右分枝係做成相同，所要問的問 題是··當一偏壓2IVI係被施加於介於左與右儲存器之間 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 線」 514968 A7 ______B7 _ 五、發明說明（Vj) (請先閱讀背面之注意事項再填寫本頁) 且給予1〜，則在該浮接的中心儲存器A的輸出電 壓K爲多少？爲了回答此問題，吾人需要知道各種透射機 率’ Tu ’其係介於該元件之三個探針儲存器(/，7=1，，或幻間 及反射機’肋’並從下列式子計算在該中心接觸之電流， Ic=专{ί[⑽五)-加(W(五-〜0 - Z Jtw⑹/(五，Ό卿⑴ 其中Nc爲自中心儲存器至中心qPC之引線中的量子通道( 被佔據之次能帶）數目，^=//F+eF，即在該左與右儲存器 之電化學電位（/V爲在零偏壓時之在該TB〗中的電化學電位 )，丁爲在該儲存器之溫度，且/(五一〜，Γ)爲Fermi-Dirac函數 〇 自該中心分枝之輸出電壓，V，可以自(义-〜)算 出，其中該電化學電位义需自方程式（1)中要求lc=0而決定 出來。 該透射率機率之各種對稱特性能被獲得；在一磁場不 出現下，自時間一反轉不變量可暗指出7；£=7^，7；r=7^，7^=7；, ，而根據電流不減則導出：
Nc ⑻-Rcc(E) = T“E) + Trc(E)， m(E)-RU(E)^Tci(E)^Tri(EX (2)
Nr(E)-Rrr(E)-Tcr(E)^Ter(E) 如果在其他兩個QPC可容納電子中之開放通道數目係 非常足夠，則穿過一 QPC透射電子被散射回去之機率係非 常小。在此一絕熱狀況下，在每一ί固上面方程式之左手側 係簡單地與其對應QPC之線性響應導電率成比例’例如， G⑹= (2e2//〇,⑹-如⑹]。因此，方程式（2)可以被重寫以 該三個QPC之線性導電率爲函數來表示， 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 514968 A7 ______B7____ 五、發明說明（>1)
Tci (E) = T,c (E) = ^ [Gc (E) ^G,{E)-Gr (E)]
Tcr(E) = Trc(E) = -^7[Gc(E) + Gr(E) - G?(£*)] (3) 4e- T“E) - Tre(E) = ^r[Ge(E) + Gr(E) - GC(E)] 這此簡單的關係式係僅對於一具有絕熱的幾何形邊界之元 件且在該三點接觸之導電率的組合係使得在方程式(3)中三 等式之右手側大於或等於〇之條件下方能成立。 雖然方式式(3)已對於一般絕熱元件而言已被導出，但 其在若此元件係對稱性情況下，即當該元件之左及右分枝 作做成相同，則方程式(3)更可大大地簡化。在此一情況， 吾人得到。將此插入方程式（3)，吾人立刻得到 心⑹= = ⑹及K五)=U五) = (yr[2GrCE)-g c^)]，其中 6⑹ >(《)GC⑹。 因此，對於一對稱性絕熱的TB〗，決定在該中心儲存 器之電化學電位义可以被寫成如 jGc(E)(E - juc，T)dE = 1 lGc(E)f(E - μ”Τ)άΕ + 1 \Ge(E)f(E - jur，T)dE (4) 將注意到，當一偏壓係被施加至一對稱性TB)之左及 右分枝，只要G,(幻+ Gr(£)>G,⑻之條件被滿足，則在該浮接 中心採針之電化學電位及輸出電壓因而係僅由該中心及PC 之導電率，G,(£)，來決定且與左和右分枝之結構無關，並 和該二分枝之夾角亦無關。亦強調方程式⑷係暗指如果該 TBJ係自其中之&値與注入電子之能量E無關的線性導體 所製成的話，則在該中心探針之輸出電壓在當V及-V係被 施加至該在左及右分枝時將總是維持在零。 26 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ' -;- (請先閱讀背面之注意事項再填寫本頁)
514968 A7 B7 五、發明說明（yt) 對於一對稱性，絕熱元件而言，另一非常重要結果， 該結果係藉由泰勒(Toylor)以V爲函數之展開用在方程式⑷ 之兩側(且使用關係式： ^-eVe\^r- μρ =-eFr) 而導出，該結果爲在一IVI之小値，該輸出電壓Κ可以被寫 爲]^ = - +〇(广） (5) 其中 \GC{E) 22f(E-MFJ)
dE - μF,T) ~ΒΕ ⑹
dE 因此，對於小丨VI値，匕係依賴於v的四次方。甚且， 對於6^(//)/叫>〇。將可得到α >0。因此，當V及-V係被 施加至該對稱元件之左及右分枝則總是得到。這代表 著在該中心探針處之電化學電位/V總是向上地移動且該& 値係趨向於取於义及^二者中之最高値。將可藉由詳細計算 的完成而證明出此一 乂之響應特性不僅對於在小IVI値之極 限是成立，且亦可證明對於IVI之大値時亦可成立。 吾將有興趣考慮到在零溫度時一用於決定在該中心探 針處之電化學電位义之簡單方程式能被導出， ζ以解♦剛 ⑺ 這是因爲Fermi-Dirac函數不再出現，且這三個積分値 可簡單地對E自（負的無限)至它們相對應之電位學電位。 將方程式(4)之左側分開爲兩半’並加以重新組合而得到方 程式(7)。 吾人將淸楚到此一方程式滿足守恒之要件。對於一具 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線丨▲ 514968 A7 ___B7 ____ 五、發明說明（vi) 有絕熱邊界之對稱性而言，將可得到 L⑹=匕⑹= (^2)GcC£：)[請看方程式⑶]。對於在該介於
a及义間之電化學電位窗的具有㈤心>〇之中心Qpc而目 ，方程式(7)暗指出在該中心探針之電化學電位义將總是維 持在一高於义及^之平均的値。此再一次意謂當v及-v係 被施加至該TB〗之左及右分枝，自該浮接之中心探針的輸 出電壓K値係總爲負値。在小値IVI之極限內該K依賴於V 的四次方關係亦能夠在零溫度狀況下加以導出。該結果係 vc :一^Atilv1 +〇(74) (8) 2Gc(//f) 將可看到在τ=ο時，該曲率之絕對値僅是依賴於中心 QPC之電導率特性。該絕對値係與在相對於費米能量之電 率率，G/(/v)，的第一級導函數成正比的，但該絕値也與 該電導率本身之反函數，&(心），成正比的。 該三QPC係藉由三鞍點(saddle-point)接觸而加以模型 化，每一 QPC之電化學電位然後係以下列形式： y(X9y) = y〇 ^Lm^Wx2x2 +^m*JVx2y2 (9) 2 2 其中K爲在該鞍點處之電化學電位，m*係電子有效質量，x 定義沿著該傳送方向之座標，而y是沿著橫方向之座標 .[19]。該電位之曲率係頻率Wx及Wy爲函數來表示，其中 該頻率基本上係依該有效質量m*而定。該鞍點接觸之 Hamiltonian，其係藉由方程式⑼加入動能運算子一A2v2/2m* 而給定，且可被分開爲一個與能量+ = ···相關之 橫向波函數及一個沿著在一有效電位+ ϋ w *以〆 28 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " - (請先閱讀背面之注意事項再填寫本頁) I--------訂--------- *5^」 51496^ γ年广丨 修jl充丨 B7 五、發明說明（>7) 之波函數，對於此一鞍點電位之透射機率具有一簡單形式
Tmn (E) = gmn 1 +〆 (10) 其中m及η爲對橫向模式之指數，該變數 心=2[f-+ 吟及Ε爲電子能量。該鞍點接觸之 電導率係給定爲G(£) = 2〆ΜΓ(£) = 2e2 / ΑΧ 4⑹ m,n 上面的分析對於該元件爲對稱性的情況已經能算出。 然而，本發明並未受限於對稱性元件且就算當元件之對稱 性已被破壞，本發明之全新特性仍然出現，如果當大小相 同但極性相反之電壓施加至該左及右分枝處，則IVI値係大 於一特定之臨限値。 現在請參考圖13A及13B，其顯示有根據本發明之元 件的使用且根據已顯示表格將電壓施加至該傳導路徑，以 達到產生“及”或“或”之函數。當電壓被施加至一對稱 性TB；[之左及右分枝處，則只有當該兩個施加電壓爲正値 時該輸出中心分枝方才爲正値(一個二進位値約1)。因此該 元件動作爲一如一邏輯“及”閘。若以將一負電壓値定義 爲“Γ ，則該元件作用爲一“或”閘。 現在請參考圖15，其中有顯示有一類似於圖13及4 中所示的元件150，但其中三端點a、B、X分別包括左、 右及中心路徑（〖，r，c)及電接觸152。一側閘154係被提供以 影響在該左和右路徑內之乏區相等。一更進而傳導路徑 156係被提供以將元件之中心路徑c互連至接地參考電位 。路徑156具有一歐姆電導値，但是一閘158係被提供以 影響在路徑156內之乏區範圍而改變路徑156之電阻値。 -_29 (請先閱讀背面之注意事項再填寫本頁) %_ 訂： _線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514968 A7 __- _B7____ 五、發明說明（V^) 在操作中，被選擇性施加至端點A和B之電壓係具有 一接地參考(0)或是一供應軌道Fcc之電壓。根據所顯示之表 格’該供應軌道之電壓係正値且因而提供一“及，，函數。 兩閘154、158可允許該輸入電壓能階及輸出電壓能階之調 整。就如可在圖15中之第二表格可視出，由於該輸出電壓 基本上係施加至在輸入處故在“及”閘元件內將有一非常 小的內部電壓消耗。 吾人將注意到在此一邏輯元件內，該元件基本上爲一 三端點元件且對該元件而言不需要更進而的閘供操作。所 顯示的閘僅用於調整最佳的操作條件。甚而，該元件除了 需要經由輸入端點外並不要求一外部的施加電源。 當元件150係以具有近似尺寸之左、右中心臂來加以 建構，則該元件爲一完對之稱性且可提供一 “及”函數， 該函數係藉由將輸入訊號提供至該三端點之任何兩個且自 第三端點取出輸出訊號而達成的。 請參考圖16,此顯示一邏輯線路其中類似於在圖15 中所顯示的部件係以相同之參考數字來代表。該線路完成 一“及”函數。一第二的三端點元件（如在圖13中所示的 )160係被耦合至該第一元件，且元件150之臂c與元件 160之臂〖相整個。元件160之中心臂c係連接至接地參考 電位，且一閘162可影響在臂c內都之乏區範圍。該輸出 端點X’包括臂r。該第二元件160並未改變由元件150所提 供之邏輯函數。第二元件160之函數係用來調整該輸出訊 號之參數。 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) • 丁 一 • -ϋ -^1 ·ϋ ϋ ϋ ϋ n ^ y · n I n ϋ ϋ n ft— I ii · 514968 A7 _____B7___ 五、發明說明（>l) 現在請參考圖17，其顯示一可實作一“反及”函數之 邏輯線路。每一在圖4和13所揭露之型式的二邏輯元件 170，172係被提供，該元件具有左、右及中心臂（〖，r及 c)和電接觸174。元件170之中心臂係被耦合至一閘176， 該閘可影響元件172在臂β內部之乏區。元件170具有可被 連接以接收輸入訊號之輸入端點Α及Β。元件172之臂/， r係分別地被連接至接地參考電位及一電壓軌道k。一輸 出訊號係自元件172之中心臂c的端點X處取出。在端點X 處之輸出訊號的精確値係藉由一閘178來加以控制，該閘 連接至一介於中心臂c與接地參考處間之傳導路徑179。 所揭露之元件係完成在表格中所顯示之“反及”函數 。基本上，該第二元件172提供一該第一元件170之輸出 ' 訊號—反函變^ 參考圖18，其顯示有一可提供一反相器函數之邏輯線 路，其中一元件180係如在圖4及13中所顯示之型式並具 有左，右及中心臂〖，r，c和電接觸182。該左臂〖係被連 接至接地參考電位，該右臂r係被連接至一電壓Fbc，及該 中心臂係形成一輸出端點X。該左臂〖具有一聞184以用於 控制左臂〖內部之乏區範圍。閘184係被耦合以接收在端點 A處之一輸入訊號。一介於中心臂c與接地參考處間之傳 導路徑186具有一閘188以用於控制該路徑內之乏區而調 整在端點X處之輸出訊號之大小。就如在表格中所顯示， 此一安排方式可提供一反相器函數。 31 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 丨· tSJ· ------線丨一

Claims (1)

  1. 514968 A8 B8 C8 D8 t、申請專利範圍 1. 一種電子元件，其包括一區域提供飛射電子流及提 供電子流進入或離開該區域之至少第一及第二傳導路徑， 每一路徑具有一與該路徑內之電子能量作函數變化之導電 率，用於施加一外加電位至該傳導路徑之一或二者之裝置 ，及用於感測在該區域內所產生一電位之裝置。 2. —種電子元件，其包括一區域，其提供飛射電子流 及提供電子流進入或離開該區域之至少第一，第二及第三 傳導路徑，每一路徑具有一與該路徑內之電子能量作函數 變化之導電率，用於施加一外加電位至該傳導路徑之一或 更多者之裝置，及用於感測在該傳導路徑之一或更多者處 之一電位或是與電位相關之一參數之裝置。 3. 如申請專利範圍第1或2項所述之電子元件，其中 該外加電位係一電壓或是電化學電位。 4. 如申請專利範圍第1或2項所述之電子元件，其中 該被感測的電位係一電壓或是電化學電位，或是被感測的 數係一電流。 5. 如申請專利範圍第1或2項所述之電子元件，其中 一或更多者傳導路徑係包括在提供飛射電子流之面積內所 形成的傳導路徑。 6. 如申請專利範圍第5項所述之電子元件，其中該面 積係被包括在該區域內。 ’ 7. 如申請專利範圍第1或2項所述之電子元件，其中 該一或更多者傳導路徑包括一量子點接觸，窄線，挖隧道 元件，或是量子點。 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 ϋ n n i . n 一 δ- 1 ' ·1· ϋ n ϋ ϋ »1 I n HI ϋ n ϋ I ί ·ϋ n n n n n - - -I I — ϋ n n I I - I 經濟部智慧財產局員工消費合作社印製 514968 A8 B8 C8 D8 ___ 六、申請專利範圍 8·如申請專利範圍第1或2項所述之電子元件’其中 每一傳導路徑具有一相結合之局部電子儲存器，其遠離該 區域並定義一局部電化學電位。 9. 如申請專利範圍第8項所述之電子元件，其中該儲 存器係與一用於該元件之電接觸相結合。 10. 如申請專利範圍第2項所述之電子元件，其中與一 傳導路徑= 具有一相結合之局部儲存器，該儲存器 具有一各別的電化學電位//其中在該第三傳導路徑c內之 電流I係給定爲： 介=2 夂{⑹- 五)]/(£ - 义，Γ) - Z ⑹/(五- A，Γ)卿其 i-t,r 中1爲在傳導路徑內量子通道被佔據之次頻帶的數目’ 乂及义爲在左及右儲存器內之電化學電位，：Γ爲在儲存器處 之溫度，及/CE-Α，Γ)爲Fermi-Dirac函數。 11. 如申請專利範圍第8項所述之電子元件，其中該元 件爲對稱性而具有形成在該第三傳導路徑之任一側上成對 稱性之左及右路徑（U之第一及第二傳導路徑，而該第三 傳導路徑係形成一中心路徑(c〇。 12. 如申請專利範圍第2項所述之電子元件，其中該第 一，第二及第三傳導路徑具有各別的導電率G(幻及一各別 的電化學電位A，其中 \Gc[E)f[E - juc,T)dE = % \G 人 E)f[E」tu"iyiE + % \Gc(E、f(E - jurT)dE 其中/爲Fermi-Dirac函數。 13. 如申請專利範圍第l〇項所述之電子元件，其中對 於一大小爲「的電壓被施加至該左及/或右路徑而言，在該 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —.--------------------^---------^ J —^w— (請先閱讀背面之注意事項再填寫本頁) 514968 A8 B8 C8 D8 t、申請專利範圍 第三中心傳導路徑之電壓匕爲，其中 Me -Mf =^νε;μ, -μΡ =-eV\^r- μΡ -eV ° 14. 如申請專利範圍第1或2項所述之電子元件，其中 每一路徑之導電率係給定爲：G(£) = 2e%r(£) = 2e%J；rmn⑹， myn 1 料7腦⑹=—T7^° 15. 如申請專利範圍第1或2項所述之電子元件，其中 該被感測的電位具有一與一外部施加電位呈拋物線，或是 大致上拋物線之關係。 16. 如申請專利範圍第1項所述之電子元件，其中該區 域提供一莖部或根部且該莖部或根部係置於鄰近在一更進 電子流路徑內之一更進傳導路徑，以達到提供一探針之目 的具該探針可影響在該更進流動路徑內之電子傳導，藉此 達到放大作用。 17. 如申請專利範圍第6項所述之電子元件，其中該路 徑之至少一個係藉由在該區域之蝕刻而形成的。 18. —種電子元件，其包括一區域，其提供飛射電子流 及提供電子進入或離開該區域之至少第一及第二傳導路徑 並使得對每一路徑存在一電子儲存器或是一接觸以在至少 短暫局部平衡時定義出一局部電化學電位，及用於施加第 一及第二電壓至該第一及第二路徑之裝置，·該第一及第二 路徑係使得對電流經該第一及第二路徑之每一而言該導電 値爲依該施加電壓而定，藉此以創造一對電子流經該路徑 之非線性整流或是電晶體作用。 19. 一種電子元件，其包括一區域，其提供飛射電子流 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I I I I I I ί I )5J«Ιί — — — — — — I — — — — ΙΙΙΙΙΙΙΙΙΙΙΙΙ—— — — — 514968 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 及提供電子進入或離開該區域之至少第一’第二及第三傳 導路徑並使得每一路徑存在一電子儲存器或是一接觸以在 至少短暫局部平衡時定義出一局部電化學電位’及用於施 加第一及第二電壓至該第一及第二路徑之裝置，該第一及 第二路徑係使得對電子流經過該第一及第二路徑之每一而 言該導電値爲依該施加電壓而定，藉此以創造一對電子流 經該路徑之非線性整流或是電晶體作用。 20. 如申請專利範圍第18項或19項所述之電子元件， 其中該路徑之至少一個具有一用於傳導電子及用於施加外 部電壓之各別的歐姆接觸，且在該路徑處形成一局部電子 儲存器。 21. 如申請專利範圍第1，2，18或19項所述之電子元 件，其中該用於施加或是感測一電位之裝包括一或更多閘 ，其係置放鄰近於但電性絕緣於該一或更多傳導路徑。 22. 如申g靑專利範圍第2項所述之電子元件，更包括用 於施加橫過第一及第二路徑之一交流電壓的裝置，及用於 監測在該第三路徑處之一整流電壓。 23·如申請專利範圍第2項所述之電子元件，更包括用 於施加在第二路徑之一電壓的裝置，及用於監測介於在該 第一路徑之施加電壓與在該第Η埠所產生電壓間之關係以 響應於電子流過這路徑。 · 24. —種在一電子元件內達成電晶體作用之方法，該方 法包括提供一對於電子流具有飛射傳送特性之區域，提供 在該區域內之第一，第二及第Η傳導路徑，該路徑可提供 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） AW--------^---------^ I —Awl (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8 $修正( 卜")日H 申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 電子流進入或離開該區域’每一路徑具有一與該路倥內之 電子能量作函數變化之導電率’及施加一電壓至該路倥之 一或更多者以達到將流經其他二路徑之電子流特調變爲一 非線性方式。 25. —種將一交流電壓整流之方法，其包括提供一對於 電子流具有飛射傳送特性之區域，及提供電子流進入或離 開該區域之第一，第二及第三傳導路徑，每一路徑具有一 依賴於流經該路徑之電子能量的導電率’及施加一交流電 壓橫過該路徑之兩個並自該第三個路徑導出一被整流的電 壓。 26. 如申請專利範圍第2項所述之電子元件’其中該第 一，第二及第三路徑係被連接方能提供一邏輯“及”或“ 或”之函數， 27. 如申請專利範圍第2項所述之電子元件’其中該第 一、第二及第三路徑係被連結以接收橫過該埠之一或更多 的具有特定頻率之一交流電壓，且在該元件之一或更多進 而路徑處產生一該頻率之和及/或一調波。 28. —種電子元件，係包括第一，第二及第三端點，每 一端點包括一電接觸，其係藉一各別傳導路徑而被連接以 提供電子流至飛射電子流之一中心區域，此種安排係使得 被施加至該第一及第二端點之一交流電壓可在該第三端點 處提供一被整流的電壓。 29. —種電子元件，係包括第一，第二及第三端點，每 一端點包括一電接觸，其係藉一各別傳導路徑而被連接以 i紙張尺^用中國國家標準(CNS)A4規格(210 X 297公爱） 514968 ]hiQ 月 正/補充1 A8 B8 C8 D8 申請專利範圍 提供電子流至飛射電子流之一中心區域，此種安排係使得 一施加電壓至一端點，可將流經其他二端點之電子流特性 調變爲一非線性方式。 30·—種電子邏輯元件，係包括第一，第二及第三端點 ，每一端點包括一電接觸，其係藉一各別傳導路徑而被連 接以提供電子流至飛射電子流之一中心區域，此種安排係 使得施加至該第一及第二端點之輸入訊號電位可根據一預 定的邏輯函數在該第三端點處理提供一輸出訊號電位。 31. —^種電子邏輯元件，係包括第一^ ’弟一及第二端點 ，每一端點包括一電接觸，其係藉一各別傳導路徑而被連 接以提供電子流至飛射電子流之一中心區域，此種安排係 使得施加至該第一及第二端點之輸入訊號電位可根據一預 定的一“及”或“或”之邏輯函數在該第三端點處理提供 一輸出訊號電位。 32. 如申請專利範圍第30或31項所述之電子邏輯元件 ’其中用於操作該元件之電功率係自電源被提供在該輸入 訊號內，該輸入訊號包括被施加至該第一及第二端點之外 部電位。 33. 如申請專利範圍第30或31項所述之電子邏輯元件 ’其中該元件係對稱性使得該輸入訊號可以被施加至該第 一 ’第二及第三端點之任何兩個且該輸出訊號係取自剩下 的端點。 34. —種包括如申請專利範圍第30或31項所述電子邏 輯元件之邏輯線路，其中該輸出訊號係被提供至一第二元 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁) 、1T， 線 514968 —f/年厂 補 A8 B8 C8 D8 六、申請專利範圍 件’該弟一^兀件係類似於申請專利範圍第3 0或31項之電 子邏輯元件，以提供一訊號階平移。 35.如申請專利範圍第34項所述之邏輯線路，其中該 二元件具有一耦合並接收輸出訊號之第一端點，一耦合至 一接地參考電位之第二端點，及一可提供一輸出訊號之第 三端點。 36·—種包括如申請專利範圍第30或31項所述電子邏 輯元件之邏輯線路，其中該輸出訊號係被提供至一第二元 件，以提供一 “反及”函數，該第二元件包括第一，第二 及第三端點，每一端點包括一電接觸，其係藉一各別傳導 路徑而被連接以提供電子流至飛射電子流一中心區域，及 一用於影響該傳導路徑中之一的特性之閘，該輸出訊號係 被施加至該閘以提供在該第二元件之一端點處之一輸出訊 號的反相版。 37. 如申請專利範圍第36項所述之邏輯線路，其中該 第二元件之其他端點係被連接介於一電壓供應軌道與參考 電位之間。 38. 如申請專利範圍第30或31項所述之電子邏輯元件 ，其中該傳導路徑中之至少一個係被耦合至一閘，一外部 電位可以被施加至該閘以調整該傳導路徑之傳導特性。 (請先閲讀背面之注意事項再塡寫本頁) 訂·1 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090121648A 2000-09-01 2001-08-31 Nanoelectronic devices, circuits including such devices and methods for achieving transistor action and rectifying an alternating voltage in such device TW514968B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0021506A GB0021506D0 (en) 2000-09-01 2000-09-01 Electronic devices
GB0029902A GB0029902D0 (en) 2000-12-07 2000-12-07 Electronic devices
GB0107409A GB0107409D0 (en) 2001-03-23 2001-03-23 Electronic devices

Publications (1)

Publication Number Publication Date
TW514968B true TW514968B (en) 2002-12-21

Family

ID=27255868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121648A TW514968B (en) 2000-09-01 2001-08-31 Nanoelectronic devices, circuits including such devices and methods for achieving transistor action and rectifying an alternating voltage in such device

Country Status (9)

Country Link
US (1) US20040027154A1 (zh)
EP (1) EP1316114A1 (zh)
JP (1) JP2004508718A (zh)
KR (1) KR20030029154A (zh)
CN (1) CN1471731A (zh)
AU (1) AU2001284254A1 (zh)
CA (1) CA2420782A1 (zh)
TW (1) TW514968B (zh)
WO (1) WO2002019436A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0109782D0 (en) * 2001-04-20 2001-06-13 Btg Int Ltd Nanoelectronic devices and circuits
WO2008097339A2 (en) * 2006-07-24 2008-08-14 University Of Rochester Ballistic deflection transistor and logic circuits based on same
ATE526591T1 (de) * 2008-02-26 2011-10-15 Univ Wuerzburg J Maximilians Sensor für elektromagnetische grössen und verfahren zur messung elektromagnetischer grössen
GB2462693B (en) * 2008-07-31 2013-06-19 Pragmatic Printing Ltd Forming electrically insulative regions
EP2166366A1 (en) * 2008-09-23 2010-03-24 Hitachi Ltd. Magnetic field sensor
WO2024151841A1 (en) * 2023-01-11 2024-07-18 Virginia Tech Intellectual Properties, Inc. Non-linear ballistic and hydrodynamic electron transport devices and methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0411784A (ja) * 1990-04-28 1992-01-16 Fujitsu Ltd 量子ポイントコンタクト装置およびその製造方法
EP0461867A2 (en) * 1990-06-13 1991-12-18 Fujitsu Limited Quantum electron device based on refraction of electron waves
SE468694B (sv) * 1991-06-28 1993-03-01 Ericsson Telefon Ab L M Kvantvaagledande elektronisk omkopplare
JPH05315598A (ja) * 1992-05-08 1993-11-26 Fujitsu Ltd 半導体装置
GB9311111D0 (en) * 1993-05-28 1993-07-14 Hitachi Europ Ltd Quantum structure devices
SE513864C2 (sv) * 1995-09-01 2000-11-20 Ericsson Telefon Ab L M Logikkretsar innefattande Y-grenelektronvågomkopplare
DE19757525C2 (de) * 1997-12-23 2002-03-07 Axel Lorke Nichtlineares elektronisches Bauteil

Also Published As

Publication number Publication date
KR20030029154A (ko) 2003-04-11
WO2002019436A1 (en) 2002-03-07
AU2001284254A1 (en) 2002-03-13
US20040027154A1 (en) 2004-02-12
CN1471731A (zh) 2004-01-28
EP1316114A1 (en) 2003-06-04
CA2420782A1 (en) 2002-03-07
JP2004508718A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
Guo et al. A computational study of thin-body, double-gate, Schottky barrier MOSFETs
Hsieh et al. Germanium Wafers Possessing Facet‐Dependent Electrical Conductivity Properties
TW514968B (en) Nanoelectronic devices, circuits including such devices and methods for achieving transistor action and rectifying an alternating voltage in such device
Nemnes et al. Nano-transistors in the Landauer–Büttiker formalism
Hammad et al. Analytical modeling of the partially-depleted SOI MOSFET
Skowrons et al. Depletion type organic electrochemical transistors and the gradual channel approximation
Farhi et al. Electrical characteristics and simulations of self-switching-diodes in SOI technology
Zhu et al. Geometric diodes for optical rectennas
Ilatikhameneh et al. Electrically doped 2D material tunnel transistor
Jin et al. A novel high performance junctionless FETs with saddle-gate
US8614108B2 (en) Electronic device having thermally managed electron path and method of thermal management of very cold electrons
Ahn et al. Ballistic quantum transport in nanoscale Schottky-barrier tunnel transistors
Boehm et al. Size scaling of the addition spectra in silicon quantum dots
Wettstein et al. Integration of the density gradient model into a general purpose device simulator
Prakash et al. Thermoelectric effect in graphene-based three-terminal junction
Dehzangi et al. Study of the side gate junctionless transistor in accumulation region
Ammi et al. III-V MOSFET Structure (InP/InAs/InGaAs) IV Characteristics Using Silvaco TCAD Simulator
Pravin et al. Performance Evaluation of LiNbO 3-based Negative Capacitance Field Effect Transistors (NCFETs)
Müller et al. A three-terminal planar selfgating device for nanoelectronic applications
Kalantari et al. Simulation of Macro-Compact Model of Graphene-based Three-Branch Nano-Junction
Dobrescu et al. Si GAA NW FETs threshold voltage evaluation
EP1187219A1 (en) Ballistic electronic devices
Devi et al. Design of Hetero-Dielectric Single-Metal Gate-All-Around MOSFET with Schottky Contact Source/Drain
Kumar Compact Thermal Modelling of Sub-20-nm Nanowire MOSFETs for Circuit Applications
Inaba et al. Ohmic contact for silicon carbide by carbon nanotubes

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees