TW505863B - Software interface between a parallel bus and a packet network - Google Patents

Software interface between a parallel bus and a packet network Download PDF

Info

Publication number
TW505863B
TW505863B TW89124991A TW89124991A TW505863B TW 505863 B TW505863 B TW 505863B TW 89124991 A TW89124991 A TW 89124991A TW 89124991 A TW89124991 A TW 89124991A TW 505863 B TW505863 B TW 505863B
Authority
TW
Taiwan
Prior art keywords
bus
network
address
packet
scope
Prior art date
Application number
TW89124991A
Other languages
English (en)
Inventor
Michael Kagan
Freddy Gabbay
Eitan Rabin
Haggai Telem
Original Assignee
Mellanox Technolgies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mellanox Technolgies Ltd filed Critical Mellanox Technolgies Ltd
Priority to TW89124991A priority Critical patent/TW505863B/zh
Application granted granted Critical
Publication of TW505863B publication Critical patent/TW505863B/zh

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

505863 五、發明說明(1) 發明領域: >本發明係有關於一般電腦系統,且特別有關於使用封 包父換式模組以連結一電腦主機至周邊裝置。 發明背景: %在目前世代電腦中,中央處理機(CPU)是藉由一平行 ®、流排連接至系統記憶體及周邊裝置,此平行匯流排如普 遍存在的周邊零件介面(Peripheral Component Int^eff ace,pci )匯流排。PCI匯流排通訊協定及規則是詳 細說明在PCI SPecial Interest Group (Hillsboro, Oregon)所出版之pci區域匯流排說明書第2· 2版( 1 9 98), 於此亦作為參考資料。簡言之,此PC I說明書定義一組匯 流排命令、或循環,各藉由於匯流排之C/BE(匯流排命令 及位兀可用)列上之一4-位元碼來確認。一匯流排主要裝 置,如一中央處理機(CPU),傳送命令至匯流排上之一目 的裝置以指定目的裝置之一32 一或64-位元匯流排位址。 表I列出PC I匯流排命令碼作為參考,表中不同型式之 讀取及寫入命令是基於整體PCI位址空間分配進入記憶 體、I / 0及結構位址空間:
5019-3604-PF;ycchen.ptd 第5頁 505863 五、發明說明(2) 表1 PCI匯流排命令 C/BE 命令型式 0000 中斷認知 0001 特殊循環 0010 I/O 111)? 0011 I/O寫入 0100 保留 0100 保留 0101 保留 0110 記憶體請取 0111 記憶體寫入 1000 保留 1001 保留 1010 結構請取 1011 結構寫入 1100 記憶體請取多重列(多重快速緩衝儲存區之列) 1101 雙位址循環 1110 記憶體請取列(單一快速緩衝儲存區之列) 1111 記憶體寫入而無效 由於資料路徑-寬度增加,及時脈速度變快,為了維 持系統需求平行匯流排變得價格昂貴及複雜。對於電腦工 業是快速進展的反應,於封包化、序列輸入/輸出(I /0 )匯 流排結構之中,電腦主機及周邊裝置是藉由一交換網路連 接,一般是指為交換模組。此類型之一些結構已被提出, 包括”下一世代I/0n(NGI0)&n未來I/0n(FI0),達到最高 點之”無窮頻帶”結構,其是由一工業領導者集團(包括英 特爾、昇陽、惠普、國際商務機器、康柏、戴爾及微軟) 來主導發展。儲存區域網路(Storage Area Network)提供
5019-3604-PF;ycchen.ptd 第6頁 505863
一類似、封包化、一系列的方法來高速儲存存取,其亦可 使用一無窮頻帶模組來實現。 於一平行匯流排及一封包網路間之通訊通常需要一通 訊介面’以將匯流排循環轉變成適當的封包且反之亦然。 例如,一 十行匯 主要通道轉接器或目標通道轉接器可被用來連接 /,比排’如周邊零件介面(Peripheral Component Interface,PCI )匯流排,至無窮頻帶模組。當轉接器於 PCI匯流排上自一裝置接收資料時,其於一無窮頻帶封包 之負載t插入資料,然後增加一適當表頭及錯誤檢查碼, 如一循裱冗贅核對(Cyclic Redundancy Check,CRC) 為網路傳輸所須要。無窮頻帶封包包括一路徑表頭及傳鈐 表頭。路徑表頭在資料連接通訊協^層含有f ^ = :=subnet)内或其間安排封包程序所 : :於習知技術中已知之其他型式;::::::; = 網際網路通訊協定(Internet Prot〇c〇l,ιρ)網路 逆至同轉接器於匯流排上經由模組接收要傳 达至-裝置之封包時去除表頭然後產生傳 循環,以傳送該封包負載至匯流排裝置。^排 設計是要使得於匯流排上之CPU上執行之應接器之 慮到網:通訊協定,如產生資料連接或路;程序式及無f.考 頭,及其同類,如此使得於一網路主序及计异表 無須處理匯流排循環之產生。 轨订之應用程式
505863 五、發明說明(4) 發明概述: 此翻^照習知技術中已知之介面裝置及方法,本發明之 目的在於提供—網路介面…使於士 = 經由-封包網路傳送之!表碩之所有部分’及 -4Γ;:ίΤίί有一目的在於提供-網路介面, 排產生循環。 &仃之應用私式直接於-平行匯流 t本發明之-些較佳實施例中,一橋接裝置連接 仃匯流排至一封包網路。較 千 ’而封包網路包括—無窮頻帶網路 2括進入的及送出的封包暫存器,於平行匯流排之一^ 止二間中具有位址,所以使得匯流排上之一主要 :CPU ’可讀取及寫入暫存器。於主要裝置上執行、之軟體 t用程式將-封包之内容寫入送出的封包暫存器,包括負 載及表頭,定址到網路上之目的裝置。應用程式被程式化 所以使得封包將遵照相關的網路通訊協定。當主要裝置6 成寫入該封包時,主要裝置通知橋接裝置。然後橋接裝2 經由網路傳送封包,較佳為先加入一錯誤檢查碼再傳送。 在封包傳送後,清除送出的封包暫存器。 ^網路上之目的裝置同樣地可以傳送一進入的封包至匯 流排上之主要裝置。封包較佳是定址到於橋接裝置上執行 之一管理代理,其將封包資料置於進入的封包中。然後橋
5019-3604-PF;ycchen.ptd 第8頁
JUJOOJ 五、發明說明(5) 接裝置產生一中斷至主要裝置,通知主 達。於111封包已到 Ϊ,Πίί 行之應用程式讀取進入的封包暫存 ^:ί ^除進入的封包暫存器再準備接收另一封包。 包暫存器是用來於匯流排上產生中進八入,及1出的封 comDcmpn 十、” * 士 虛擬刀口P (virtual 奘w宜 ,八有效匯流排位址是暫存器位址。當主要 :置寫至此匯流排位址•,橋 田主要 定目的裝置。若此目的步詈县& 7座生封包至特 另-橋接梦罟…嵌入處理器,於網路上之 斷或豆# Ϊ ί 封包可在目㈤地引起反應,如中 斲或其他外部信號。 ’·心 ^ Τ 在本發明之其他較佳實施例 排循環暫存器,附加的或另:橋巧置包括-匯流 出的封包暫存器。此S泣姐^ ^擇為,上述之進入的及送 位址於網路i : /爪循^暫存器藉由在一虛擬網路 :止於眉路上之裝置是可存取士 至網路位址上之橋接體應用程式傳送-命令封包 一目的f置me μ裝置,扣不橋接裝置去寫匯流排上之 9刃表罝之匯流排位址,、, 寫入匯流排循環暫存写。用^至目的裝置之資料 接K G;;。::環暫,,主機裝置通知橋 主機裝置指定位址^資料。匯机排循裱及命令碼,藉由 知的:Ϊ不Ϊ本Ϊ::J佳實施例基本上與習知技術中已 八戎圖盡可能使匯流排/網路界面對於界
五、發明說明(6) 面各邊之裝置是清楚(透明)的。 主 接裝置,如Kagan等人之美國專此#類^边(透明)的橋 網路上平:匯流排間之橋接器"及"經由封包交; 利申請案之委託人,於此亦作V,/二/案:讓渡本專 Ϊ兩申請案說明橋接裝置轉移匯流排循環進入完整丄 包,且反之亦然,所以使得匯流排上之裝置被解^戶^封 、訊協疋之而求而網路裝置被解除所有處理 之需求。雖然此清楚(透明)的轉移模式於使用柊; ^分的軟體應用程式中是有用的,有些應 1 ^管理應用程式’於其中,匯流排上須要一處 : 寫入封包至網路,無須通道轉接器作為媒介。i 法/執仃之匯流排及系統管理應用程式需要產生特定^ 、:排循S。本發明之較佳實施例提供冑決此些需I之二 方法。 W的 詈用艮據本發明之一較佳實施W,提供-種橋接舉 置用以耦接一平打匯流排至一封包網路,包括: 、 、☆ 一匯流排介面轉接器,耦接至該平行匯流排以由該 k排上之一主要裝置接收匯流排循環; 匚 一送出的封包暫存器,於該匯流排之一位址空間中 有二匯流排位址且適用於儲存一送出的網路位址表頭及备、 載ί料其中5亥送出的網路位址表頭及負載資料是藉由兮 匯流排介面轉接器所接收之一或多個匯流排循環中而= 3主要裝置寫至該暫存器之該匯流排位址;以及
五、發明說明(7) 一網路介 暫存器至該網 置,傳送一含 的封包。 較佳為, 中,該網路介 網路路徑資訊 位址表頭。 附加的或 及附加一錯誤 較佳為, 以指示整體該 封包暫存器, 定該狀態指示 更佳為, 第一匯流排位 排之該位址空 網路介面轉接 進入的網路位 表頭及負載資 或多個匯流排 存讀取。 最佳為, 網路介面轉接 面轉接 路位址 有該送 該網路 面轉接 ’其是 器’耦接至該網 表頭所指定之於 出的網路位址表 位址表頭包括/ 器適用於傳送該 藉由該主要裝置 路以經由該 該網路上之 頭及負载資 網路路徑表 封包無需計 所寫入包含 網路自該 一目的裝 料之送出 頭。其 算封包之 在該網路 另一選擇為,該網路介 至該封包。 包括一暫存器狀 iiL表頭及負載資 該網路介面轉接 檢查媽 該裝置 網路位 且其中 器。 該送出 址,且 間中具 器經由 址表頭 料是藉 循環中 送出的 器作為 面轉接器適用於計算 的封包暫存器之 包括一進入的封 有一第二匯流排 該網路自一進入 及負載資料,其 由該匯流排介面 而藉由該主要裝 網路位址表頭指 該送出的封包之 悲指不器, 料已被寫至 器傳送該封 5亥匯流排位 包暫存器, 位址且適用 的封包接收 中該進入的 轉接器所接 置自該進入 定一區域識 一傳送位址 其是設定 該送出的 包回應設 址包括一* 於該匯流 於藉由該 及儲存一 網路位址 收之另_ 的封包暫 別結合該 ,且其中
5019-3604-PF;ycchen.ptd 第11頁 五、發明說明(8) :應族傳送位址’言亥目的裝置定址該進入的封包至該區域 識另1J。 在&佳實施例中,該匯流排包括一周邊零件介面匯 二$ ’而該網路包括一無窮頻帶交換式模組。車交佳為,該 匯流排介面轉接k _ , t "匕括—通道轉接器,而該網路介面轉接 器包括一交換器。 根據本表明之一較佳實施例,亦提供一種橋接裝置用 以耦”網路至—平行匯流排,包括: 一網路介面轉接器’耦接至該網路以經由該網路接收 一含有匯流排循環資訊之進入的封包,包括—匯流排位址 及命令碼; 一匯流排循環暫存器’適用於接收及儲存該匯流排循 環資訊;以及 :匯流排介面轉接器,耦接至該平行匯流排以產生一 由該命令碼所指定别或夕—膝 ^ ,,,, & # + +式 匯〜排循核,且定址至該匯流 ,位址,如儲存在該匯流排循環暫存器中之資訊中所指 疋0 較佳為,該匯流排循環暫存士人 位址,至該虛擬位址該、網路上1 :番 之一虛擬 包寫該匯流排循環資訊。 主機裝置以該進入的封 附加的或另一選擇為,該匯户 寫至該匯流排位址之資料。,,排循壞資訊更包括所要 …較佳為」該裝置包括-暫存器狀態指示器,其是 以指示所有該匯流排循環資訊已被穹 、 ^ G榄冩至該匯流排循環暫存
5019-3604-PF;ycchen.ptd 第12頁 505863
辱區動4匯流排循環回應設 器,且其中該匯流排介面轉接器 定該狀態指示器。 π里用μ耦接 很龈本發明之干又征,仆提供 平行匯流排至一封包網路之方法,包括: 自該網路上之一主要裝置接收一 定址至該匯流排之一位址空間中之一送 j 循環, 一匯流排位址,該循環經由該網路 二屮二暫存器之 表頭及負載資料; 得送一达出的網路位址 載資料於一送出的封 合併S亥送出的網路位址表頭及 包中;以及 包至該網路位址表頭所指 經由該網路傳送該送出的封 定之於該網路上之一目的裝置。 根據本發明之一較佳實施例,更提供一種用以 封包網路至一平行匯流排之方法,包括: 經由該網路接收一含有匯流排循環資訊之進入的 包,包括一匯流排位址及命令碼;以及 、 產生一由該命令碼所指定型式之一匯流排循環,且~ 址至該匯流排位址,如該匯流排循環資訊所指定。 疋 以下配合圖式以及較佳實施例以說明本發明。 圖式之簡單說明: 為了讓本發明之上述和其他目的、特徵、和優點能 明顯易懂,所附圖表說明如下: 月匕 第1圖係舉例說明在本發明之一較佳實施例中之—样
5019-3604-PF;ycchen.ptd 第13頁 五、發明說明(ίο) $於一平行匯流排及-封包交換式網路間之系統之方塊 之李ΓΛ係舉振例說明在本發明之一較佳實施例中在第】圖 之系統中之-橋接裝置詳細構造之方媸/ 第3圖係舉例說明在本發 龙圖 平行匯流排上藉由一裝置瘦由一之一較佳實施例中之於一 程圖。 ,’由網路傳送封包之方法之流 第4圖係舉例說明在本發 平行匯流排上經由—網路:收月上—μ圭實施例中之於-法之流程圖。 料接收要傳送至-裝置之封包之方 « 一封包網路連牛接W在/發明之一較佳實施例中之藉由 產生循環之方排错由一裝置於-平行匯流排上 符號說明 2 0〜系統; 3 4〜網路; 2 4〜系統控制器; 3 2〜橋接裝置; 3 0〜周邊裂置; 4 0〜通道轉接器; 44〜子網路管理代理; 48〜目標暫存器; 52〜送出的封包暫存器 28〜平行匯流排; 2 2〜中央處理機; 2 6〜一系統記憶體; 3 6〜網路裝置· 4 2〜交換器; 54〜PCI循環暫存器; 4 6〜記憶體暫存器; 5〇進入的封包暫存器; 5019-3604-PF;ycchen.ptd 第14頁 505863 MM 89124991 五、發明說明(11) 修正 >U; 較佳實施例: 第1圖係舉例說明在本發明之一較佳實施例中之一系 統2 0橋接於一平行匯流排2 8,如一周邊零件介面 “ (Peripheral Component Interface,PCI)匯流排,及一 網路34,如一無窮頻帶(InfiniBand,IB)交換模組之方塊 圖。於此實施例中,一主要裝置,如一中央處理機 (CPU)22,經由一系統匯流排,耦接至一系統控制器以及 一系統記憶體26且與其通訊,如習知技術中已知的。cpu 22經由系統控制器耦接至匯流排28,藉此而與周邊裝置μ $訊。於匯流排28上之一橋接裝置32亦使得cpu經由網路 34與一網路裝置36通訊,網路裝置一般 /輸入(I/O)裝置,但亦可有另一噥摆炎—』 微:¾¾出 路34中或連接至網路34^3 31擇為包括任何要件於網 ,統20之更詳細設計及操作,特別是橋接裝置32,是 =明在上述吳國專利申請案。下述之較佳實施例將參昭 PC I匯流排及IB網路,將可以了絃 #、 W j M 了解本發明之原理將應用於 二他孓式之平仃匯^排及網路間之通訊且 τ如網,網協定網路及異步傳輸模式(Asynchronous
Transfer Mode,ATM)網路。 循r 路裝/36通訊’CPU 22發出一適當PCI寫人 至:於ΡΠ匯流排28之位址空間内之一位址, 疋分配給橋接裝置32。押垃姑
99 _ ^ x ^ ^ 橋接裝置經由網路34傳送依據CPU 22所寫人之-貝料之—IB封包至裂㈣。網路裝置—般回傳 第15頁 5019-3604-PF1;ycchen.ptc 505863 五、發明說明(12) -- 一適當的回應返回至橋接裝置32,其是經由匯流排28藉由 CPU來讀取,使用一適當PCI讀取循環。另一選擇或附加的 為,網路裝置36可指示橋接裝置32於PCI匯流排28上直接 產生特定循環,定址至如CPU 22或裝置3〇中之一裝置。橋 接裝置32之結構及使用於此些通訊功能之機構之詳細說明 敘述如下。 第2圖係舉例說明在本發明之一較佳實施例中之橋接 裝置32之詳細構造之方塊圖。裝置32包括一通道轉接器 (Channel Adapter)40,通道轉接器4〇耦接至pci匯流排 28,及一交換器42,耦接至網路34。此例中,通道轉接器 較佳為包括一主要通道轉接器(H〇st channel Adapter ° HCA) ’用於主要裝置,如中央處理機(cpu)22及網路34間 通訊。另一選擇為,通道轉接器可包括一目標通道轉接器 (Target Channel Adapter, TCA)。一 PCI 循環暫存器 54 是 結合通道轉接器40,此暫存器之功能可存取網路34上之裝 置以執行讀取及寫入操作,詳細說明如下述第5圖之說 明。 ° 父換器4 2之結構及功能是說明在上述專利申請號碼 60/ 1 52,849及60 / 1 75,33 9,交換器42之設計是超出^專利 申请範圍之外’然而,任何封包交換器符合網路34之需求 者亦可使用。實際上,對於本發明之目的,交換器42本質 上是作為一網路介面,且可以習知技術已知的任何其他適 用型式之網路介面要件來取代。
5019-3604-PF;ycchen.ptd 第16頁 505863 、發明說明(13) 44(亦稱為模組服務代理(Fabric Service Agent,FSA)於 橋接裝置3 2内施行管理及控制功能。較佳為,s MA為一軟 體耘序,此程序是在裝置32中之一適用處理單元或控制器 或在裝置32外部之控制器上執行。另一選擇或附加的為, SMA可包括專用的邏輯電路。
^ SMA 44與橋接裝置32中之專用的記憶體暫存器46通 Λ ’包括一目標暫存器48、一進入的封包暫存器5〇及一送 出的封包暫存器5 2。暫存器4 8、5 0及5 2定址到匯流排2 8之 位址空間,所以它們可被直接寫入匯流排上執行之應用程 式,或自匯流排上執行之應用程式中讀取。暫存器5 〇及5 2 較佳為包括一緩衝儲存器其大小對應一封包之最大尺寸, 如51 2位元組,而可實際經由網路3 4傳送。此些暫存器之 詳細說明如下述第3及4圖之說明。 、目標暫存器48之結構及功能是詳細說明在Kagan等人 之美國專利申請案,標題為”於一封包網路中之遠端事件 處理’’亦讓渡本專利申請案之委託人,於此亦作為參考資 料。簡言之’目標暫存器包括多個區域,其對應不同型式 之事件,此些事件是發生於橋接裝置32中或於連接至橋接 裝置32中。當其中之一事件發生,對應目標暫存器區域之 =兀會被設定。SMA 44程式化而以適當方式回應出現在目 標暫存器之特定事件,如經由網路34經過交換器42傳送一 封包’或經過轉接器40至匯流排28初始化一中斷。 第3圖係舉例說明在本發明之一較佳實施例中之藉由 C P U 2 2組合及經由網路3 4傳送一封包至網路裝置3 6之方法
之流程圖。為要傳送一資料封包至網路裝置36,於cpu 22 上執行之一軟體應用程式下載此封包至送出的封包暫存器 5 2中’使用適當的p c I寫入循環定址到此暫存器。下載之 封包包括無窮頻帶模組所須要之整體表頭,含有路徑表頭 及傳輸表頭兩者,和載入之資料。軟體應用程式依據必須 的網路通訊協定及拓撲(topology)資訊之一知識來計算封 包表頭’因此封包可利用表頭資訊經由網路成功地傳送, 而無須使用橋接裝置32來設定表頭參數。CPu 22亦可計算 封包CRC碼及下載此碼入暫存器52及表頭及内容 (pay 1 〇ad)。然而,較佳為此功能是留給交換器42中之專 用硬體’其實現CRC計算及檢查所有經由此交換器傳送之 封包,如習知技術中所已知者。 於下載此整體封包入送出的封包暫存器Μ之後,於 CPU 22上之軟體應用程式於目標暫存器仙中設定一 sysout ful 1”位元。設定此位元導致SMA 44初始化一封 包傳送程序。SMA自暫存器52傳送此封包内容至交換器 42,其較佳為計算及附加CRC碼,如上述。交換器經由網 路34傳送此封包至裝置36。同時,SMA 44清除,,sysout full位元,且較佳為寫入一” sys〇ut ,,位元指令至目 才示暫存器。此步驟告訴CPU 22其現在可寫入另一封包至暫 存器52。 ^
第4圖係舉例說明在本發明之一較佳實施例中之以u 22接收藉由網路裝置36傳送至CPU 22之封包之方法之流程 圖。此方法典型上是使用於當網路裝置必須回應藉*cplJ
5019-3604-PF;ycchen.ptd 第18頁 並正 tE 89124991 五、發明說明(15) 利用第3圖的方法傳送至網路裝置之送出的封包。於 器52中之藉由CPU組合之送出的封包之路徑表頭較佳 ^ 定 SMA44 之一區域識別(i〇cai identifier,UD)作為二 封包之初始網路位址。因此,網路裝置3 6傳送一進入'、'的 包至同一區域識別,作為回應。 、、 當SMA 44接收此封包時,其首先檢查以確定封包 ,型式。作為SMA 44之管理代理,SMA 44亦自網路34接 官理封包且程式化以處理及管理此些封包。然而,當 置32自網路裝置36接收進入的封包時,SMA讀取封包曰内容、 且確定其無法處理它們。因此,SMA於進入的封包 = 50中儲存封包且於目標暫存器48中設定一"sysin。丨丨 設定此"sysin fulT位元使得於CPlj 22上之一敕髀雍 用程式施行一匯流排讀取循環,以讀取進入的封包薄 50之内令。較佳為,設定此"sys in 1,,位元使得對 22造成一中斷,如此使得cpu讀取暫存器5〇。另一選擇 為,此CPU可以週期性的設定此位元以確定一新的封包何 時抵達。在各例中,在cpu讀取暫存器50後,此軟體清除 sysin full”位元,如此使得來自裝置36之另一封包可寫 ^至暫存器。當” sysin fuU,,有設定時,任何封包到達. SMA 44會被中斷,且一超越限度事件(〇verr 佳為產生在橋接裝置中。 ent)較 第5圖係舉例說明在本發明之一較佳實施例中之藉由 網路裝置36於匯流排28上直接產生循環之方法之流程9圖。
505863 五、發明說明(16) 使用PCI循環暫存器54之方法,其結構較佳為總結於表I : 表I- pci循頊暂存器 櫊位 大小 (位元) 功能 PCI位址 32/64 於循頊之定址階段位址被放到PCI匯 流排 PCI資料 32 於寫入循環之資枓階段位址被放到PCI 匯流排,或對於誼取循環資料之目標 CMD 4 C/BE列上醛動之命令 位元組可用 4 於循環之位元組可用階段BE列上驅動 之值 啟動 1 指出上述櫊位準備好被醮動至匯流排 狀態 3 控制有關匯流排處理完成状態之資訊 為了於匯流排28上產生一循環,網路裝置3 6將PCI位 址、資料、命令及位元組可用資訊寫入至暫存器54中之適 當欄位。較佳為,此網路裝置將此些資訊寫入作為遠端直 接記憶體存取(Remote Direct Memory Access, RDMA)寫 入封包之負載(pay load),傳送至橋接裝置32中之暫存器 5 4之一虛擬網路位址,其是於網路裝置上執行之已知軟 體。當封包於暫存器54中接收時,n go (啟動)’’位元是由 網路裝置設定。 設定’’ go (啟動)π位元使得通道轉接器40驅動特定循環 至PC I匯流排28,於適當循環時間將資料放至匯流排上暫 存器54中之欄位中。在完成此循環後,轉接器立即清除
5019-3604-PF;ycchen.ptd 第20頁 505863 五、發明說明(17) g〇(啟動)"位元且更新狀態欄位以指出循環是否成功地 目的裝置(CPU 22或其他匯流排裝置30中之一)接收,或 生不正常的狀況。典型上,不正常狀況可以是一重試^ 自網路裝置之切斷回應,或由於一定址錯誤之一主〆 目中止。若藉由網路裝置36所產生之循環是—ρ。匯产 排項取循環且成功地完成,網路裝置可接著浐蘄= 料。 貝付襴位糟由匯流排上之目的裝置所回傳之資 雖然本發明已以較佳實施例揭露如上,麸1 限定本發明,任何熟習此技蓺者,在 =八並非用以 和範圍内,當可作些許之:盥 脫離本發明之精神 範圍當視後附之巾妹裒&,m因此本發明之保護 τ μ專利範圍所界定者為準。

Claims (1)

  1. 505863 修正: 平^亍匯流排至一封包網 案號89丨24卯1 六、申請專利範圍 1 · 一種橋接裝置,用1 路,包括·· …f流?介面轉接器’輕接至該平行匯流排以由令厘 流排上之一主要裝置接收匯流排循環; 由。亥匯 =出的封包暫存器,於該匯流排之 載資料,盆中今送存一送出的網路位址表頭及負 厂4 4μ入八μ送出的、,再路位址表頭及負载資料是Μ由# 匯流排介面轉接器所拉必+ .. 猎由5亥 該主要裝置或多個匯流排循環中而藉由 ’、、 以暫存咨之該匯流排位址;以及 暫广H介面轉接器,輕接至該網路以經由該網路自今 暫存益至該網路位址表頭所指定之於該網路上之_ :封【达一含有該送出的網路位址表頭及負載資料之送出' 2. 如申請專利範圍第丨項所述之橋接裝置,1 網路位址表頭包括一網路路徑表頭。 八Τ該 3. 如申請專利範圍第2項所述之橋接裝置,盆 Si面”Π用於傳送該封包無需計算封包之網:路 J ^ 其疋藉由該主要裝置所寫入包含在該網路位址表 4·如申請專利範圍第1項所述之橋接裝置,苴中,· :路介面轉接器適用於計算及附加一錯誤檢查碼至該封該 5·如申請專利範圍第丨項所述之橋接裝置, 暫存器狀態指示器,其是設定以指示整體該網路:址表-頭 5019-3604-PFl;ycchen.ptc 第22頁 MM 89124AQ1 六、申請專利範圍 =負載資料已被寫至該送出的封包暫存器,且 "面轉接器傳送該封包回應設定該狀態指示器。 6.如申請專利範圍第〗項所述之橋接裝置,1 送出的封包暫存器之該匯流排位址包括一第一匯泣μ ϊ中ίί:;進入ϊ封包暫存器,於該匯流排之ΐ位址空 .經由該網路自一進入的封包接收及儲存一進 址表頭及負載資料,其中該進入的網路位址表及 料是藉由該匯流排介面轉接器確2貝 循環中而藉由該主要F置自兮.隹欠或多個匯流排 7 1由:Γ 置自進入的封包暫存器讀取。 .如申明專利範圍第6項所述之橋接裝置,其 區域識別結合該網路介面轉接器 作為該送出的封包之一傳送位址,且其中回 址’該目的裝置,址該進入的封包至該區域識;:。^ 兮=述申請專利範圍任何一項所述 中,該匯流排包括-周邊零件介面(Peripherai裝置其 Component Interface, PCI)匯流排。 置,9其ΐ 〜7項任何-項所述之橋接裝 ^ 一無窮頻帶交換式模組。 10·如申㉝專利範圍第9項所述之橋接裝置, 匯流排介面轉接器包括一诵 σ 、中該 轉接器包括-交換器。道轉接裔,而其中該網路介面 著^ ·勺如申一明Γ專利範圍第1 —7項任何一項所述之橋接妒 流排循環暫存器,適用於藉由該網路:面 5019-3604-PFl;ycchen.ptc 第23頁 505863 曰 修正 1 號 89124991 V ^ ^ 六、申請專利範圍 轉接器於一進入的封包中接收及儲 中回應該匯流排循環資訊,該匯流::^裱資訊,其 排上驅動另一匯流排循環。 "面轉接器於該匯流 12· —種橋接裝置,用以耦接一 流排,包括: 封包網路至一平行匯 一網路介面轉接器,耦接至該網路以 一含有匯流排循環資訊之進入的封妊=、接收 及命令碼; 了匕,包括一匯流排位址 一匯流排循環暫存器,適用於接 環資訊;以及 稞收及儲存該匯流排循 一匯流排介面轉接器,耦接至該 由該命令碼所指定型式之一匯流排循環,i定 ,位址’如儲存在該匯流排循環暫存器中之資訊中^机 疋° 13.如申請專利範圍第12項所述之橋接裝置,其中, 該匯流排循環暫存器結合該網路上之—虛擬位址,至該虛 擬位址該,·周路上之一主機裝置以該進入的封包該 循環資訊。 1 4 ·如申凊專利範圍第1 2項所述之橋接裝置,其中, 該匯流排循環資訊更包括所要寫至該匯流排位址之資料。 1 5\如 '請專利範圍第1 2項所述之橋接裝置,更包括 一暫存裔狀態指示器,其是設定以指示所有該匯流排循環 資訊^被寫至該匯流排循環暫存器,且其中該匯流排介面 轉接器驅動该匯流排循環回應設定該狀態指示器。 第24頁 5019-3604-PFl;ycchen.ptc 505863 MM 89124991 W 年』月 > j a 六、申請專利範圍 16. 如上述申請專利範圍第12_15項任何一項所述 接裝置’ Λ中’該匯流排包括一周邊零件介面匯流排。巧 17. 如申請專利範圍第12_15項任何—項所述之橋接 置,其中,該網路包括一無窮頻帶交換式模組。 、 18. 如申請專利範圍第17項所述之橋接裝置,直中 該匯流$介面轉接器包括一通道轉接器,而其中該網路介 面轉接裔包括一交換器。 19· 一種用以耦接一平行匯流排至一封包 法,包括: 乃 〜自該網路上之一主要裝置接收一或多個匯流排循環, 疋址至該匯流排之一位址空間中之一送出的封包暫 一匯流排位址,該循環經由該網路傳送一送出的位 表頭及負載資料; 塔位址 合併該送出的網路位址表頭及負載資料於一 包中;以及 的封 經由該網路傳送該送出的封包至該網路位址 定之於該網路上之一目的裝置。 τ峭所私 20·如申請專利範圍第丨9項所述之方法,i中 該-或多個匯流排循環包括儲存該送出 ’、妾收 負載資料於該送出的封包暫存器巾,且其中合併該= 位址ί頭及負载資料於該送出的封包中包括自該暫亡 器讀取該送出的網路位址表頭及負載資料。 -子 21.如申請專利範圍第19項所述之方法,其中 路位址表頭包括一網路路徑表頭。 ^周
    22.如申請專利範圍第21項 修正 _ 該送出的封包包括傳送該封包m中,傳达 訊,其是藉由該主要裝置所,Kit之路徑資 9 9 1由& * 裝置所寫包含在該網路位址表頭。 J:中,人# ^月、,範圍第1 9 — 22項任何一項所述之方法, G中ΓίΐΙΓ網路位址表頭及負載資料於-送出的 封匕中匕括计异及附加一錯誤檢查碼至該封包。 24如申請專利範圍第丨9 — 22項任何一項所述之方法, 二-軟辨^該一或多個匯流排循環包括接收一指示,其是 ^ =勒六t網路位址表頭及負載資料已被傳送至該送出的 虛二共子器,且其中傳送該送出的封包包括傳送該封包回 應該指示。 ^ w '如申明專利範圍第19-22項任何一項所述之方法, 其中,該送出的封包暫存器之該匯流排位址包括一第一匯 /’IL排位址’且包括經由該網路接收一進入的封包及於一進 入的封包暫存器中自該進入的封包儲存一進入的網路位址 表^及負載資料,於該匯流排之該位址空間中具有一第二 匯流排位址,其中該主要裝置於另一或多個匯流排循環中 自該進入的封包暫存器讀取該進入的址表頭及負 資料。 Μ 2 6 ·如申請專利範圍第1 9 - 2 2項任何一項所述之方法, 該匯流排包括_周邊零件介面匯流排。 28. 2 7 ·如申請專利範圍第1 9 - 2 2項任何一項所述之方法, 其中’該網路包括一無窮頻帶交換式模組 種用以耦接一封包網路至一平行匯流排之方
    年沢月8日 修正
    法’包括: 案號 89124QQ1 六、申請專利範圍 經 包 產 址至該 29 該進入 暫存器 上之一 其中產 30 流排循 31 該匯流 32 其中, 包 $該,:接收一含有匯流排循環資訊之進入的 括一匯流排位址及命令碼;以及 才 ,二由該命令碼所指定型式之一匯流排循環,且 匯^排位址,如該匯流排循環資訊所指定。 疋 •如申請專利範圍第28項所述之方法,曰盆疋中°,接收 包包括儲存該匯流排循環資訊於一/匯流排循環 、:二該網路上之一虛擬位址,至該虛擬位址該網路 裝置以該進入的封包寫該匯流排循環資訊,且 生該匯流排循環包括驅動該循環回應該儲存資訊。 •如申叫專利範圍第28項所述之方法,其中,該匯 壤資訊更包括所要寫至該匯流排位址之資料。 •如申請專利範圍第28-30項任何一項所述之方法, 排包括一周邊零件介面匯流排。 •如申請專利範圍第28-30項任何一項所述之方法, 該網路包括一無窮頻帶交換式模組。
TW89124991A 2000-11-24 2000-11-24 Software interface between a parallel bus and a packet network TW505863B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89124991A TW505863B (en) 2000-11-24 2000-11-24 Software interface between a parallel bus and a packet network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89124991A TW505863B (en) 2000-11-24 2000-11-24 Software interface between a parallel bus and a packet network

Publications (1)

Publication Number Publication Date
TW505863B true TW505863B (en) 2002-10-11

Family

ID=27621669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89124991A TW505863B (en) 2000-11-24 2000-11-24 Software interface between a parallel bus and a packet network

Country Status (1)

Country Link
TW (1) TW505863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381314B (zh) * 2008-01-10 2013-01-01 Ind Tech Res Inst 中介軟體橋接系統及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381314B (zh) * 2008-01-10 2013-01-01 Ind Tech Res Inst 中介軟體橋接系統及方法

Similar Documents

Publication Publication Date Title
US6813653B2 (en) Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system
US6622193B1 (en) Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system
US20180375782A1 (en) Data buffering
US7733878B2 (en) System and method for packet transmission from fragmented buffer
EP1358562B1 (en) Method and apparatus for controlling flow of data between data processing systems via a memory
US7076569B1 (en) Embedded channel adapter having transport layer configured for prioritizing selection of work descriptors based on respective virtual lane priorities
US6697878B1 (en) Computer having a remote procedure call mechanism or an object request broker mechanism, and data transfer method for the same
JP4214682B2 (ja) 計算機およびその入出力手段
JP2019153304A (ja) Ssdに対するfpgaベースのアクセラレーションモジュール及びシステムとその動作方法
JPH11134274A (ja) デバイス・ドライバ中の割込みオーバヘッドを低減させる機構
KR20050039859A (ko) 저장 및 포워드 스위치 장치, 시스템 및 방법
US7181541B1 (en) Host-fabric adapter having hardware assist architecture and method of connecting a host system to a channel-based switched fabric in a data network
KR100640515B1 (ko) 주변장치로부터 호스트 컴퓨터 시스템에 인터럽트를전달하기 위한 방법 및 장치
JPH0619785A (ja) 分散共有仮想メモリーとその構成方法
JPH09325947A (ja) コマンドおよびデータ情報を装置に原子的に転送する方法及び装置
US20120210086A1 (en) Data Communications Through A Host Fibre Channel Adapter
US20110184533A1 (en) Control network system, master apparatus, control data processing method, and control data processing program
EP1358563A1 (en) Method and apparatus for controlling flow of data between data processing systems via a memory
JP2008310832A (ja) 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法
JPS5883451A (ja) 通信回線走査装置
US6105080A (en) Host adapter DMA controller with automated host reply capability
US20060085573A1 (en) Multi-context selection with PCI express to support hardware partitioning
TW505863B (en) Software interface between a parallel bus and a packet network
US7266614B1 (en) Embedded channel adapter having link layer configured for concurrent retrieval of payload data during packet transmission
JP2989665B2 (ja) ステージングメモリを介してデータを転送する方法および装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent