TW502434B - Bottom electrode structure of capacitor and its manufacturing method - Google Patents

Bottom electrode structure of capacitor and its manufacturing method Download PDF

Info

Publication number
TW502434B
TW502434B TW088101685A TW88101685A TW502434B TW 502434 B TW502434 B TW 502434B TW 088101685 A TW088101685 A TW 088101685A TW 88101685 A TW88101685 A TW 88101685A TW 502434 B TW502434 B TW 502434B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
conductive layer
conductive
patent application
Prior art date
Application number
TW088101685A
Other languages
English (en)
Inventor
Shiang-Fan Li
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW088101685A priority Critical patent/TW502434B/zh
Priority to US09/299,721 priority patent/US6110776A/en
Application granted granted Critical
Publication of TW502434B publication Critical patent/TW502434B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

502434 A7 B7 4245twf.doc/008 五、發明説明(丨) 本發明是有關於一種動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)的製造方法,且特別是 (請先閲讀背面之注意事項再填寫本頁) 有關於一種電容器之下電極的製造方法。 經濟部中央標準局員工消費合作社印製 當電腦微處理器功能逐漸增強、軟體所進行的程式與 運算愈來愈龐大時,記憶體的容量需求也就愈來愈高。而 隨著動態隨機存取記憶體積集度的增加,目前所發展之記 憶胞係由一個轉移場效電晶體與一個儲存電容器所構成。 第1圖是動態隨機存取記憶體元件之記憶胞的電路示意 圖。其中,由半導體基底表面之電容陣列(Array of Capacitors)中所篩選出的電容器JC,可利用其充放電的特 性儲存資料。最常用的作法,是將二進位的單一位元資料 儲存在所有的電容器中,當未充電時其電容爲靈輯〇,而 充電後其電容則爲邏輯1。通常,在電容器Q的上電極(胞 電極)102與下電極(儲存電極)〗00間塡入介電質101,以 提供電極周所需的介電常數,並且將電容器C耦合至一位 元線(Bit Lhie)BL,藉由電容器P的充放電而達到讀寫的 目的。而電容器C其充放電之間的切換工作是透過轉移場 效電晶體(Transfer Field Effect Transistor,TFET)T 以執行 之。其方法是將位元線BL與轉移場效電晶體T的汲極相 連,電容器C與轉移場效電晶體Τ的源極相接,而字元線 (Word Line)WL的信號則餽入轉移場效電晶體Τ之閘極, 以決定電容器C是否與位元線BL相連接。 在傳統DRAM的製程中,主要是利用二度空間的電容 器來實現,亦即泛稱的平坦型電容器(Planar Type 3 本紙張尺度適用中國國家標準(CNs ) Μ規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印製 502434 五、發明説明(1
Capacitor)。由於平坦型電容器需佔用半導體基底相當大 的面積來儲存電荷,故並不適合應用於高度的積集化。高 度積集化的DRAM,需要利用三度空間的電容器來實現, 例如所謂的堆振型(813^^〇1 Type)或遘槽型(Trench Type)電 容器。 與平坦型電容器比較,堆疊型或溝槽型電容器可以在 記憶單元的尺寸進一步縮小的情況下,仍能獲得相當大的 電容量。雖然如此,當記憶體元件再進入更高度稹集化時’ 單純的三度空間電容器結構已不再適用。 隨著積集度不斷地增加,DRAM記憶胞的尺寸仍會繼 續縮小。如熟悉此技藝者所知,記憶胞尺寸的縮小’儲存 電容値亦將減少。而電容値的減少又將造成α射線入射所 引起的軟錯誤(Soft £^〇〇_會的增加。因此,此技藝者仍 不斷在找尋新的儲存電容器結構及其製造方法’藉以使得 在儲存電容所佔的平面縮小的情況下’仍能維持所需之電 容値。 緣此,本發明就是在提供一種電容器的製造方法,藉 以使得在儲存電容所佔的平面縮小的情況下,仍能維持所 需之電容値,並能增加製程的容忍度(Tolerance),以提昇 產品之良率,減少製造的成本。 根據上述及其他之目的,本發明提出一種電容器之下 電極的製造方法,包括提供一基底’其具有一_區,於 基底上依序形成一第一絕緣層、一終止層、和一第二絕緣 層。接著定義第二絕緣層、終止層、和第一絕緣層,以形 4 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) ---------考II (請先閲讀背面之注意事項再填寫本頁) 訂 ,·! 502434 4245twr,oe/0〇8 A7 B7 五、發明説明(θ ) 成一接觸遼_開口暴露出棊底之導電區,再於第二絕緣層上 形成一第一導電層,且塡滿接觸窗開口和導電區電性稱 .接。然後定義第一導電層,形成一平扳導電層,再以平板 導_電層爲罩幕,非等向性蝕刻第二絕緣層互表面距離終止 層有一第一厚度,之後等向性蝕刻第二絕緣層至„表面距離 終止層有=1 第二厚度。最後,於第二絕緣層與該第一導電 層表面上形成一第二導電層,再非等向性蝕刻第二導電 層,即在平ί反導電層下形成C狀I電層,以及等向性蝕刻 第二絕緣層。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: ’ 圖式之簡單說明: 第1圖是繪示動態隨機存取記憶體元件之記憶胞的電 路示意圖;以及 第2Α圖至第2F圖是繪示依照本發明一較佳實施例之 一種電容器下電極的製造流程剖面示意圖。 圖式之標記說明: 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) C :電容器 Τ:場效電晶體 BL :位元線 WL :字元線 1〇〇 :下電極 101 :介電質 5 本紙張尺度適用中國國家標準(CNS )八4規格(210父297公釐) 502434 A7 B7 4245t\vf.doc/008 五、發明説明(e ) 102 :上電極 200 ··基底 201 :導電區 202 :絕緣層 204 :終止層 206、206a、206b :絕緣層 207:接觸窗開口 208 :接觸窗(柱狀導電層) 210 :平板導電層 212 :導電層 214 : C狀導電層 216 :下電極 較佳實施例 請參照第2A圖至第2F圖,其繪示依照本發明一較佳 實施例的一種電容器下電極的製造流程剖面示意圖。. 請參照第2A圖,提供一基底200,此一基底2〇〇至少 具有一導電區201,比如是電晶體的源極/汲極區。在基底 上依序形成第一絕緣層202、薄終止層纠4、以及第二絕 緣層2〇6,其中,第一絕緣層202比如是由低壓化學氣相 沉積法(LPCVD)形成的氣化矽層,薄終止層204比如是以 LPCVD形成的氮化矽層,而第二絕緣層206比如也是以 相同方法形成的氧化矽層,所形成絕緣層206的厚度至少 需大於後續所形成導電層210厚度的二倍。接著,製作下 電極之接觸窗2〇8(柱狀導電層)與平板導電層210,係以微 6 (請先閲讀背面之注意事項再填寫本頁) •衣. 經濟部中央標準局員工消費合作社印製 尽紙張尺度通用T國國豕標準(CNS ) A4規格(210 X297公釐) 經濟部中央標準局員工消費合作社印製 502434 4245t\v t'.doc/〇〇8 _ D / ___ 五、發明説明(ς ) 影及蝕刻的方式在絕緣層206、終止層204、和絕緣層202 中形成接觸窗開口 207,暴露出基底200的導電區201 ’ 如源極/汲極,然後在絕緣層206上沉積一層導電層,且 塡滿接觸窗開口 207,形成接觸窗208與導電區201電性 耦接,之後再定義出平板導電層210的範圍。其中,接觸 窗208與平板導電層210比如是以多晶矽構成。 請參照第2B圖,以平板導電層210爲罩幕’非等向 性乾蝕刻第二絕緣層206,去除部分第二絕緣層206,形 成第二絕緣層206a,使得被蝕刻區域之表面距離終止層204 剩餘一厚度,比如此一厚度約爲原來絕緣層206厚度的四 分之三左右。 請參照第2C圖,等向性J1J虫刻第二絕緣層206a,再 去除部分的第二絕緣層2j6a,形成第二絕緣層206b,使 得平板導電層210下的絕緣層2〇_6a部分被蝕刻而向內縮, 且絕緣層2〇6a亦被蝕JU至剩餘一更薄的厚度,比如此一 厚度爲原來絕緣層206厚度的約四分之一左右,而蝕刻的 方法比如以氧化矽層爲絕緣層時,可使用氫氟酸溶液進行 i虫4。其中’決定絕緣層206a與絕緣層206b的剩餘厚度, 必需視絕緣層206的厚度與所欲形成下電極的面積等因素 有關’可依產品需要進行設計。 請參照第2D圖,在絕緣層206b與平板導電層21〇表 面上’形成一層導電層212,比如是多晶矽層。 請參照第2E圖,非#向性乾J虫刻導電層212直到絕 緣層2〇6b上的導電層212被去除,在平板導電層21〇下 7 本紙張尺度適用中)八4祕(21〇χ297公羡) ---~~— Γ----------I-----訂------ΛΧ (請先閱讀背面之注意事項再填寫本頁) 502434 4245tw i'.doc/0()8 B7 五、發明説明(乙) 餘留一個C狀導電層214,其側視剖面爲Cfc或是C狀的 鏡p相反形狀。 請參照第2F圖,等向性濕蝕刻第二絕緣層206b,將 剩餘的絕緣層206b完全去除,包括在平板導電層210下 的絕緣層206b。在此,由接觸窗208、平板導電層210與 C狀導電層214共同構成下電極216。 由上述本發明較佳實施例可知,應用本發明可增加下 電極的表面積,在儲存電容所佔的平面縮小的情況下,仍 能維持所需之電容値,以提昇產品之良率。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. fi; 年月日 修正曰期89/8/瑞先 r讀委員明示,本案修正後是否變更原實質 經濟部智慧財產局員工消費合作社印制衣 502434 A8 4245twfl.doc/002 〇8 第8810 1685號專利範圍修正本 D8 六、申請專利範圍 1· 一種電容器之下電極的製造方法,包括: 提供一基底,具有一導電區; 於該基底上依序形成一第一絕緣層、一終止層、和一 第二絕緣層; 定義該第二絕緣層、該終止層、和該第一絕緣層,以 形成一接觸窗開口暴露該基底之該導電區; 於該第二絕緣層上形成一圖案化之第一導電層,且該 第一導電層塡滿該接觸窗開口與該導電區電性耦接; 以該第一導電層爲罩幕,非等向性蝕刻該第二絕緣層 至表面距離該終止層有一第一厚度; 等向性蝕刻該第二絕緣層至表面距離該終止層有一第 二厚度; 於該第二絕緣層與該第一導電層表面上形成一第二導 電層; 非等向性蝕刻該第二導電層,至暴露出該第二絕緣層; 以及 等向性飩刻該第二絕緣層。 2. 如申請專利範圍第1項所述之方法,其中該第一絕 緣層包括氧化砂層。 3. 如申請專利範圍第1項所述之方法,其中該終止層 包括氮化砂層。 4. 如申請專利範圍第1項所述之方法,其中該第二絕 緣層包括氧化砂層。 5. 如申請專利範圍第1項所述之方法,其中該第一導 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅?事項再填寫本頁) I n n 1- 1 ϋ ϋ SHH1-,· —.1 1 I am— 1 - Imp 502434 4245twfl.doc/002 A8 B8 C8 D8 六、申請專利範圍 電層包括多晶矽層。 6. 如申請專利範圍第1項所述之方法,其中該第二導 電層包括多晶矽層。 7. 如申請專利範圍第1項所述之方法’其中非等向性 蝕刻包括乾蝕刻。 8. 如申請專利範圍第1項所述之方法’其中等向性蝕 刻包括濕蝕刻。 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -------訂-------------------- ------------- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088101685A 1999-02-04 1999-02-04 Bottom electrode structure of capacitor and its manufacturing method TW502434B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW088101685A TW502434B (en) 1999-02-04 1999-02-04 Bottom electrode structure of capacitor and its manufacturing method
US09/299,721 US6110776A (en) 1999-02-04 1999-04-26 Method for forming bottom electrode of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088101685A TW502434B (en) 1999-02-04 1999-02-04 Bottom electrode structure of capacitor and its manufacturing method

Publications (1)

Publication Number Publication Date
TW502434B true TW502434B (en) 2002-09-11

Family

ID=21639613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088101685A TW502434B (en) 1999-02-04 1999-02-04 Bottom electrode structure of capacitor and its manufacturing method

Country Status (2)

Country Link
US (1) US6110776A (zh)
TW (1) TW502434B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319630B2 (en) * 2012-09-27 2019-06-11 Stmicroelectronics, Inc. Encapsulated damascene interconnect structure for integrated circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor

Also Published As

Publication number Publication date
US6110776A (en) 2000-08-29

Similar Documents

Publication Publication Date Title
TW399322B (en) The process and the structure of DRAM of mushroom shaped capacitor
TW468276B (en) Self-aligned method for forming capacitor
TW380316B (en) Manufacturing method for fin-trench-structure capacitor of DRAM
TW388984B (en) Dynamic random access memory manufacturing
TW392282B (en) Manufacturing method for cylindrical capacitor
TW406417B (en) Manufacture of the cylinder-type capacitor of DRAM
TW502434B (en) Bottom electrode structure of capacitor and its manufacturing method
TW479328B (en) Method for manufacturing a self-aligned stacked storage node DRAM cell
TW399327B (en) The manufacturing method of DRAM capacitor
US5858835A (en) Method for fabricating a capactior in a DRAM cell
TW395021B (en) DRAM contacts' manufacturing methods
TW399325B (en) The manufacturing method of DRAM capacitor
TW407377B (en) Method for manufacturing crown shape capacitor
TW407372B (en) The manufacture method of cylindrical capacitor
TW395052B (en) Method of manufacturing the capacitor of dynamic random access memory (DRAM)
TW434886B (en) Manufacturing method of stacked capacitor
TW432698B (en) Method for fabricating capacitor of dynamic random access memory
TW383495B (en) Manufacturing method for DRAM capacitor
TW432697B (en) Method for fabricating capacitor of dynamic random access memory
TW412864B (en) DRAM capacitor manufacturing
TW395048B (en) Method of manufacturing the capacitor of dynamic random access memory
TW408423B (en) Manufacture method of crown shape capacitor
TW405259B (en) Manufacture method of the charge storage structure
TW396615B (en) Manufacturing method of double crown capacitor of memory cell region in dynamic random access memory
TW382809B (en) Method for producing integrated circuit device