TW498213B - Method and chipset for supporting interrupts of system management mode in multiple-CPU system - Google Patents
Method and chipset for supporting interrupts of system management mode in multiple-CPU system Download PDFInfo
- Publication number
- TW498213B TW498213B TW090109255A TW90109255A TW498213B TW 498213 B TW498213 B TW 498213B TW 090109255 A TW090109255 A TW 090109255A TW 90109255 A TW90109255 A TW 90109255A TW 498213 B TW498213 B TW 498213B
- Authority
- TW
- Taiwan
- Prior art keywords
- central processing
- processing unit
- chipset
- data
- system management
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Description
498213 7407twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(/ ) 本發明是有關於一種系統管理模式中斷的方法及晶 片組,且特別是有關於一種在支援多處理器系統中之系統 管理模式中斷的方法及晶片組。 系統管理模式(System Management Mode 簡稱 SMM) 是現今一般個人電腦系統所用之中央處理單元(Central Processing Unit 簡稱 CPU,例如:Pentium 處理器)的一 種特別功能,它提供了系統設計師一種藉由韌體,如基本 輸入輸出系統(Basic Input Output System,簡稱 BIOS), 去控制電腦的方法,且對於作業系統(Operation System, 簡稱OS)而言,其具有透通性(transparent),S丽有如下 特徵= 1. 具有系統管理中斷(System Management Interrupt 簡稱SMI)硬體介面,晶片組擁有SMI0UT#腳位,當晶片組 致能SMI0UT#後,中央處理單元將進入SMM模式去執行由 BIOS準備好的SMI處理程式。 2. 具有專用且安全的記憶體空間,稱之爲系統管理 隨機存取記憶體(System Management Random Access Memory簡稱SMRAM),其用以放置SMI處理程式碼和中央 處理單元狀態儲存區(state dump area),如此韌體程式 或BIOS處理程式將可在進入SMM模式時,獲得SMI中斷 發生時CPU暫存器,如EAX及EBX等,的參數內容。 3. 系統管理模式基底(System Management Mode Base 簡稱SMBase)位址,其具有預設位址,且可被重新設定, 在多個處理器(Multi processor簡稱MP)系統下,不同的 3 (請先閱讀背面之注意事項寫本頁) 瓣 r»裝 訂· -線」 本紙張尺度適用中國國家標準(CNS)Al規格(210 X 297公髮) 498213 A7 B7 74 07twf. doc/006 五、發明說明(2 ) CPU可有其特定的SMBase。 4·使用重返(Resume簡稱RSM)指令離開SMM,然後CPU 將接續執行當初SMI發生處之後的程式碼。 BIOS可以在SMM下執行許多系統管理中斷處理程式 (SMI handler routine),以支援0S所沒有或沒有完全支 援的功能,例如: 1. 支援USB裝置,如鍵盤、滑鼠等等。在0S DOS和 NT 4.0之下的這些0S並沒有USB驅動程式去驅動USB裝 置和控制器,所以晶片組需配合BIOS提供SMI硬體中斷 介面及處理程式去捕捉傳統鍵盤控制器(例如8042)的輸出 入璋(60h璋和64h璋)並模擬USB裝置及控制器功能, 如此在OS DOS和NT 4.0之下,即使沒有USB驅動程式也 可以使用USB裝置。 2. 支援進階電源管理(AdVance(1 Pqw„ Management 簡稱APM)裝置,BIOS提供OS之INT15及軟體去管理電源 以達到節約電源及省電模式運作。 經濟部智慧財產局員工消費合作社印製 3 ·支援主機板特殊的功能,許多主機板的設計者設 §十特殊的功能並利用SMI處理程式去完成它們的特殊硬 體動作。 輸出入培中斷捕捉(I〇 trap)是SMI的關鍵來源,我 們ππ吏用它去支援早期裝置’ 傳統鍵盤控制器有兩 組輸出入纟阜(10 por t) ’命令堤64h和嘗料堤6〇h。有些早 期應用程式(fe稱AP)或遊戲(在D〇s或Ντ 4 0之下)意圖 直接控制追些早期8042鍵盤和滑氧,彳日是這起早期ap或 4 本紙張尺度適用中國國家標準(CNS)A.】規格(210 X 297公釐) 498213 7407twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明(>) 遊戲不能使用任何的USB裝置,因爲USB控制器不同於早 期鍵盤控制器(8042),然而事實證明USB裝置愈來愈受歡 迎且被廣泛運用,幸運的,藉由SMI handler,晶片組能 捕捉命令埠64h和資料埠60h以產生SMIOUT#給CPU,如 此BIOS中的SMI handler*就能以程式控制USB鍵盤。因 此,透過10 Trap的機制,我們可在一些早期沒有USB驅 動程式的0S如DOS及NT4.0視窗作業系統下使用USB裝 置並能正常地執行該0S上發展的AP或遊戲。 這種SMI結構裝置可在單一 CPU系統中正常運作, 然而在多CPU(Multi Processor簡稱MP)作業系統(如NT4.0 視窗視窗作業系統)中運作時,就會發生不可挽回的錯誤。 舉例來說,在一個具有二個中央處理單元並在NT4.0 視窗作業系統之中使用USB鍵盤的系統之下,當SMI發生 時,首先,此二中央處理單元會將此時中央處理器內的所 有暫存器數値存放於各自的狀態儲存區內,並進入系統管 理模式,而在系統管理模式中,僅有一個中央處理單元(以 下皆稱之爲第一中央處理單元)會執行SMI處理程式,而 另一個中央處理單元(以下皆稱之爲第二中央處理單元)則 是處於迴圏的狀態,並等待第一中央處理器處理完SMI處 理程式後發出RSM指令使得此二中央處理器回復到SMI之 前的狀態並各自執行下一指令。 假設’在尙未進入SMI模式之前,第二中央處理單 元正在執行一個NT4.0視窗作業系統程式來存取傳統鍵盤 控制器輸出入掉(例如OUT 60h,AL或是OUT 64h,AL指 5 本紙張尺度適用中國國家標準(CNS)A‘l規格(210x297公f ) (請先閱讀背面之注意事項^、寫本頁) . 線· 498213 A7 B7 錁濟部智慧財產局員工消費合作社印製 7407twf·doc/006 五、發明說明(斗) 令),則南橋晶片在週邊零件連接介面匯流排會偵測此傳 統鍵盤控制器輸出入璋,並擷取命令資料,位址資料,以 及位元組致能資料於南橋晶片的暫存器組內。由於本系統 並未實際接有傳統鍵盤,所以南橋晶片組會致能一系統管 理中斷訊號(SMIOUT#),使第一中央處理單元與第二中央 處理單元同時進入系統管理模式,而假設此時SMI處理程 式是由第二中央處理單元來執行的,第二中央處理器就可 以根據南橋晶片暫存器組內的命令資料,位址資料,以及 擷取位元組致能資料,以及第二中央處理器狀態儲存區內 的輸出入資料(亦即AL暫存器的參數,其也可以是AX,或 者EAX暫存器的參數)來執行SMI處理程式,然而,實際 上SMI處理程式是由第一中央處理單元來執行的,第一中 央處理器完全沒辦法掌握輸出入資料(參數)到底是在第一 中央處理單元或者第二中央處理單元的狀態儲存區內,所 以在此狀況之下執行SMI處理程式,第一中央處理單元會 有錯誤的動作,進而導致不可預期的後果。 因此,在不知道是哪一顆CPU執行命令埠64h和資 料埠60h的存取情況之下,將晶片組產生的SMIOUT#給所 有的CPU,會使得所有的CPU都進入SMM。而由於第一顆CPU 會執行SMI處理程式,而其它CPU則會等待第一顆CPU, 但是由於第一顆CPU不知道輸出入資料(參數)到底是存到 那顆CPU的狀態儲存區,因此將會造成錯誤的動作。 有鑑於此’本發明提供支援多處理器系統中之系統 管理模式中斷的方法及晶片組,以解決多處理器在系統管 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) (請先閱讀背面之注意事項3寫本頁) 寫大 言
498213 7407twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(f) 理模式運作時,參數存取的問題’避免系統動作錯誤。 本發明之一種在支援多處理器系統中之系統管理模 式中斷的方法,該支援多處理器系統包括多個中央處理單 元、週邊零件連接介面匯流排及晶片組。而這些中央處理 單元包括第一中央處理單元及第二中央處理單元。本發明 之方法包括下列步驟:當這些中央處理單元之任一執行軟 體程式,在存取晶片組定義之特定輸出入璋時;此晶片組 在此週邊零件連接介面匯流排偵測此晶片組定義之特定輸 出入埠,並擷取捕捉資料儲存於此晶片組內;此晶片組致 能系統管理中斷訊號;第一中央處理單元與第二中央處理 單元依據此系統管理中斷訊號進入系統管理模式;第一中 央處理單元根據晶片組之捕捉資料來執行適當動作,而第 二中央處理單元則等待第一中央處理單元執行完上述適當 動作;當第一中央處理單元執行完適當動作後,通知第二 中央處理單元;第一中央處理單元及第二中央處理單元回 到進入此系統管理模式之前的狀態並各自執行下一指令。 本發明之實施例中的軟體程式係爲在NT4.0視窗作業系統 下執行之程式。 本發明之一種支援多處理器系統之晶片組,此支援 多處理器系統至少包括多個中央處理單元與週邊零件連接 介面匯流排。這些中央處理單元包括第一中央處理單元及 第二中央處理單元。本發明之晶片組包括:第一暫存器組, , 用於存放命令資料,位址資料以及位元組致能資料;以及 第二暫存器,用於存放輸出入資料(參數)。當這些中央處 請 先 閱 讀 背 意 f 訂 線 本纸張尺度適用中國國家標準(CNS)A‘丨規格(2】〇x 297公坌) 498213 74 07twf. doc/Ο06 五、發明說明(/) 理單元之任一執行軟體程式,存取晶片組定義之特定輸出 入埠時’此晶片組在此週邊零件連接介面匯流排偵測此晶 片組定義之特定輸出入埠,並擷取此命令資料、此位址資 料以及位元組致能資料,存放於此第一暫存器組內,擷取 輸出入資料(參數),存放於此第二暫存器內,然後此晶片 組致能系統管理中斷訊號,使第一中央處理單元與第二中 央處理單元同時進入系統管理模式,第一中央處理單元根 據第一暫存器組及第二暫存器內存放之命令資料、位址資 料、位元組致能資料及輸出入資料(參數),來執行適當動 作’而第二中央處理單元則等待第一中央處理單元執行完 該適當動作’當第一中央處理單元執行完此適當動作後, 通知第二中央處理單元,第一中央處理單元及第二中央處 理單元同時回到進入此系統管理模式之前的狀態並各自執 行下一指令。 本發明利用當系統存取晶片組定義之特定輸出入埠 時’在週邊零件連接介面匯流排上偵測此晶片組定義之特 定輸出入埠並擷取一捕捉資料存於晶片組內,使得在多處 理器系統之系統管理模式時,中央處理單元能從此晶片組 存取正確資料(參數)並執行適當動作,所以系統便能正常 運作。 爲讓本發明之上述和其他目的、特徵和優點,能更 加明顯易懂,下文特舉較佳實施例,並配合所附圖示,做 詳細說明如下: 圖示簡單說明: 8 本紙張尺度適用中國國家標準(CNS)A l規格(210 X 297公釐) (請先閱讀背面之注意事項¾填寫本頁) 裝 =口 經濟部智慧財產局員工消費合作社印製 498213 7407twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(?) 第1圖繪示的是本發明之一較佳實施例之在支援多 處理器系統中之系統管理模式中斷的方法流程圖;以及 第2圖繪示的是本發明之一較佳實施例之在支援多 處理器系統中之方塊示意圖。 重要元件標號: 102執行軟體程式,以存取晶片組定義之特定輸出 入埠 104晶片組在週邊零件連接介面匯流排偵測,並擷 取儲存一捕捉資料 106晶片組致能系統管理中斷訊號 108第一中央處理單元與第二中央處理單元進入系 統管理模式 110第一中央處理單元根據晶片組之捕捉資料來執 行適當動作,第二中央處理單元則等待第一中央處理單元 112第一中央處理單元執行完適當動作後執行重返 指令,並通知此第二中央處理單元執行重返指令 114此第一中央處理單元與此第二中央處理單元依 據此重返指令回到進入此系統管理模式之前的狀態並各自 執行下一指令 202第一中央處理單元 204第二中央處理單元 205中央處理單元匯流排 206本發明之晶片組 208週邊零件連接介面匯流排(簡稱PCI bus) (請先閱讀背面之注意事項¾填寫本頁) i rl裝 . 丨線, 本紙張尺度適用中國國家標準(CNS)AI規格(21〇χ 297公釐) 498213 74〇7twf. doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(ί) 210傳統鍵盤控制器輸出入埠 212北橋晶片 214南橋晶片 2141第一暫存器組 2142第二暫存器 較佳實施例: 請參照第1圖,其繪示的是本發明之在支援多處理 器系統中之系統管理模式中斷的方法。此支援多處理器系 統至少包括多個中央處理單元,例如二個Pentlum CPU、 週邊零件連接介面匯流排及本發明之晶片組,這些中央處 理單元至少包括第一中央處理單元及第二中央處理單元, 例如CPU1及CPU2。本發明之方法如下所述。 首先於步驟(102)中,當任一中央處理單元執行軟體 程式以存取晶片組定義之特定輸出入埠(依照本實施例, 此晶片組定義之特定輸出入埠係爲傳統鍵盤控制器輸出入 埠)時,例如,當二個Pentium CPU之其中一個Pentium CPU 執行一個NT4.0程式以存取鍵盤之命令璋64h和資料埠 60h。本發明將執行步驟(1〇4),亦即,本發明之晶片組在 週邊零件連接介面匯流排偵測此傳統鍵盤控制器輸出入 _ ’並擷取一捕捉資料(此捕捉資料包括:命令資料,位 址資料’位元組致能資料,以及輸出入資料(參數)儲存於 此晶片組內,例如,此晶片組在PCI bus上偵測傳統鍵盤 控制器之命令埠64h和資料璋60h,並擷取一捕捉資料儲 存於此晶片組內。 10 (請先閱讀背面之注意事項寫本頁) »!裝 訂: •線- 本紙張尺度適用中國國家標準(CNS)Al 規格(210 X 297公坌) 498213 74 07twf. doc/0 06 B7 五 經濟部智慧財產局員工消費合作社印製 發明說明(7) 然後於步驟(106)中,本發明之晶片組致能系統管理中 斷訊號,例如,SMIOUT#訊號。於是於步驟(1〇8)中,第一 中央處理單元與此第二中央處理單元依據此系統管理中斷 訊號進入系統管理模式,例如CPU1與cpu2依據SMI#進入 SMM。接下來,於步驟(11〇)中,此第一中央處理單元根據 此晶片組之此捕捉資料來執行適當動作(此適當動作可爲 SMI處理程式內的動作),此第二中央處理單元則等待此第 一中央處理單元執行完此適當動作,例如,CPU1依據此晶 片組之此捕捉資料來執行適當動作,而CPU2等待CPU1執 行完此適當動作。再來於步驟(112)中,此第一中央處理 單元執行完此適當動作後執行重返指令,並通知此第二中 央處理單元執行重返指令,例如,CPU1執行完適當動作後 執行RSM指令,並通知CPU2執行RSM指令。最後於步驟(114) 中’此第一中央處理單元與此第二中央處理單元依據重返 指命回到進入此系統管理模式之前的狀態並各自執行下一 指令,例如,CPU1與CPU2依據RSM指令回到進入S丽之 前狀態並名自執行下一指令。 請參照第2圖,其繪示的是本發明之較佳實施例之 在支援多處理器系統中之方塊示意圖,在此方塊示意圖中 至少包括:第一中央處理單元202、第二中央處理單元204、 本發明之晶片組206、週邊零件連接介面匯流排208及晶 片組定義之特定輸出入埠(依照本實施例,此晶片組定義 之特定輸出入埠係爲傳統鍵盤控制器輸出入埠210)。有關 本發明之晶片組還包括:北橋晶片212以及南橋晶片214, 11 本紙張尺度適用中國國家標準(CNS)Al規格(21〇x 297公f ) 498213 A7 B7 7407twf.doc/006 五、發明說明(Γ〇) 有關南橋晶片214還包括:第一暫存器組2141,用以存放 命令資料、位址資料、以及擷取位元組致能資料;而本發 明的第二暫存器2142,用以存放原先會儲存於狀態儲存區 內的輸出入資料(參數)。第一中央處理單元202及第二中 央處理單元204的中斷控制端SMI#皆耦接至南橋晶片214 的中斷控制端SMIOUT#,另外中央處理單元匯流排(Host Bus )205連接北橋晶片212,第一*中央處理單兀202及第 二中央處理單元204,而週邊零件連接介面匯流排208連 接南橋晶片214與北橋控制晶片212,此南橋晶片214稱 接至傳統鍵盤控制器輸出入埠210。 經濟部智慧財產局員工消費合作社印製 第一中央處理單元202及第二中央處理單元204,可 爲Pentium系列之CPU,當第一中央處理單元202執行一 NT4.0視窗作業系統程式以存取傳統鍵盤控制器輸出入埠 210時,則南橋晶片214在週邊零件連接介面匯流排208 偵測此傳統鍵盤控制器輸出入埠210,並擷取命令資料、 位址資料以及位元組致能資料,存放於第一暫存器組 2141,並擷取輸出入資料(參數),存放於第二暫存器2142。 由於本系統並未實際接有傳統鍵盤,故當晶片組206致能 一系統管理中斷訊號,使第一中央處理單元202與第二中 央處理單元204同時進入系統管理模式,此後第一中央處 理單元202根據第一暫存器組2141及第二暫存器2142內 存放之命令資料、位址資料、位元組致能資料及輸出入資 料(參數),來執行一適當動作,例如此軟體程式對鍵盤控 制器下一個重設指令,但USB控制器並不認得重設指令來 12 ^紙張尺度適用中國國家標準(CNS)/U規格(21(^ 297公堃_)~一 — 498213 經濟部智慧財產局員工消費合作社印制衣 7407twf.doc/006 ____B7_____五、發明說明(/丨) 重設USB鍵盤。此時,晶片組發現傳統鍵盤控制器輸出入 埠被存取(60h/64h)而使第一、第二中央處理單元202、204 同時進入系統管理模式。此時,由第一中央處理單元202 根據捕捉資料執行SMI處理程式,第二中央處理單元204 則必須等待第一中央處理單兀202執彳了完此適當動作。當 第一中央處理單元202執行完此適當動作後執行重返指 令,並通知第二中央處理單元204執行重返指令,第一中 央處理單元202與第二中央處理單元204依據重返指命回 到進入此系統管理模式之前的狀態並各自執行下一指令。 如此NT4.0視窗作業系統程式便可控制USB鍵盤。 當第二中央處理單元204執行一 NT4.0視窗作業系 統程式以存取傳統鍵盤控制器輸出入埠210時,則南橋晶 片214在週邊零件連接介面匯流排208偵測此傳統鍵盤控 制器輸出入埠210,並擷取命令資料位址資料及位元組致 能資料,存放於第一暫存器組2141,並擷取輸出入資料, 存放於第二暫存器2142,然後晶片組206致能一系統管理 中斷訊號(SMIOUT#),使第一中央處理單元202與第二中 央處理單元204進入一系統管理模式,第一中央處理單元 202根據第一暫存器組2141及第二暫存器2142內存放之 命令資料、位址資料、位元組致能資料及輸出入資料(參 數),來執行一適當動作,例如此軟體程式對鍵盤控制器 下一個重設指令,但USB控制器並不認得重設指令來重設 USB鍵盤。此時,晶片組發現傳統鍵盤控制器輸出入埠被 存取(60h/64h)而使第一、第二中央處理單元202、204同 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項_寫本頁) 裝 訂·· 線· 498213 7407twf. doc/006 A7 B7 濟 部 智 慧 vl才 產 局 員 工 消 費 合 作 Ϊ 五、發明說明(/1) 時進入系統管理模式。此時,由第一中央處理單元202根 據捕捉資料執行SMI處理程式,第二中央處理單元2〇4則 必須等待第一中央處理單元202執行完此適當動作。當第 一中央處理單元202執行完此適當動作後執行重返指令, 並通知第二中央處理單元204執行重返指令,第一中央處 理單元202與第二中央處理單元204依據重返指命回到進 入此系統管理模式之前的狀態並各自執行下一指令。如此 ΝΤ4·0視窗作業系統程式便可控制USB鍵盤。所以不管是 第一中央處理單元或第二中央處理單元執行一 NT4.0視窗 作業系統程式以存取傳統鍵盤控制器輸出入埠210時,系 統都可以得到正確的參數,使NT4.0視窗作業系統程式可 控制USB鍵盤。 如熟悉此技藝者知曉:本發明的中央處理單元更可 以適用於二個中央處理器以上的系統本發明並不限定於僅 有二個中央處理單元,再者,第一暫存器組2141及第二 暫存器2142也可放置於具有SMI0UT#腳位的整合南北橋的 晶片中;並且,此晶片組定義之特定輸出入埠也可以直接 整合於南橋晶片組內;而週邊零件連接介面匯流排208也 不一定位於北橋晶片212與南橋晶片214之間’也可直接 單獨耦接至南橋晶片214。以上並不影響本發明之特徵。 綜上所述,本發明具有如下的優點: 1 ·系統在多處理器系統中之處理系統管理模式中斷 時,中央處理單元能夠從晶片組正確取得正確爹數’避免 系統動作錯誤; 14 -----------β裝—— (請先閱讀背面之注意事項寫本頁) . --線- 本紙張尺度適用中國國家標準(CNS)Al規格(210 X 297公t ) 498213 A7 74 07twf. doc/0 06 _B7___ 五、發明說明(G) 2.可以藉由晶片組上所擷取的資料加以比較可以知 道是由那一顆中央處理單元所存取晶片組定義之特定輸出 入埠而產生系統中斷;以及 3 .增加系統穩定度。 雖然本發明已以較佳實施例揭露於上,然其並非用 以限定本發明,任何熟習此技藝者,再不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) »!裝 再填寫太 線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A‘l規格(210 X 297公釐)
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 498213 7407twf.d〇c/006__ 六、申請專利範圍 1 · 一種支援多處理器系統中之系統管理模式中斷的 方法,該支援多處理器系統包括複數個中央處理單元、一 週邊零件連接介面匯流排及一晶片組,該些中央處理單元 包括一第一中央處理單元及一第二中央處理單元,該方法 包括下列步驟: 當該些中央處理單元之任一執行一軟體程式以存取 一晶片組定義之特定輸出入璋時; 該晶片組在該週邊零件連接介面匯流排偵測該晶片 組定義之特定輸出入埠,並擷取一捕捉資料儲存於該晶片 組內; 該晶片組致能一系統管理中斷訊號; 該第一中央處理單元與該第二中央處理單元依據此 系統管理中斷訊號進入一系統管理模式; 該第一中央處理單元根據該晶片組之該捕捉資料來 執行一適當動作;以及 該第一中央處理單元回到進入該系統管理模式之前 的狀態並執行下一指令。 2.如申請專利範圍第1項所述之支援多處理器系統 中系統管理模式中斷的方法,更包括下列步驟: 該第二中央處理單元則等待該第一中央處理單元執 行完該適當動作; 當該第一中央處理單元執行完該適當動作後,通知 該第二中央處理單元;以及 該第二中央處理單元回到進入該系統管理模式之前 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ·Λ --------------裝--- (請先閱讀背面之注意事寫本頁) 訂· 線· 498213 7407twf.d〇c/006 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 狀態並執行下一指令。 3. 如申請專利範圍第1項所述之支援多處理器系統 中系統管理模式中斷的方法,其中該捕捉資料包括:一命 令資料、一位址資料、一位元組致能資料及一輸出入資料。 4. 如申請專利範圍第3項所述之支援多處理器系統 中系統管理模式中斷的方法,其中該捕捉資料係存在該晶 片組內之複數個暫存器組內。 5. 如申請專利範圍第4項所述之支援多處理器系統 中系統管理模式中斷的方法,其中該些暫存器組至少包 括: 一第一暫存器組,用於存放該命令資料、該位址資 料及該位元組致能資料;以及 一第二暫存器,用於存放該輸出入資料。 6. 如申請專利範圍第1項所述之在支援多處理器系 統中系統管理模式中斷的方法,其中該軟體程式係爲在一 NT4.0視窗作業系統下執行之程式。 7. 如申請專利範圍第1項所述之支援多處理器系統 中系統管理模式中斷的方法,其中該適當動作係爲一系統 管理模式處理程式之動作。 8. 如,申請專利範圍第1項所述之支援多處理器系統 中系統管理模式中斷的方法,其中該輸出入資料係爲一 AL 暫存器內之一參數。 9. 如申請專利範圍第1項所述之支援多處理器系統 中系統管理模式中斷的方法,其中該輸出入資料係爲一 AX 17 (請先閱讀背面之注意事 寫本頁) 纛 -裝 •線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 498213 7407twf.doc/006 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印制衣 六、申請專利範圍 暫存器內之一參數。 1〇·如申請專利範圍第1項所述之支援多處理器系統 中系統管理模式中斷的方法,其中該輸出入資料係爲一 EAX 暫存器內之一參數。 11·一種支援多處理器系統之晶片組,該支援多處理 器系統包括複數個中央處理單元以及一週邊零件連接介面 匯流排,該些中央處理單元包括一第一中央處理單元及一 第二中央處理單元,該晶片組包括: 一第一暫存器組,用於存放一命令資料、一位址資 料及一位元組致能資料;以及 一第二暫存器,用於存放一輸出入資料; 其中,當該些中央處理單元執行一軟體程式以存取 一晶片組定義之特定輸出入璋時,該晶片組在該週邊零件 連接介面匯流排偵測此晶片組定義之特定輸出入埠,並擷 取該命令資料、該位址資料與該位元組致能資料,存放於 該第一暫存器組,擷取該輸出入資料,存放於該第二暫存; 器,並致能一系統管理中斷訊號,使該第一中央處理_元; 與該第二中央處理單元同時進入一系統管理模式,該第„ 中央處理單元根據該第一暫存器組及該第二暫存器內存:放 之該命令資料、該位址資料、該位元組致能資料及該輸出 入資料資料,來執行一適當動作,當執行完該適當動作後 該第一中央單元回到進入該系統管理模式之前的狀態 並執行下一 12·如申斷範圍第11項所述之支援多處理器系 '二公 18 (請先閱讀背面之注意事 裝—— 寫本頁) --線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 498213 A8 B8 7407twf.d〇c/006_g|_ 六、申請專利範圍 統之晶片組,其中該第二中央處理單元必須等待該第一中 央處理單元執行完該適當動作後,通知該第二中央處理單 元,該第二中央處理單元才回到進入該系統管理模式之前 的狀態並執行下一指令。 13. 如申請專利範圍第11項所述之支援多處理器系 統之晶片組,其中該軟體程式係爲在一 NT4.0視窗作業系 統下執行之程式。 14. 如申請專利範圍第11項所述之支援多處理器系 統之晶片組,其中該適當動作係爲一系統管理模式處理程 式之動作。 15. 如申請專利範圍第11項所述之支援多處理器系 統之晶片組,其中該輸出入資料係爲一 AL暫存器內之一 參數。 16. 如申請專利範圍第11項所述之支援多處理器系 統之晶片組,其中該輸出入資料係爲一 AX暫存器內之一 參數。 17. 如申請專利範圍第11項所述之支援多處理器系 統之晶片組,其中該輸出入資料係爲一 EAX暫存器內之一 參數。 19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事 * •裝--- 寫本頁: •線- 經濟部智慧財產局員工消費合作社印製
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090109255A TW498213B (en) | 2001-04-18 | 2001-04-18 | Method and chipset for supporting interrupts of system management mode in multiple-CPU system |
US09/878,882 US6711642B2 (en) | 2001-04-18 | 2001-06-11 | Method and chipset for system management mode interrupt of multi-processor supporting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090109255A TW498213B (en) | 2001-04-18 | 2001-04-18 | Method and chipset for supporting interrupts of system management mode in multiple-CPU system |
Publications (1)
Publication Number | Publication Date |
---|---|
TW498213B true TW498213B (en) | 2002-08-11 |
Family
ID=21677993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090109255A TW498213B (en) | 2001-04-18 | 2001-04-18 | Method and chipset for supporting interrupts of system management mode in multiple-CPU system |
Country Status (2)
Country | Link |
---|---|
US (1) | US6711642B2 (zh) |
TW (1) | TW498213B (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6907521B2 (en) * | 2001-09-28 | 2005-06-14 | Intel Corporation | Enabling video BIOS and display drivers to leverage system BIOS platform abstract |
TWI240524B (en) * | 2002-03-26 | 2005-09-21 | Via Tech Inc | Method and related apparatus for wireless local area network signal transmission |
US7698689B2 (en) * | 2002-08-13 | 2010-04-13 | Phoenix Technologies Ltd. | Method for meeting SMI duration limits by time slicing SMI handlers |
TW200401188A (en) * | 2003-09-16 | 2004-01-16 | Via Tech Inc | Debug device and method thereof |
US7493435B2 (en) * | 2003-10-06 | 2009-02-17 | Intel Corporation | Optimization of SMI handling and initialization |
CN100342348C (zh) * | 2003-10-08 | 2007-10-10 | 威盛电子股份有限公司 | 一种除错装置及其方法 |
US7197433B2 (en) * | 2004-04-09 | 2007-03-27 | Hewlett-Packard Development Company, L.P. | Workload placement among data centers based on thermal efficiency |
US7426657B2 (en) * | 2004-07-09 | 2008-09-16 | International Business Machines Corporation | System and method for predictive processor failure recovery |
US7200701B2 (en) * | 2004-08-26 | 2007-04-03 | Dell Products L.P. | System and method for processing system management interrupts in a multiple processor system |
US7222200B2 (en) * | 2004-10-14 | 2007-05-22 | Dell Products L.P. | Method for synchronizing processors in SMI following a memory hot plug event |
US20060277444A1 (en) * | 2005-06-03 | 2006-12-07 | Nicholas Holian | Recordation of error information |
US20060282589A1 (en) * | 2005-06-08 | 2006-12-14 | Dell Products L.P. | System and method of processing system management interrupts (SMI) in a multi-processor environment |
US7433985B2 (en) * | 2005-12-28 | 2008-10-07 | Intel Corporation | Conditional and vectored system management interrupts |
US7454547B1 (en) * | 2006-05-16 | 2008-11-18 | American Megatrends, Inc. | Data exchange between a runtime environment and a computer firmware in a multi-processor computing system |
US9176803B2 (en) * | 2006-08-14 | 2015-11-03 | International Business Machines Corporation | Collecting data from a system in response to an event based on an identification in a file of the data to collect |
KR20080027006A (ko) * | 2006-09-22 | 2008-03-26 | 삼성전자주식회사 | 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법 |
US7721034B2 (en) * | 2006-09-29 | 2010-05-18 | Dell Products L.P. | System and method for managing system management interrupts in a multiprocessor computer system |
US20080082710A1 (en) * | 2006-09-29 | 2008-04-03 | Dell Products L.P. | System and method for managing system management interrupts in a multiprocessor computer system |
US8423832B2 (en) * | 2006-11-07 | 2013-04-16 | Hewlett-Packard Development Company, L.P. | System and method for preventing processor errors |
TWI335509B (en) * | 2007-03-07 | 2011-01-01 | Via Tech Inc | A method for accessing memory data |
US7783822B2 (en) * | 2007-07-25 | 2010-08-24 | Hewlett-Packard Development Company, L.P. | Systems and methods for improving performance of a routable fabric |
US20090037932A1 (en) * | 2007-08-01 | 2009-02-05 | Clark Michael T | Mechanism for broadcasting system management interrupts to other processors in a computer system |
US7802042B2 (en) * | 2007-12-28 | 2010-09-21 | Intel Corporation | Method and system for handling a management interrupt event in a multi-processor computing device |
US20090172232A1 (en) * | 2007-12-28 | 2009-07-02 | Zimmer Vincent J | Method and system for handling a management interrupt event |
US7913018B2 (en) * | 2007-12-28 | 2011-03-22 | Intel Corporation | Methods and apparatus for halting cores in response to system management interrupts |
US7725637B2 (en) * | 2007-12-31 | 2010-05-25 | Intel Corporation | Methods and apparatus for generating system management interrupts |
KR101717494B1 (ko) * | 2010-10-08 | 2017-03-28 | 삼성전자주식회사 | 인터럽트 처리 장치 및 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5796984A (en) * | 1996-01-26 | 1998-08-18 | Dell Usa, L.P. | Operating system independent apparatus and method for eliminating peripheral device functions |
US6209083B1 (en) * | 1996-02-28 | 2001-03-27 | Via-Cyrix, Inc. | Processor having selectable exception handling modes |
US5729760A (en) * | 1996-06-21 | 1998-03-17 | Intel Corporation | System for providing first type access to register if processor in first mode and second type access to register if processor not in first mode |
US6571206B1 (en) * | 1998-01-15 | 2003-05-27 | Phoenix Technologies Ltd. | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment |
US6272618B1 (en) * | 1999-03-25 | 2001-08-07 | Dell Usa, L.P. | System and method for handling interrupts in a multi-processor computer |
US6282601B1 (en) * | 1999-03-31 | 2001-08-28 | International Business Machines Corporation | Multiprocessor data processing system and method of interrupt handling that facilitate identification of a processor requesting a system management interrupt |
TW455806B (en) * | 1999-12-03 | 2001-09-21 | Inventec Corp | Method for supporting USB input devices through BIOS |
US6636962B1 (en) * | 1999-12-10 | 2003-10-21 | Intel Corporation | Self-initializing chipset |
US20020099893A1 (en) * | 2001-01-24 | 2002-07-25 | Nguyen Tuyet-Huong Thi | System and method for the handling of system management interrupts in a multiprocessor computer system |
US6968410B2 (en) * | 2001-02-28 | 2005-11-22 | Intel Corporation | Multi-threaded processing of system management interrupts |
-
2001
- 2001-04-18 TW TW090109255A patent/TW498213B/zh not_active IP Right Cessation
- 2001-06-11 US US09/878,882 patent/US6711642B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020156958A1 (en) | 2002-10-24 |
US6711642B2 (en) | 2004-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW498213B (en) | Method and chipset for supporting interrupts of system management mode in multiple-CPU system | |
TW396305B (en) | Method and apparatus for power management of Distributed Direct Memory Access (DDMA) devices | |
TW393599B (en) | Method and apparatus for controlling access to a register mapped an I/O address space of a computer system | |
CN102067083B (zh) | 对虚拟化环境中的中断结束消息的懒惰处理 | |
US6282601B1 (en) | Multiprocessor data processing system and method of interrupt handling that facilitate identification of a processor requesting a system management interrupt | |
US5878237A (en) | Apparatus, method and system for a comuter CPU and memory to PCI bridge having a pluarlity of physical PCI buses | |
US7500040B2 (en) | Method for synchronizing processors following a memory hot plug event | |
TWI228221B (en) | Method, apparatus and system for resolving address space conflicts between a virtual machine monitor and a guest operating system, and computer readable medium that provides instructions | |
US6223299B1 (en) | Enhanced error handling for I/O load/store operations to a PCI device via bad parity or zero byte enables | |
JP2660662B2 (ja) | コンピュータシステムを二重プロセッサシステムとして利用する装置及びその方法 | |
US6446153B2 (en) | Shared embedded microcontroller interface | |
TW515959B (en) | Method for memory data access by system management interrupt and computer system thereof | |
WO2006012196A2 (en) | An apparatus and method for high performance volatile disk drive memory access using an integrated dma engine | |
JP5703378B2 (ja) | アラインメント制御 | |
JPH07311716A (ja) | コンピュータシステム、コンピュータシステムに周辺装置をインタフェースさせるための並列ポート回路、およびその動作方法 | |
WO2020177577A1 (zh) | 一种控制器加载多核固件的方法、装置及计算机设备 | |
EP0437550B1 (en) | Information processing system emulation apparatus and method | |
TW200525365A (en) | Optimization of SMI handling and initialization | |
JPH09146777A (ja) | 仮想サブシステムアーキテクチャ | |
EP0775959A2 (en) | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses | |
US6584573B1 (en) | Placing a computer system into a sleeping state | |
US6907521B2 (en) | Enabling video BIOS and display drivers to leverage system BIOS platform abstract | |
TW380226B (en) | Using intelligent bridges with pico-code to improve interrupt response | |
CN100361104C (zh) | 中断共享机制下的自定中断信号响应处理方法及系统 | |
US20060047879A1 (en) | Use of card presence to determine maximum bus speed |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |