483058 3516twf.DOC/005 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（I ) 本發明是有關於一種半導體元件的製造方法，且特別 是有關於一種自動對準矽化物（Self-Aligned Silicid， Salicide)製程的方法。 隨著半導體元件積集度的增高，半導體元件之線寬與 圖案亦逐漸減小。然而’線寬的減小，將造成金氧半導體 (Metal Oxide Semiconductor)元件之複晶矽閘電極與半 導體元件中之導線（Wiring Line).阻値增高’而複晶矽的 電阻會影響信號，並會在相關的電路中產生較長的RC時 間常數，因此對於較小的線寬而言’即使經過高度摻雜的 複晶矽仍然具有電阻，而此電阻足以降低金氧半導體元件 的效能，爲了調降汲極（Drain)與源極（Source)的片電 阻（Sheet Resistance)，並確保金屬與金氧半導體間之淺 接面（Shallow Junction)的完整，已將自f了對準金屬砂化 物（Self-aligned Silicide)製程廣泛地的應用到VLSI和 ULSI的電路中。而目前解決此一問題的傳統方法，是在含 矽的元件上覆蓋一層或多層厚度與其相當的金屬，經熱製 程後，覆蓋的金屬於含矽的元件上與矽形成金屬矽化物或 直接在含矽的元件上覆蓋金屬矽化物。由於金屬矽化物的 導電性較佳，因此，整個以含砂的兀件與金屬砂化物所組· 成的導電層，將可以執行閘極與導線的電性操作。 在典型的方法中，是以一種稱爲自動對準金屬矽化物 的製程，使金屬矽化物形成於複晶矽或矽的表面上’以降 低半導體元件之阻値。請參照第1A圖至第1F圖，其所 繪示的爲習知一以傳統自動對準矽化物的製造方法的流 3 (請先閲讀背面之注意事項再填寫本頁) 、τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 483058 35 16twf.DOC/005 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（y) 程圖。 首先，請參照第1A圖，首先提供一半導體基底10， 其上已形成有η型金氧半導體(NMOS)之η型源極/汲極區 U與Ρ型金氧半導體(PMOS)之ρ型源極/汲極區12，場 氧化層13，η型之複晶矽導線14，ρ型之複晶矽導線14’， 其上覆蓋一層氧化層15,此氧化層15中已形成有開口 1、 2、3及4，分別暴露出η型源極/汲極區11、ρ型源極/汲 極區12、η型之複晶矽導線14及ρ型之複晶矽導線14’， 如第1Α圖所示。 請參照第1Β圖，利用磁控DC濺鍍（DC Magnetron Sputtering)的方式，形成一金屬層16,以往鈦爲常用金 屬，但近年來偏向導電性更佳之鉑或鈀。 請參照第1C圖，利用快速加熱製程（rapid thermal processing，簡稱RTP)的方式，讓所沈積的金屬層16(比如 鉑）與η型源極/汲極區11、ρ型源極/汲極區12、η型之導 線14及ρ型之導線14’表面的矽反應，而在界面處形成一 金屬矽化物層17(比如矽化鉑）。 請參照第1D圖’利用熱氧化法(thermal oxidation)在金 屬矽化物層17上生成二氧化矽層18，以避免在後續的蝕 刻製程中破壞金屬矽化物層Π。 然後，請參照第1E圖，將未參與反應或反應後所剩餘 的金屬層16，以濕蝕刻的方式加以去除。 接著，請參照第1 F圖’利用濕蝕刻方式將二氧化砂層 18自金屬矽化物層17上剝除。 4 (請先閲讀背面之注意事項再填寫本頁)
-5H
本紙張尺度適用中國國家標準（CNS )八4規格（公釐） 經濟部中央標準局員工消費合作社印製 483058 3516twf.DOC/005 n' ____ B7_ 五、發明説明（）） 因目前隨著半導體元件積集度的增高，半導體元件之 線寬與圖案亦逐漸減小，爲了避免源極/汲極區之雜質因回 火等步驟再繼續的往外擴散，進而影響金氧半導體的有效 通道長度（effective channel length，Leff)及接面深度 (junction depth)所造成不預期的電路導通現象發生，其接 面的深度也走向僅700A的趨勢，且若想在淺接面之界面 上形成一良好的歐姆效應，其阻障層即金屬矽化物層 (barrier layer)約須1000 A，此時便須消耗500A半導體基 底的矽方可達成所需，如此習知一則有穿透接面造成漏電 流現象發生之虞慮。 爲考慮改進上述的缺點，習知提出另外一種半導體製 程的方法。目靑參照弟2 A圖至弟2C圖，其所繪示的爲習 知一半導體製造方法的流程示意圖。首先，提供半導體基 底20，其上已形成有η型金氧半導體之^型源極/汲極區 21 (或ρ型金氧半導體之ρ型源極/汲極區21)，場氧化層 22，η型之複晶矽導線23(或ρ型之複晶矽導線23)，其上 覆蓋一層氧化層24,此氧化層24中已形成有開口 5及6， 分別暴露出η型源極/汲極區21 (或ρ型源極/汲極區21)及 η型之複晶矽導線23(或ρ型之複晶矽導線23)。在此僅以 η型源極/汲極區，η型之複晶砂導線爲例，而以ρ型源極/ 汲極區及ρ型之複晶砂導線爲例的方法可依此類推。 然後，請參照第2Β圖，利用化學氣相沈積(CVD)的方 法沈積一 η型之複晶矽層25與所有的基底結構共形，如 第2Β圖所示。 5 ^纸張尺度適财 CNS ) ( 2丨0X 297公^--- — * - (請先閱讀背面之注意事項再填寫本頁)
-1T 483058 3516twf.DOC/005 A7 ___B7_______ 五、發明説明（4 ) 接著，請參照第2C圖，在摻雜之n型複晶矽25上， 沈積一金屬層26，之後定義金屬層26及η型複晶矽25， 以形成開口 27，使其彼此不會導通，而後續的半導體製程 爲熟習此技藝者所熟知，故此處不再贅述。 此種自動對準矽化物製程的方法雖然可改善穿透接面 所造成之漏電流現象的發生。然而，這種方法亦有其缺 點，例如在η型源極/汲極區上是沈積一層η型複晶矽’僅 應用於NMOS，但若是在ρ型源極/汲極區上則是沈積一層 Ρ型複晶矽，僅應用於PMOS，故此法不適用於互補式金 氧半導體（complemetary metal_oxide semiconductor’ CMOS) 結構。 有鑑於此，本發明的主要目的，就是在提供一種自動 對準矽化物製程的方法，改進習知自動對準矽化物製程方 法中會產生穿透接面所造成漏電流現象及不適用於CMOS 結構的缺點，以便更有利於元件尺寸的減小或元件間距離 的縮短及具有較佳的電性操作。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 爲達成上述之目的，本發明提供一種自動對準砂化物 之製造方法，首先提供一半導體基底，其上已形成有第一 導電型之源極/汲極區，比如爲η型金氧半導體之η型源極 /汲極區與第二導電型之源極/汲極區，比如爲ρ型金氧半 導體之ρ型源極/汲極區，場氧化層，第一導電型之η型複 晶矽及第二導電型之ρ型複晶矽之導線，其上方覆蓋一層 氧化層，其中分別形成暴露出η型源極/汲極區、ρ型源極 /汲極區、η型之複晶砂導線及ρ型之複晶砂導線之開口。 6 本]氏張尺度適财_^^準（CNS)⑽桃（21GX297公羡) 經濟部中央標準局員工消費合作社印製 483058 3516twf.DOC/005 A7 _B7 五、發明説明（r) 接著，選擇性的沈積非摻雜的複晶矽，再利用光阻做爲罩 幕，依序做選擇性的植入不同導電型之摻質。接著沈積一 金屬層，以快速加熱製程的方式，讓所沈積的金屬層與摻 雜之複晶矽層中的矽反應，並與源極/汲極區表面之矽基底 反應，而形成一金屬矽化物層。然後，以熱氧化法於金屬 矽化物上形成一保護層，接著，將未參與反應或反應後所 剩餘的金屬層以濕蝕刻的方式加以去除，再利用濕蝕刻方 式將保護層自金屬矽化物層上剝除。 爲達成本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉一較佳實例，並配合所附圖示，做詳 細說明如下： 圖示之簡單說明： 第1A圖至第1F圖係顯示習知一種自動對準矽化物製 造方法剖面示意圖； 第2A圖至第2C圖係繪示習知一種自動對準矽化物製 造方法剖面示意圖；以及 第3A圖至第31圖，其所繪示的是根據本發明之一較 佳實施例，一種自動對準矽化物製造方法剖面示意圖。 其中，各圖示之標號所代表的元件結構如下： 10，20，30 :半導體基底 11，21，31 :第一導電型之源極/汲極區 12，32 :第二導電型之源極/汲極區 13，22，33 :場氧化層 14，23，34 :第一導電型之複晶矽導線 7 本紙張尺度適用中國國家標準（CNS ) Μ麟（210X 297公釐) ' (請先閲讀背面之注意事項再填寫本頁) ··裝· -訂 483058 經濟部中央標準局員工消費合作社印裝 35 16twf.DOC/005 A7 B7 五、發明説明（A ) 14’，34’ ：第二導電型之複晶矽導線 15，24，35 :氧化層 16，26，38 :金屬層 17，39 :金屬矽化物層 18，40 :保護層 25 :第一導電型之複晶矽（或第二導電型之複晶矽） 1 ， 2 ， 3 ， 4 ， 5 ， 6 ， 27 ， 41 ， 42 ， 43 ， 44 :開□ 36 :非摻雜的複晶矽層 36a:經摻雜的第一導電型複晶矽 36b :經摻雜的第二導電型複晶矽 37，100 :光阻層 實施例 本發明提出一種自動對準矽化物製造之改進方法，藉 著選擇性的沈積非摻雜之複晶矽及依序植入不同導電型 的摻質，再沈積一金屬層，經快速加熱製程使金屬與複晶 矽之矽反應形成一金屬矽化物。 請參照第3A圖到第31圖，其所繪示的是根據本發明 之一較佳實施例，一種自動對準矽化物之製造方法步驟剖 面示意圖。首先，提供一半導體基底30，其上已形成有第 一導電型之源極/汲極區31，比如爲η型金氧半導體之η 型源極/汲極區31、與第二導電型之源極/汲極區32，比如 爲Ρ型金氧半導體之Ρ型源極/汲極區32、場氧化層33、 第一導電型之複晶矽導線34，比如爲η型之複晶矽導線 34、第二導電型之複晶矽導線34’，比如爲ρ型之複晶矽 8 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 線 483058 經濟部中央標準局員工消費合作社印製 3516twf.DOC/005 A7 B7 五、發明説明（7 ) 導線34’，其上覆蓋一層氧化層35，此氧化層35中已形成 有開口 41、42、43及44,分別暴露出η型源極/汲極區31、 Ρ型源極/汲極區32、η型之複晶矽導線34及ρ型之複晶 矽導線34’，如第3Α圖所示。 請參照第3Β圖，進行選擇性非摻雜複晶矽層36的沈 積，其方法比如：可藉調整非摻雜之複晶矽沈積於半導體 基底30(比如矽基底）的速率Vi，非摻雜之複晶矽沈積於氧 化層35的速率V2及蝕刻非摻雜之複晶矽的速率V3等三 項之速率，使其爲Vi > V3 > V2即可，而此時的溫度須控 制在約60(TC以下，利用邊沈積邊蝕刻來進行此步驟，以 完成於開口 41，42，43及44的底部形成非摻雜之複晶矽 層36 〇 請參照第3C圖，比如摻雜ρ型離子於部份非摻雜複晶 矽層36中，可先將η型金氧半導體及η型複晶矽導線34 的部份用光阻37覆蓋住，選擇性的植入Ρ型摻質於未覆 蓋光阻37的非摻雜複晶矽層36部份，在低能量高劑量的 條件下，使之形成一導電性良好的Ρ型複晶矽層36a，隨 後再將光阻剝除。 請參照第3D圖，比如摻雜η型離子於部份非摻雜複晶 矽層36中（此步驟亦可先摻雜ρ型離子，再摻雜η型離 子），可先將ρ型金氧半導體及Ρ型複晶矽導線34’的部份 用光阻100覆蓋住，選擇性的植入η型摻質於未覆蓋光阻 100的非摻雜複晶矽層36部份，在低能量高劑量的條件 下，使之形成一導電性良好的η型複晶矽36b，隨後再將 9 (請先閱讀背面之注意事項再填寫本頁) -秦· -ST» 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） 經濟部中央標準局員工消費合作社印製 483058 3516twf.DOC/0 A7 B7 五、發明説明（Θ ) 光阻剝除。 請參照第3E圖，形成一層金屬層38與所有的基底結 構共形，其材質較佳的是鉑（Pt)、鈦(Ti)或鈀（Pa)。 請參照第3F圖，利用快速加熱製程的方式，讓所沈積 的部份金屬層38與複晶矽36a和36b中的矽反應，而形成 一金屬矽化物層39(比如矽化鈾，PtSix、矽化鈦，TiSix、 或矽化鈀，PaSix)，其中仍留有未參與反應或反應後所剩 餘的金屬層38，如第3F圖所示。 請參照第3G圖，在金屬矽化物層39上生成一之保護 層40，其材質較佳的是二氧化矽，其形成方法比如是熱氧 化法。 然後，請參照第3H圖，將未參與反應或反應後所剩餘 的金屬層38以濕蝕刻的方式加以去除。 接著，請參照第31圖，利用濕蝕刻的方式將保護層40 自金屬矽化物層39上剝除。而後續的半導體製程爲熟習 此技藝者所熟知，故此處不再贅述。 綜上所述，本發明所提出之自動對準矽化物之製造方 法，具有以下的特點： (1) 本發明的自動對準矽化物之製造方法中，利用選擇 性的沈積一非摻雜之複晶矽層，接著，依序選擇性的植入 不同導電型的摻質，使之成爲η型複晶矽/p型複晶矽，其 優點在於可適用於CMOS結構中。 (2) 本發明的自動對準矽化物之製造方法中，利用選 擇性的沈積一非摻雜之複晶矽層，接著，選擇性的植入摻 10 本紙張尺度適用中國國家標準（CMS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. •ί^τ 3 5 1 6twf. DOC/005 A7
483058 五、發明説明（ 質，其優點在於可與沈積之金屬層在進行快速加熱製程 時，形成一所需厚度的阻障層，即金屬矽化物層，而僅^ 消耗甚少或不需消耗原結構之矽。 而 (3)本發明的自動對準矽化物製造方法中，可改善〜 透接面所造成之漏電流現象發生。 ""牙 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之^ 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) •裝. Φ -線- 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇 ><297公釐）