TW451128B - Computer system diagnostic method and device - Google Patents

Description

2 8 451 五、發明説明（1) 發明背景·‘ 本發明係一種電腦系統除錯之方法及裝置，該方法係 透過，主機板上指定之腳位，將系統管理匯流排（SMBUS ) 控制器，除錯卡相連接’俾測試時，十央處理器送出來之 測試資料’可直接透過系統管理匯流排（SMBUS)控制器傳 送直除錯卡上。 習知技術： 按在現今主機板在製造過程中，或在進行維修時， 皆需遗 ' 除錯程式之執行，及除錯卡之配合下，才能得 知’該機板何處發生故障，而一般之作法，係將除錯卡 插置、在> 板之工業標準系統架構（1 S A )或協議控制資訊 (PCI)插槽中，抑是藉由匯流排線插接在主機板之平行 端口（parallel p〇rt)，使該除錯卡與主機板相連接，如 此:^工業標準系統架構（ISA)、協議控制資訊（PCI) 系統除錯工作。 allel port)之主機板就無法執行 為縮二：現ί f Γ已走向輕薄短小及低價之趨勢，故， 為縮減.體積及降低成本，t 又 系統架構USA)或協議控制機板十，有關工業標準 行端口亦一併省略，如]貝訊（PCI)之播槽去除，甚至平 連接，進而無法進行除錯作該除錯卡即無法與主機板 發明綱要：

4 51 1 2 S 五、發明說明（2) 鑒·於上述傳統之應用軟體使用時，所存在的一些缺 陷，本發明提供一種電腦系、瓣ϋι之方法及裝置。 本發明之一目的，在提被一種電腦系統除錯之方法， 該方法主要係由中央處理器透過系統管理匯流排（SMBUS) 控制器，以序列之方式，將測試資料傳送至與系統管理匯 流排（SMBUS)控制器相連接之除錯卡上，俾該除錯卡在接 受到該測試資料後，將該測試資料加以處理後，透過顯示 界面顯示出來，俾測試者可由顯示界面上得知，該電腦系 統何處發生故障，而不需透過..主機板上之插槽或平行端 口，來傳達測試資料，如此，可應用於沒有插槽或平行端 口之電腦系統之檢測） 本發明之再一目的，在提供一種電腦系統除錯之裝 置，該裝置上設有一主機板，該主機板上設有一系統管理 匯流排（SMBUS)控制器，該系統管理匯流排（SMBUS)控制器 上之時間脈衝之腳位（SCL)及資料採集之腳位（SDA)，分別 與一連接器上之腳位相連接，且該連接器上分別設有與接 地線及電源相接之腳位，俾使用時，除錯卡僅需藉由一匯 流排線與連接器相接，即可接收到中央處理器透過系統管 理匯流排（SMBUS)控制器送出來之測試資料，而不需如習 用之除錯卡，必需插接在工業標準系統架構（I S A )或協議 控制資訊（PC I )之插槽中，如此，不但不需另外增加硬體 裝置，也不須額外電源供應 發明說明：

圖 造 構 細 詳 之 0 片 ο 圖晶圖 意之程 示上流 構卡要 架錯主 :之除之 明明明明 說發發發 單本本本 簡為為為 之圖圖圖 示一二三 圖第第第 451128 五、發明說明（3) — 為使能對本發明作更進一步的認識與了解，兹 例配合圖示’進一步詳細說明如下： 詳細說明： 本發明之一種電腦系統除錯之方法及裝置，按— 前之電腦係以動態記憶體（S D r A Μ )作為主記憶體，然令目 態記憶體（SDRAM)上之重要資訊，皆是儲存於電可擦^ 程唯讀記憶體（EEPROM)上，故當系統欲使兩該等記憶體扁 時’必需藉由基本輸入/輸出系統（B I 〇S )取得儲存於"電可 擦可編程唯讀記憶體（EEPROM)上之該等實訊，才能完成1該 等記憶體之初始化，進而才能使用該等記憶體，而目前^ 本輸入/輸出系統（BIOS)主要係遗過系統管理匯流排 (S Μ B ϋ S )來取得記憶體中之資訊，因此，只要該電腦系統 上具有支援動態記憶體（SDRAM)之晶片，即會具有系統管 理匯流排（SMBUS)之裝置，因此，本發明即係透過電腦系 統上之系統管理匯流排（SMBUS)與一除錯卡相接，俾使該 除錯卡可透過系統管理匯流排（SMBUS)取得測試之資料。 請參照第一圖所示，本發明之裝置上設有一主機板 10，該主機板10上設有一系統管理匯流排（SMBUS)控制器

1

第6頁 451 12 8 五、發明說明（4) 2 0 ’該系統管理匯流排（S Μ B U S )控制器2 0上設有一時間脈 衝之腳位（SCL)21及一資料採集之腳位（sda)22，該時間脈 衝之腳位（SCL)21及一資料採集之腳位（sd^)22分別與一連 接器3 0上，該連接器3 0上設有時間脈衝之腳位（SCL )及一 資料採集之腳位（SDA)之腳位31、32外，且該連接器30上 更設有與接地線及與電源相接之腳位33、34。 另，該連接器3 0上可插接有一匯流排線4 〇，該匯流排 線4 0另一端並與一除錯卡50相連接^，該除錯卡5〇上設有一 與匯流排線40插接之插接座51，該插接座51上分別設有一 時間脈衝之腳位（SCL)511、一資料採集之腳位（SDA)512、 及分別與主機板上5 V電壓及接地線相接之接地線及與電源 相接之脚位5 1 3、5 1 4，其中’該時間脈衝之腳位（s c L ) 5丄j 及資料採集之腳位（SDA)512分別與一晶片52相接，於本實 施例為編號為S A A 1 0 6 4，該晶片5 2具有系統管理匯流排 (S M BUS)裝置’且該晶片52上若干聊位與—顯示界面53相 接，於本實施例係透過晶片52上之第丨―8及第15_22腳位與 一七段式之顯示液晶相接（如第二圖所示）。 俾使用時’該除錯卡5 0可藉由插接在插接座5丨上之匯 流排線4 0，與待測之電腦系統上之主機板丨〇相連接，令主 機板50上之電源可透過與匯流排線40插接之連接琴之電 源腳位，傳送給除錯卡50，以供除錯卡5〇所需之^源，而 電腦系統之中央處理則可藉由系統管理匯流排（S Μ B u S) 控制器20上之時間脈衝（SCL)21及資料採集（^DA)22兩腳 位，將資料傳送至除錯卡5 0之晶片.5 2上。 45112 8 五、發明說明（5) 請參照第一、三圖所示，本發明之方法，主要係配合 上述所揭之裝置而進行下列處理，首先、，開啟電腦系統之 電源，令電腦系統執行開機之動作，再對系統管理匯流排 (SMBUS)控制器2〇進行初始化後，該電腦系統就可以開始 執行除錯。 當電腦系統開始進行除錯時，該電腦系統上之中央處 理，（CPU)會透過輸入/輸出埠（I/0 p〇rt)之方式，下指令 給系統管理匯流排（s Μ B U S )控制器2 0，俾該系統管理匯流 排（SMBUS)控制器20可透過其上之時間脈衝（SCL)2i及一資 料採集（S D A ) 2 2兩腳位’經匯流排線4 〇，通知與其相連接 之除錯卡50上之系統管理匯流排（SMBUS)裝置；於本實施 例為位址於7 0 h ’準備接收資料後，該系統管理匯流排 (SMBUS)控制器20即會透過其上之時間脈衝（scl)21及一資 料採集（SDA) 22兩腳位，以序列之方式，傳送給晶片52上 之系統管理匯流排（SMBUS)裝置；於本實施例係由資料暫 存器之傳送一個位元組（b y t e )資料出來。 當除錯卡5 0上之晶片5 2接收完畢後，該晶片5 2即會告 知該系統管理匯流排（S Μ B U S )控制器2 0已完成資料之接 收，同時，將所得之資料加以處理，並轉換成顯示界面5 3 可接受之資料’再透過該晶片52之第1-8腳位或第9-16腳 位傳送給顯示界面5 3 ’該顯示界面5 3會將該經轉換之資料 顯示出來（於本實施例為e χ : 5 5 h )。 另，當該系統管理匯流排（SMBUS)控制器20接收到晶 片52所傳送訊息之同時’該系統管理匯流排（SMBUS)控制 ·ι_·丨 丨丨_ i 丨· , 丨丨· I ~"·丨· 45112 8 五、發明說明（6) 器2 0會通知中央處理器（CPU )，設定狀態暫存器相關資 訊。 綜上所述，本發明之一種電腦系統除錯之方法及裝 置，不但可改良習用技術之各種限制，且在使用上能增進 功效，合於實用，充份符合發明專利之要件，實為一理想 之創作，故申請人爰依專利法之規定，向 鈞局提出發明 專利申請，並懇請早曰賜准本案專利，至感德便。 主要元件之圖號說明： 控制器.· * · 2 0 匯流排線...4 0 插接座....5 1 顯示界面· * *. 5 3 連接器 除錯卡 晶片· 30 50 52

第9頁

Claims (1)

1. 451 1 2 8 六、申請專利範圍 1. 一種電腦系統除錯之方法，該方法主要係由中央處 理器透過系統管理匯流排（s Μ B U S )控制器，將測試資料傳 送至與系統管理匯流排（S Μ B U S )控制器相連接之除錯卡 上，俾該除錯卡在接受到該測試資料，並加以處理後，透 過顯示界面顯示出來，令測試者可由顯示界面上得知，該 電腦系統何處發生故障，而不需透過主機板上之插槽或平 行端口，來傳達測試資料，如此，可應用於沒有插槽或平 行端口之電腦系統之檢測上。 2. 如申請專利範圍第1項所述之一種電腦系統除錯冬 方法，其中之系統管理匯流排（SMBUS)控制器係以序列之 方式，將資料傳送出去。 3. 如申請專利範圍第1項所述之一種電腦系統除錯之 方法，其中之系統管理匯流排（SMBUS)控制器係藉由一時 間脈衝（SCL)及一資料採集（SDA)，來傳送測試資料。 4. 一種電腦系統除錯之裝置，該裝置包含有： 一主機板； 一系統管理匯流排（SMBUS)控制器，其係裝設於主機 板該系統管理匯流排（SMBU.S)控制器上設有一時間脈 衝之腳位（SCL)及一資料採集之腳位（SDA); 一連接器，其係與系統管理匯流排（SMBUS)控制器相 連接； . 一除錯卡，其係與連接器相連接，該除錯卡上設有具 有系統管理匯流排（SMBUS)裝置之晶片，該晶片並可與一 顯示界面相接。

   第10頁 4BTTT8 六、申請專利範圍 5. 如申請專利範圍第4項所述之一種電腦系統除錯之 裝置，其中之連接器上設有可與系統管理匯流排（SMBUS) 控制器相接之時間脈衝之腳位（S C L)及資料採集之腳位 (S D A )，以及與接地線及與電源相接之腳位。 6. 如申請專利範圍第4項所述之一種電腦系·統除錯之 裝置，其中之顯示界面可為顯示液晶。 7. 如申請專利範圍第6項所述之一種電腦系統除錯之 裝置，其顯示液晶為七段式。

   第11頁