TW437173B - Method and apparatus for encoding and decoding a bit sequence for transmission over pots wiring - Google Patents

Description

五、發明說明（1) 發明領域 概略而言本發明係關於編碼及解碼透過媒體傳輸之數位 資料之領域。特別本發明係關於編碼及解碼透過普通老式 電話服務（POTS)接線傳輸之位元序列。 背景 區域網路（LAN)標準及產品尚未顯著滲透入家用電腦系 ·'先其原因有數種’包括未感覺有需求及需要架設特殊缦 線，此點於住宅區困難。由於多種家用電腦（pCs)於家庭 内逐漸普及’架設LAN於住宅環境也變普及。特別多部 pCs間可共享資訊，及共享資源例如印表機及數據機逐漸 對家用電腦使用者吸引力漸增。特別一個家庭由數部電腦 達成共子南速網際網路存取隨著住宅内之多數使用者期望 同時存取網路變的更為重要。 ’ 於住宅家庭内產生LAN之經濟方法可使用現有住宅之電 話接線（POTS接線）作為執行LAN媒體達成》此種接線典型 要求未加護套扭絞成對（UTP)電話線，包含第一類或第二 類缳線，如E I A / TI A 5 6 8規格定義。使用此種住宅電話線 造成問題為資料信號需透過任一無終止之接線系統使用未 知的電力特徵傳輸。結果導致阻抗不匹配，及缺乏終點促 成乜號之持續反射及感興趣帶内頻率響應之無法預測岭及 谷。常於住宅接線實施之星形構造之電力今裂效應衰變信 號私負，彳§號之持續時間比線路分支之傳播延遲短。 LAN透過住宅電話線執行也需與p〇TS服務共存必須符合 FCC部分68規定，規定使用信號之頻率成份不低於27〇 kHz

C:\My Docimients\54775. ptd 第5頁 437173

π,%位元序 五、發明說明（2) 及傳輸電平不低於178 mV。 發明概述 根據 號供透 元序列 始於於 序列之 號部之 於第二 —及第 可使用 至少 位元序 本發明之第一方面，提供一 送之方法。符號有一段時間 過载波媒體傳 ’該符合時間 編碑器接收位 時間之符號。 時間夠長許可 定界標傳播前 一定界標可個 第^~疋界標之 利用第二脈波 列，反之亦然 係由.第一及第 元序列，隨後 此符號包括編 由第一定界標 衰變至預定程 別為電脈波， 極性編碼。 極性相對於第 二定界標決定 識別具有可指 碼部及緩衝部 於载波媒體產 列作為符 指申該位 。該方法 示該位元 。緩衝符 生之反射 度。一個具體例中，第 位元序列之至少一位元 脈波極性可含括第 該組預定符號較佳包括具有不等時間之符號，各個符號 關聯個別預定位元序列。預定組符號也包括具相等時間之 符號其係利用個別定界標之極性彼此區別。 第一及第二定界標各自包含脈波雙峰具有等時間及辦公 室極性之第一及第二部分。一具體例中，產生第一及第二 定界標之步驟包括產生個別正弦脈波=> 第一符號編碼器時間可依據關聯位元序列含括之位元數 目決定。 - 一個具體例中，接收第一位元序列包含Ν位元及第二位 元序列包含Ν + Μ位元，隨後識別指示第二位元序列之第二 符號’第二符號之時間比第一符號更長。

C:\My Documents\54775.ptd 第6頁 •v 4371 7 3 五、發明說明（3) 根據本發明之第二 序列時間之符號之方 定。解碼方法始於偵 器。第—定界標之偵 值&於第一定界標 於符號之緩衝部失效 一個具體例中，該 界標之極性解碼。 指示位元序列之符 時間識別。本發明延 器。 方面’提供一種解碼具有可指示位元 法’該時間係由第一及第二定界標決 測得第一定界標時’隨後引動定時 測被阻擋歷遠符號之預定緩衝部以防 透過載波媒體傳播導致之反射。然後 後偵測第二定界標。 位元序列之至少一位元可利用第二定 號可基於偵測第一及第二定界標間之 伸至可執行前述方法之編碼器及解碼 本發明之其他特點由附圖及後文之詳細說明將顯然易 明。 圖式之簡單說明 本發明係由附圖各圖舉例說明而非限制之，附圖中類似 之參考編號表示類似元件，附圖中： 圖1 a及1 b示例說明使用任意拓樸學p〇TS接線 之局部 網路LANs。 ' 圖2為根據本發明之具體例之網路站之代表圓。 圖3為根據本發明之具體例包含於圖2所示網路站内部之 數據機之代表圖。 - 圖4為根據本發明之具體例1 〇βaseT_至_$配接器之代 表圖。 圖5不例甙明一符號序列，各符號編碼一位元序列及根

a 4371 73

五 '發明說明（4) 據本發明之教示組成 圖6為編瑪樹，示例說明根據本發明之具體例編碼_位 元序列之方法。 圖7示例說明藉施加脈波於POTS接線產生之波形圖。 圖8a及8b為圖3所示數據機之具體例之示意說明圖。 圖9a及9b為含括於圖8a及8b所示數據機之編碼器及解碼 器之不意說明圖。 碑細說明 敘述編碼及解碼一位元序列供pots符號傳輸之方法及裝 置。後文中為供說明起見，陳述無數特定細節俾徹底瞭^ 本發明。但業界人士顯然易知本發明可未採用此等特定細 節實施。 裝置-綜論 圖1 a及1 b各自不例說明可於住宅建築物1 β内部利用任音 扭樸學POTS接線14如UTP接線實施之區域網路（UN)1〇及心 1 2。接線1 4由中心接點18扇出經此接點接線連接至中央辦 公室’至遍佈建築物16之無數電話插座2〇。多種UN裝置 (亦稱為"站或"節點·'）例如電腦22 '數據機24或印表機26 可透過插座20耦合至接線14。平常電話28也顯示透過插座 2 0耦合至接線1 4。接線14之多個分支又終止於插座2 q，其 中未連接LAN裝置或電話因此無法結束。如由圖丨3瞭解， 互連LAN裝置之接線η具有不規則拓樸學及包括多個益级 點之分支。LANs 1〇及12内部之阻抗不匹配、任意拓樸學 及缺乏終點導致L A N s丨〇及丨2内部之信號反射及無法預測

Λ3Τ1 73 五、發明說明（5) - * 之頻率響應。又圖1 a示例說明之星形構造用於衰變信號， 該信號之時間比線分支之傳播延遲更短。 現在參照圖2，示例說明網站30透過未特徵化之任意拓 樸學接線如圖la及1)示例說明之p〇TS接線14耦合至LAN。網 站30許可多種眾所周知之通信協定及LAN特點於LANs 1〇及 1 2實施。例如LAN 1 2可使用乙太網路，bISYNC或HDLC框構 並執行碰撞偵測、碰撞避免、TDMA、票選或符記通過存取 方法。 現在提供網站30各組件之综論。網站3〇包含網路裝置36 及配接器35。配接器35包括數據機32其用於配接網路裝置 36(例如電話）之通訊控制器34(例如乙太網路通訊控制器） 供透過任意P 〇 τ S接線1 4通訊。一個具體例中，數據機3 2提 供媒體介面，信號編碼及解碼（ENDEC)，時鐘恢復及碰撞 偵測功此。可於配接器3 5執行之碰撞偵測電路及功能之範 例具體例敘於同在審查中之美國專利申請案第〇 8/ 92 5, 〇43 號，名稱於網路偵測碰撞之方法及裝置,，申 月8日，讓與本發明之受讓…了配合可V位：年』 碼/解碼方案，及為了控制網路裝置3 6及接線1 4間之資料 流動，數據機32控制賁料出入通訊控制器34之時脈。數據 機32又可支k基於載波感測多重存取/碰撞偵測（csma/cd) 之媒體存取控制（MAC)層，因而提供载波檢測及碰撞指示 信號。數據機32又顯示透過管理介面耦合至網路裝置“之 微處理器糸統38，該介面允許數據機32由微處理器系統“ 内部執行軟體控制。配接器35又合併耗合器模組4〇，藉此

C:\My Docuinents\54'775. ptd 第 9 頁 ^ 4371 73 五、發明說明（6) 網站30搞合至插座20及POTS接線14。耦合器模組4〇包括一 對RJ-11埠口，經此埠口壁插座2〇及電話28耦合至網路裝 置3 6。此外，福合器模組4 〇透過發送/接收連結4 2連結至 數據機32。 /慮波器（未顯示）合併入耗合器模組4 〇，作為帶通，具有 約400 kHz之截止頻率下限及約4 Mhz之截止頻率上限。濾 波器交流耦合至接線14以防干擾p〇TS工作。耦合器模組40 之進一步細節與瞭解本發明無關。 現在參照網路裝置36，通訊控制器34典型負責鏈結層通 信協定功能如框出，偵錯，位址辨識，及媒體存取。—個 具體例中’控制器34為乙太網路LAN串聯控制器，替代具 體例為尚階資料鏈結控制（HDLC)串聯控制器。微處理器系 統38為負責控制控制器34及數據機3 2之軟體之執行，此 外’處理器系統38顯示透過資料匯流排44耦合至控制器 3 4，控制器3 4係以類似方式耦合至數據機3 2。 配接器35允許網路裝置36(包括通訊控制器34如乙太網 路控制器）耦合至使用p〇TS接線丨4執行之LAN，及用來編碼 源自網路裝置36於LAN上傳輸之資料編碼成適合透過接線 14傳播之格式。同理’配接器35解碼透過p〇TS接線14接收 之信號成為適合由控制器34接收之格式。雖然圖2顯示配 接器3 5位於網路裝置3 6外側，但需瞭解配嚷器3 5實際上可 合併入網路裝置例如構成網路介面卡（NI c )之一部分。另 外’配接器35可包含一個獨立單元其耦合於網路裝置36之 串聯埠與壁插座20間。

C:\My Documents\54775. ptd 第丨0頁 -V 4371 7 3 五、發明說明（7) ------- ^ 3為方塊圖提供數據機3 2各組件之細節視圖。特別數 據機32包含编碼器/解碼器£ndec 46其負責編碼一位元序 列作為符號供透過載波媒體如p〇Ts接線14傳輸。同理’ ENDEC 46負責解碼由接線14接收之符號而產生一位元序 列。由ENDEC 46執行之編碼與解碼工作容後詳述。此外， ENDEC 46供給傳輸及接收時脈至通訊控制器％ 之整體工作處於存取排序器48之控制之下a存取排序器48 選擇ENDEC 46及數據機32整體之概略作業模態。 數據機32又包括接收器/發送器電路，其負責接收與 發送編碼位元序列之符號。本發明之具體例_，此種符號 係由電脈波定界，該種情況下發送器5〇a接收源自ENDEC 46之與主時脈同步之符號及極性資訊。一具體例中，接收 自END.EC 46之符號資訊表示待由發送器5〇a傳播之電複合 符號之可變時間（或編碼）部。發送器5〇a附屬一固定時間 (或緩衝）部至可變時間部而產生複合符號。然後發送器 5 Oa產生符號定界標，其以脈波雙峰形式決定複合符號之 時間及極性。各脈波雙峰包含約略等長時間及相反極性之 第一及第二波，及具有固定脈波寬度。各脈波雙峰之極性 係由接收自ENDEC 46之資訊決定。因各脈波雙峰包含二等 時間而相反極性之相等部，故當脈波雙峰透過接線傳輸 時，於接線14未產生直流（DC)成分。符合fCC部分68要求 各脈波雙峰之電壓需大體低於於電晶體-電晶體邏輯（TTL) 層面驅動耦合器模組40時可能產生之電壓。各脈波之電壓 降低可經由於電路5 0内之耦合變壓器合併一系列電阻器或

C:\My Documents\54775. ptd 第U頁 437173 五 '發明說明（8) 降壓布線達成。一具體例中，各脈波雙峰包含單—a2 mHz 正弦波週期。 電路5 0也包括接收器5〇b ’其包含增益元件，比較器及 數位控制電路。接收器5〇b產生一輸出脈波，於圖7顯示於 5 1 ’重疊離開接線1 4由壁插座2 0接收之複雜波形之第一峰 (亦即反射點）。圖7提供可於接收器50b離開接線14接收之 波形52之說明例。波形52由於經由住宅p〇TS接線14傳播而 咼度衰變及失真。如點54所示，反射可能導致於入射能抵 達後某個時間發生峰波幅。線未終結且具複雜拓樸學，脈 波能可能持續多微秒後才逐漸衰變。 如前述’本發明提示編碼位元序列為符號，符號具有指 示位元序列之時間及由第一及第二定界標決定。本發明之 一具體例中，該等定界標包含由發送器5 〇 a傳輸之電脈 波。如此為了成功地於接收器5〇b接收符號，由發送器5〇a 產生之原始脈波必須儘可能正確再生。為了達到此目的， 接收器50b要求偵測任何入射波形之第一峰，原因為此等 入射峰之正常抵達時間需決定而確定符號時間。如此接收 器50b之構造可偵測入射波形52之第一入射峰如峰56，及 忽略入射峰後不久可能發生之潛在高波幅脈波。有關接收 器功能之進一步細節提供如後。 再度參照圖3 ’數據機32也包括呈萬用争聯介面（GPSI) 形式之系統介面60及管理介面62 °GPSI 60允許數據機32 控制資料進出通訊控制器34之時序。下表1提供GPS I 60信 號線之細節：

C:\My Docuraents\54775. ptd 第 12 頁 431^73 五、發明說明（9) 表1 信號名稱 r. *-方向 J-：--- ,： ·. ； . ------ ...··· ... 説明 TENA 至數據機 傳輸致能α使ΤΧ合格作為含封包資料 TX 至數據機 傳輸資料至编碼器 —Η- TCLK 源自數據機 · ------ 傳輸時脈。當ΤΧΕΝΑ解除主張時連續運作， 當存取ΠΧ容後詳述)時終止，於傳輸期間於傳 輸编碼器控制下以不等速率運轉 RENA 源自數據機 接收致能。合併RX作為含封包資訊 RX 源自數據機 接收源自解碼器之資料 RCLK 源自數據機 接收時脈。當線路間置時連續運轉，於接收存 取ID期間終止(容後詳述），於封包接收期間於 解碼器控制下以可變速率運轉 __„ CLSN 源自數據機 碰撞訊息。指示發送或接收模態碰撞 - ^ 管理介面62為簡單4 -線串聯介面供設定及讀取管理構造 資訊。通訊控制器3 4之微處理器使用此種介面建立作業速 — 度，及設定存取排序器4 8的作業模態。一具體例中，通訊 控制器34為乙太網路控制器，及數攄機32之管理參數儲存 於串聯EEPROM，每次控制器34被復置或起始時自動載入。

C:\My Documents\54775. ptd 第13頁 437173 五、發明說明（ίο) 下表2說明相關信號接腳及管理構造資料細節： 表2 信號名:稱 讀：::::¾ MM MDO 源自數據機 數據機構造參數之_聯資料流讀出 MDI 至數據機 數據機構造參數之串聯資料流設定 MCLK 至數據機 串聯資料時脈。於此信號之上升緣資料移進 /移出 MCS 至數據機 選擇晶片。合格及框住於争聯資料通路之活 動。第一資料位元係於主張此信號後接收/ 發送。構造資料係於過渡至解除主張狀態時 載入内部暫存器 接收器50b又包含類比前端（AFE) 50c及相位鎖定迴路 (PLL) 5 0d。AFE 5 0c成形傳輸脈波，尋找並指示給接收器 5 0b有關接收波形（脈波）之入射峰之時間（時間方面）位 置。 圖4示例說明含括於配接器64内部之數攄機32，其許可 含lOBaseT乙太網路通訊控制器而透過使甩POTS接線14執 行之LAN通訊。配接器64包括濾波器/耦合器模組66， lOBaseT媒體存取單元（MAU)，ENDEC 68乙太網路MAC控制 器70，缓衝器管理者72及靜態隨機存取記憶體（SRAM)

C:\My Docuinents\54775. ptd 苐14頁 4371 73 五'發明說明（11) 7 4。配接器6 4作為非濾波橋，接收源自各介面之封包，暫 時緩衝此等封包’及一旦可能則儘快傳輸至相對介面。特 別缓衝器管理者72使用SRAM 74模擬兩大FIFO記憶體緩衝 封包正介於lOBaseT與POTS接線14間傳輸。一個具體例 中’配接器64不具有MAC LAN位置。配接器64又包括rj-45 連接器76供存取lOBaseT及兩個RJ-ii連接器78。速度選擇 器80允許使用者改變配接器64之傳輸速度。配接器84也包 括偵錯發光二極體（LEDs)82陣列。 編碼 由於POTS接線之任意拓樸學及無終端性質結果，本發明 提示編碼預定位元序列作為個別符號供傳輸。一個具體例 中，各符號彼此由特定時間區別，此時間係由電脈波形式 接收第一及第一定界標間之時間間隔決定。本發明提示於 短時間脈波但時間分隔寬廣脈波之正確抵達時間編碼資 料。如前述，被傳輸之脈波當其環繞接線丨4彈跳時衰變及 散射。經歷充分時間後，脈波死亡’另一脈波可未受前一 脈波干擾發送。特別接收自特定脈波之反射降至低於接收 器靈敏度閾值時，另一脈波可發送而無符號間干擾之虞。 參照圖7 ’其顯示回應於源自發送器5 Oa發送正弦脈波，波 形5 2於接收5 0 b接收。如示例說明，本發明之具體例中， 接收器靈敏度閾值於偵測第一峰5 6後可能A指數方式衰 變 0 供本發明目的之用，方便地規定時間單元其中可表示脈 波傳輸間之時間。為了達到此目的，任意命名為τ丨C之時

C:\My Documents\54775.ptd 第15頁 437173 五，發明說明（12) 間單位定義包含〇. 1 1 6 7微秒。 現在特別參照圖5，顯示—系列循序符號9〇a-9〇c待由源 自接收器50b透過接線14發送之一系列脈波92a-92c分隔及 區別。各符號9 0具有可指示個別位元序列之預定時間。各 脈波92與前一脈波間需分隔最短時間，因而允許由脈波92 造成之反射衰變至低於接收器閾值。此最短時間含括於各 符號9 0作為固定時間（或緩衝）符號部分，可方便地稱作符 號間空白間隔（I SB I) 94。I SB I 94之時間由數種因素決 疋’例如ρ ο τ s接線拓樸學複雜度’各接線分支末端μ之终端 器C例如電話）阻抗，及線上散亂雜訊及可能加至衰變中之 反射波幅。一個範例具體例中，I SB I 94之時間為i至5微 秒’特別2. 1微秒（亦即以60 MHz工作之數據機32内為2〇 TICs)。需瞭解ISBI 94影響傳輸資料速率，故希望1$们 9 4儘可能短。 ‘ 此外，各符號90顯示包含可變時間符號部分96其指示預 定位元序列。符號部分96可表示為TIC時間間隔之整數倍 數。如此符號時間可表示為ISBI+D*TIC，此處D為整數。 現在參照圖6敘述編碼位元流作為符號9〇序列之範例方 法。特別圖6顯示示例說明編碼位元流方法之編碼樹1〇〇。 编碼係藉ENDEC 46執行，其包括移位暫存器供接故透過 GPS I 60來自通訊控制器34之位元流1 〇 2。令說明用途，以 下解釋含位元流1 Q 2之位元a-G之特定位元序列編碼。編碼 方法始於步驟丨04，檢視待編碼之次一位元（亦即位元A)。. 步驟106決定位元A是否為1。若是則次一位元（亦即位元β)

C:\My Docuiuents\54775. ptd 第16頁 437173 五、發明說明U3) 決定將包含表示A-E之符號定界標之脈波極性。次三個位 元（亦即位元C-E)選擇八符號（例如符號卜8)第一集合之 一。各符號1-8包括固定ISBI 94及可變時間符號部96。 另外，若於步驟1 0 6決定位元A為0，則方法前進至步驟 ’此處決定位元b為1或〇 ^若位元B為1，則位元c決定 脈波極性，及次三個位元（亦即位元D、E及F )選擇於第二 組之八符號之一（符號9-16)。 若位元A及位元B皆為0，則方法前進至步驟11 〇 ,此處決 定位元C為1或0。若位元C為1 ’則位元D決定脈波極性及其 次三位元（亦即位元E、F及G)選擇第三組八符號（符號 17-24)中之何者被選定编碼位元圊樣。若位元Α、β及c皆 為〇 ’則位元D選擇極性及符號〇選擇表示位元圖樣。 如此需瞭解符號0編碼數位元序列0 0 0D、符號卜8編碼 5位元序列1BCDE、付號9-16編瑪6 -位元序列qicdef及符 號17-24編碼7 -位元序列001DEFG。 ' 編碼方法如此以不等大小之組特別4、5、6或7位元之組 編碼位元序列。符號係以可使待編瑪於符號之較多資料位 兀具有較長時間之方式指定給被編碼之位元序歹” ?虎17-24包括可變時間部96，丨比符號卜8之可變時 = 部之時間更長。如此允許達到最佳平 β 」 1 利用作為符號定界標之脈波極性編：：及位元速率。 之最適化。 則生蝙碼位π 也促成符號方法 圆〇a-8b 及9a-9b 〜π爛1程式規割 (FPGAs)執行之數據機32之範例且# 峨車列 妁具體例。編碼器46A顯示；$

437173 五，發明說明（14) 圖9a包含編碼狀態機器11 6及符記至符號轉換電路11 8。編 碼狀態機器接收TIC時脈（TCLK)信號120，及由存取排序器 48產生之指示數據機32之主狀態之主狀態（MS [ 7 : 〇 ])信號 1 2 2。編瑪狀態機器11 6也透過G P S I 6 0源自通訊控制器3 4 之輸入（GN_DΑΤΑ)1 24之待編碼資料。編碼狀態機器116之 輸出包括下列信號： 1. NT一脈波1 26 :主張此信號指示發送器發出脈波及接 收次一符號供傳輸： 2. NG一SE信號128 :主張此信號通知GPSI 60移出另一位 元； 3_ NT_POL 132 :此信號表示資料位元其位於用於由配 選擇被傳輸符號之該組符號之位元後方及設定次一符號定 界標（或脈波）極性； 4. T S E T [ 1 · 0 ]信號1 3 0 :此符號編碼次一位元為 0 00, 0 1或001(亦即選擇由其中選出符號之八位元集合）； 及 ' 5_ TSEL· [2 :0]信號134 :此符號包含三個選定位元於 NT一POL信號132指示之極性位元後方，及用於由一組八符 號選擇一個符號。 符記至符號轉換電路1丨8由狀態機器11 6接收T S E T [ 1 : 〇 ] 1§號130及TSEL[2 :〇]信號134，及產生待嘴輸之符號以 NT—SYM[4 : 0 ]信號136表示。符號（亦即: 0]信號 136)傳播至發送器50a ’如圖8b所示，其對此符號增加 ISBI部94因而產生複合符號。發送器5〇a等候介於定界標

4371 73 五、發明說明（15) 脈波傳輸間由此複合信號代表之若干τ I Cs。 現在簡單說明圖8a-8b及9a-9b所示編碼器46a之具體例 操作。首先主張ΝΤ—pulse信號126，使脈波由發送器5〇a傳 輸。發送器又包括脈波間計時器（未顯示）其由發出此脈波 開始計時。其次’編碼器狀態機器丨1 6内部之移位暫存器 被復置’及NG_SE信號1 28被主張而接收源自gps丨6 0之L 位元。然後移位暫存器内容移位至左側及檢視至識別四種 圖樣之一（亦即〇〇〇，1，01，001)。若發現此等圖樣之一，則 終止移位及編碼器46a之解碼邏輯編碼位元圖樣為數字、 . 3 。TSEL2. TSELO及NT_POL信號隨後輸出而指示符號 選擇及極性。編碼器46a(亦即轉換電路1 18)及發送器5〇a 之外部組合邏輯將此資訊轉成介於需要編碼位元序列之脈 波間之若干TICs ^特別發送器5〇3與了1(：時脈信號122同步 ，收脈波及極性資訊，然後產生脈波雙峰，其包含具固定 寬度之正弦脈波及由NT—POL信號132決定之極性。發送器 於TXP及TXN輪出發訴此脈波。產生定界脈波之^序係 依據編碼器46a發送至發送器5〇a之符號資訊及依據發送器 脈波間計時器決定。 再度參照圖8a-8b及9a-9b，回應於由耦合]^^接線14之 么达器50a發送正弦脈波雙峰，響應波形例如圖7所示 於接收器5 0 b接收。為了決宏揸於r q ,,^ J决疋傳輸脈波間之時間間隔，接

收益50b%要決疋入射峰例如闻X τ例如圖7所不入射峰56之正磘到遠 叶間。一個範例具體例令， 一 主接收器k號路彳里包含放大器

C:\My Dociui)ents\54775. ptd 第19頁 4371 7 3 五、發明說明（16) 接著為微分器（未颟千、。π 分68所需低傳輪電平因以可能需要補償符合FCC部 出八5? β千因此增盃固定於約15dB。放大器輸 性。微分器輸出係由桩此哭qnk如*千又燹付唬旰汉甓3f" 路錯間。於、3ιι〜支由接收5〇b内部之時間及波幅處理電 期門後啟動計時器(計時ISM間隔94)。於此 ϋ ί 被關閉。接收得之波形1 5 ◦之峰於ISM間隔 ί厂略’即使該波幅大於原先測得峰之波幅亦如此。 可能對雜訊敏感因此對ISBI期間產生偽輸出敏 s。範例具體例中’為了進一步使微分器之輸出合格，二 比較器及-"峰追蹤"間值產生電路（未顯示）摘測進入脈波 極性。比較器以被放大的波形及閾電壓作為輸入。比較器 接收被放大輪入波形之相反相位，故當波形超過正向之閾 值％ —個比較器輸出被激活，及另—比較器輪出於波形超 過負向之閣值時被激活。由閾產生電路產生之閾電壓示蹤 入射峰56之波幅》—旦入射峰56通過，則閾電壓允許以指 數方式衰變，如圖7所示，衰變方式可粗略模式化接收得 之反射脈波預期降低之波幅響應。偏壓確保閭電壓僅下降 至代表接收器50b之最大靈敏度之最低值D同步數位狀態 機器控制接收器5 0 b之操作。當被放大波形電壓低於閾值 時接收器5Ob再度作動’及ISBI計時器逾時。當新波形152 抵達時，被放大線電壓升高至高於或下降-至低於閾電壓， 影響二比較器之一開始變激活。然後設定一閂鎖其可記住 入射波形極性’及去能另一比較器之輸出至接收器5 0 b被 再度作動。此閂鎖之設定值造成閾電壓被驅動至入射波之

C:\My Documents\54775. ptd 第20頁 437彳 73 五、發明說明（17) 峰電壓。 閂鎖也接通緣檢測器電路（未顯示），其尋找來自峰檢測 器之過渡’指示第-人射峰56之抵達、缘檢測器之輸出為 與系，時脈隔離器同步之單一週期寬脈波。檢測得峰啟動 1 SB I计時Is，其又使比較器閂鎖電路復置，使接收器5 〇b 對任何輸入脈波忽視至I SB I時間失效為止。 當接收器50b等候次一脈波時，閾值產生電路輸出為高 阻抗狀怨，許可電容器維持閾電壓。分洩電阻器使此種電 壓漏光，有效提高由末次脈波算起隨時間之經過接收器 50b之靈敏度。 解碼器46b執行編碼器46a之反向操作。特別解碼器46b 接收來自接收器50b之編碼符號部96及重建符記（亦即設定 /選擇對）’由此符記產生原始位元序列。特別解碼器包括 如圖9b所示之符號至符記轉換電路20〇及解碼狀態機器 2 02。轉換電路2 0 0透過來自接收器5〇b之輸入rD_SYM[4 : 0 ] 2 0 4接收符號1此符號係由測量之脈波間時間演繹出。 特別接收器50b基於循序定界標脈波間之時間識別複合符 號，及由複合符號中扣掉已知之固定時間（或緩衝 部）（ISBI)94而漏出編碼部96，其以RD„SYM[4 : 0]輪入之 h说表示。付號由電路200轉成下列符記輪出： 1. RSET [ 1 : :此輸出指示相關符號所屬八符號集 合；及 τ 2. RSEL[2 -〇] ·此輸出指示選定之集合中之哪個符號 包含適當符號。 >

C:\Hy Documents\54775l ptd 第21頁 437173 _案號 87114824 五、發明說明（18) 修正 然後符記值饋至解碼狀態機器2 0 2，其基於供給的由集 合、選擇及極性組成的符記決定解碼位元序列長度及圖 樣。至解碼狀態機器2 0 2之輸入包括下列： 1 . R D _ P U L S E 2 0 6 :此信號對解碼狀態機器2 0 2指示已經 測得符號脈波；及 2 . R D _ P 0 L 2 0 8 :此信號指示脈波極性位元。 解碼狀態機器2 0 2之輸出包括下列： 1. DG_DATA 210 :解碼位元序列於此輸出透過GPSI 60 發送至通訊控制器；及 2. DG_SE 212 :此輸出告知GPSI 60移位至另一位元。 雖然前述範例具體例已經使用FPGAs實現，但需瞭解前 述電路及功能單位方便合併入應用特異性積體電路 (ASIC)。 因此敘述編碼及解碼位元序列供透過P 0 T S接線傳輸之方 法及裝置。雖然已經參照特別%例具體例說明本發明，但 顯然可對此等具體例做出多種修改及變化而未悖離本發明 之廣義範圍及精髓。因此說明書及附圖僅視為舉例說明而 非限制意義。 元件符號說明 10,20 區域網路（LAN) 14 接線 16 建築物 18 中心接點 2 0 插座 - 2 2 電腦

O:\54V54775.ptc 第22頁 2000.09. 07. 022

O:\54\54775.ptc 第22a頁 2000.09.07.023

修正 , 43 7 1 7 3 _案號 87114824 五、發明說明（db) 72 缓 衝 器管理者 74 靜 態 隨機存取記憶體（SRAM) 76 R J -4 5連接器 78 R J -1 1連接器 8 0 速 度 選擇器 82 發 光 =極體（LEDs) 84 酉己 接 σσ 90 符 號 92 脈波 94 符 號 間 空 白 間 隔（I SB I ) 96 符 號 部 分 1 00 編 碼 樹 1 02 移 位 暫 存 器 接 收位 元流 116 編 碼 狀 態 機 ασ _ 1 18 符 記 至 符 號 轉 換電 路+ 120 Τ I C 時脈（T C L Κ )信 _ 號 122 主 狀 ώ匕 信 號 124 輸 入 126, 128,130, 132, 134, 136 信 1 50 波 形 200 符 號 至 符 記 轉 換電 路 202 解 碼 狀 態 機 哭 οσ 2 0 4 輸入

Claims (1)

1. 437173 案號 87114824 申請專利範圍 1. 一 傳輸之 間，且 驟： 於 由 序列之 部；及 波媒體 程度。 2. 如 界標分 第二脈 3. 如 極性相 元之步 4. 如 括不等 歹1ί ，其 別之定 5. 如 二定界 極性相 6. 如 二定界 種編碼 方法， 係由第 一編碼 —組預 期間， 其中該 傳播產 申請專 別包含 波極性 申請專 對於第 驟，或 申請專 期間之 中該預 界標之 申請專 標之步 反之第 申請專 標之步 一第一位元序列作為一符號供透過載波媒體 該符號具有一指示第一位元序列之時間期 一及第二定界標決定，該方法包含下列步 器接收第一位元序列；及 定符號組中辨識一第一符號具有指示該位元 其中該第一符號包含一第一編碼部及一緩衝 缓衝部之期間足夠允許經由第一定界標於載 生的反射於第二定界標傳播之前衰變至預定 ，其中該第一及第二定 該方法包括利用第一或 編碼第一位元序列中之至少一位元之步驟。 利範圍第2項之方法，其包括利用第二脈波 一脈波極性編碼第一位元序列中之至少一位 利範圍第1項之方法 第一及第二電脈波， 反之亦然。 利範圍第1項之方法 多個符號，其各自關 定符號組包括期間相 極性彼此區別。 利範圍第1項之方法 其中該預定符號組包 聯一個別預定位元序 等之符號而其係由其個 其包括產生第一及第 驟而其各自包含一脈波雙峰具有期間相等而 一及第二部。 利範圍第5項之方法 驟，而其各自包含一 ，其包含產生第一及第 正弦脈波。

   O:\54\J4775.ptc 第1頁 2000. 12. 11.025 1 437173 _案號 87114824 g?年月 /2 曰_^_ 六、申請專利範圍 7. 如申請專利範圍第1項之方法，其包括依據構成位元 序列之位元數目決定編碼部期間之步驟。 8. 如申請專利範圍第7項之方法，其中該第一位元序列 包含N位元，該方法包括下列步驟：接收一第二位元序列 包含N + M位元，及識別一第二符號指示該第二位元序列， 其中第二符號之期間比第一符號長。 9. 一種解碼一符號之方法，該符號具有時間期間可指示 一位元序列及該時間期間係由第一及第二定界標決定，該 方法包括下列步驟： 檢測於一載波媒體上該符號之第一定界標； 當檢測第一定界標時引動一計時器而決定一緩衝部； 於該符號之缓衝部失效之前遮斷檢測第二定界標，以 防檢測得由於第一定界標透過載波媒體傳播導致之反射； 於該符號之緩衝部失效後，檢測該符號於載波媒體之 第二定界標；及 基於檢測第一及第二定界標間之時間期間，由一組符 號辨識可指示該位元序列之符號。 10. 如申請專利範圍第9項之方法，其中該苐一及第二定 界標分別包含第一及第二電脈波，該方法包括利用第一或 第二脈波極性解碼該位元序列之至少一位元之步驟。 11. 如申請專利範圍第I 0項之方法，其包括利用第二脈波 極性相對於第一脈波極性解碼該位元序列之至少一位元之 步驟，或反之亦然。 12.如申請專利範圍第9項之方法，其包括定義一組具有 不等期間之預定符號組及關聯各該符號與個別預定位元序

   O:\54V54775.ptc 第2頁 2000.12.1 1.026 、437173 _案號87114824 年ί工月/工日__ 六、申請專利範圍 列之步驟，其中該符號組包括相等時間之符號而其係藉其 個別定界標之極性彼此區別。 13. 一種編碼一位元序列作為一符號供透過一載波媒體傳 輸之編碼器配置，該符號具有可指示該位元序列之時間期 間及係由第一及第二定界標界定，該編碼器配置包含： 一輸入耦合而接收位元序列； 一匹配電路其由一組預定符號集合中辨識可指示該位 元序列之符號；及 一輸出其傳遞界定符號時間期間之第一定界標及第二 定界標，其中該符號包含一編碼部及一缓衝部；及其中該 緩衝部具有足夠時間允許經由第一定界標於載波媒體上傳 播產生之反射於第二定界標傳播前衰變至預定程度。 14. 如申請專利範圍第1 3項之編碼器配置，其中該第一及 第二定界標分另I]包含第一及第二電脈波，該編碼器配置之 構造係利用第一及第二脈波任一者之極性編碼該位元序列 中之至少一位元。 15. 如申請專利範圍第1 3項之編碼益配置，其中該編碼益 之構造係利用苐二脈波極性相對於第一脈波極性編碼第一 位元序列中之至少一位元，或反之亦然。 16. 如申請專利範圍第1 3項之編碼器配置，其包含一記憶 體來源供儲存一組具有不等期間之預定符號集合，各該符 號可指示一個別預定位元序列，其中該符號集合包含相等 期間之符號其係藉個別定界標之極性彼此區別。 17.如申請專利範圍第1 3項之編碼器配置，其包括一發送 器電路其構造可產生第一及第二定界標其各自包含一脈波

   O:\54\54775.ptc 第3頁 2000.12. 11.027 1L年仏月/乏 ^3T1 73 _案號 87114824 六、申請專利範圍 —^正 雙峰具有相荨期間及相反極性之第 18.如申請專利範圍第17項之編螞第二部。 =係構造成可產生第一及第二定界標：各=發送器 正弦 19. 如申請專利範圍第13項之編螞哭 路依據位元數目決定符號期間。。。-置’其令該匹配電 20. 如申請專利範圍第19項之編碼 列包含N位元’該編碼器配置接收另_配置，其中該位元序 元’及該匹配電路之構造可識別指示立7^序列包含N + M位 一符號，其中該另一符號係比該符號=。—位元序列之另 21. 一種解碼一符號之解碼器配置， 位元序列之時間期間及係由第-及第:定;=:指示― 碼器配置包含： 疋界棕決疋，該解 及第二定 $—輸入耦合供接收透過載波媒體傳播之第 界標；及 ^ ^ ^计時器其於接收第一定界標辨識符號之緩衝部，及 ;^緩衝部失效前，遮斷第二定界標之檢測以防由於第一 定界j透過載波媒體傳播導致之反射被檢測得；及 匹配電路其基於檢測第一及第二定界標間之時間期 間由組符號中辨識可指示該位元序列之符號。 申請專利範圍第2 1項之解碼器配置，其中該第—及 田:^界標分別包含第—及第二電脈波，該解碼器適合利 然。一脈波極性解碼位元序列中之至少一位元，或反之亦 —_μ專利範圍第2 2項之解碼器配置，其中該位元序 ^ΙΙΙΙ Λ U 1Ρ1 i j· I · _____ &\54\54775.ptc 第4頁 2000.12.11.028 437173 _案號 87114824 年 Θ 月 /工日__ 六、申請專利範圍 列中之至少一位元係利用第二脈波極性相對於第一脈波極 性解瑪。 24. 如申請專利範圍第2 1項之解碼器配置，其包含一記憶 體來源供儲存一組具有不等期間之符號組，各該符號關聯 之個別預定位元序列，其中該組符號包括相等期間之符號 其係藉其個別定界標之極性彼此區別。 25. 一種編碼一位元序列作為一透過載波媒體傳輸之符號 之方法，該符號具有可指示該位元序列之時間期間及係由 第一及第二定界標決定，該方法包括下列步驟： 於一編碼器接收該位元序列； 辨識具有可指示該位元序列之期間之一編碼符號部； 及 附接該編碼符號部至一緩衝符號部而組成一複合符 號，該緩衝符號部具有一期間，其足夠允許由第一定界標 於載波媒體傳播產生之反射於第二定界標傳播前衰變至預 定程度。

   O:\54\54775.ptc 第5頁 2000. 12. 11.029