TW423222B - Data transfer device with a post charge logic - Google Patents
Data transfer device with a post charge logic Download PDFInfo
- Publication number
- TW423222B TW423222B TW088110955A TW88110955A TW423222B TW 423222 B TW423222 B TW 423222B TW 088110955 A TW088110955 A TW 088110955A TW 88110955 A TW88110955 A TW 88110955A TW 423222 B TW423222 B TW 423222B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- data line
- post
- data transfer
- transfer device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0966—Self-timed logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
4 3 22 2 、 五、發明說明(/ ) 發明背景 發明之領域 本發明係關於一種具有後置電荷邏輯之資料轉移裝置 。特別是,本發明係關於一種具有後置電荷邏輯之資料轉 移裝置’該資料轉移裝置在資料轉移之後,初始化於一記 億體裝置中之資料線。 先前技藝之描述 通常,一個後置電荷操作係,在一個資料接收電路經 由資料線而接收由一個資料轉移電路輸出之資料之後,藉 由使用於資料線之上轉移之訊號而初始化資料線。 第1圖表示一個具有後置電荷邏輯電路之傳統資料轉 移裝置之電路圖=於此圖之中,每一個資料匯流排感測放 大器1 0及4 0係透過對應之資料線對D L 1、D L 2、 D L 3及D L 4 ’而與對應之接收部2 〇及5 0連接。. 經濟部智竑財產局員工消費合作社印製 該資料匯流排感測放大器1 〇及4 〇經由對應之資料 線對DL1、DL2、DL3及DL4,轉移高/低準位 資料至該接收部2 0及5 0。此係藉由控制設置於該資料 線DL1'DL2、DL3及DL4與接地電壓之間的資 料驅動兀件N 1、N2、N3及N4而實施。 如示於第1圖,後置電荷邏輯電路3 0及3 2係設置 ,於該資料線對D L 1及D L 2之上,以在資料已經由該資 料匯流排感測放大器1 0轉移至該資料線之後,初始化該 資料線。後置電荷邏輯電路6 0及6 2係設置於資料線對 本紙張尺度適用中國國家標準(CNSM-丨規格(;2]ϋ >= 297公坌) 4 23 222 ύί 經濟部智"財產局員工消費合作社印製 B7 五、發明說明(1 ) D L 3及D L 4之上,以在資料已經由該資料匯流排感測 放大器4 0轉移至該資料線之後,初始化該資料線。 該後置電荷邏輯電路3 0 a包含一個反向器,其用以 於該資料線DL1之上接收資料;一個延遲電路30b’ 其用以延遲由該反向器3 0 a而來之輸出訊號一段時間; —個反向器電路3 0 c,其用以接收由該延遲電路3 0 b 而來之輸出訊號;及一個開關元件P1(其中p1係一個 P MO S電晶體),其係用以控制於資料線D L 1上之電 壓準位,以反應於由該反向器3 0 c而來之一個輸出訊號 。其他的後置電荷邏輯電路3 2、6 0及6 2之結構係與 該後置電荷邏輯電路3 0相同。 在考慮資料匯流排感測放大器及接收部之操作之下’ 具有後置電荷邏輯之傳統資料轉移裝置之操作將於後文詳 細說明。 轉移高準位資料至該接收部之操作將被說明°首先’ 該資料線D L — 1及D L_2之電壓準位係爲一個周邊電 路(未示出)所預先決定,且通常係設定爲一個高準位。 當該資料驅動元件N 1及N 2之一(舉例而言’ N 1 )被 導通,以反應於由該資料匯流排感測放大器1 〇而來之輸 出訊號時,該資料線D L 1之電壓準位係由一個髙準位轉 變成低準位。 首先,於該後置電荷邏輯電路3 0中之PM〇S電晶 體P 1係被關閉,直到該資料線D L 1由一個高準位改變 成低準位,因此,該資料線D L 1之電壓係高準位。當該 4 本紙掁尺度適用中國國家標準(CNSM.1規格(210 x 297公釐) (請先間讀背面之注意事^4:填寫本頁) 訂*' 經濟部智慧財產局員工消費合作社印製 4 2 3 2 z 2 '供 A7 __B7 五、發明說明()) 資料線D L 1之電壓準位改變成低準位,該PMO S電晶 體Ρ Γ將在經過一段時間之後將會導通。 7 因此,該資料線D L 1之電壓準位係被初始化,以反 應於在高準位資料之訊號轉移至該接收部之後的導通之P M〇S電晶體Ρ 1。 相反地,轉移高準位資料至該接收部將予以說明。首 先,該資料線D L_1及D L_2之電壓準位係爲一個周 邊電路(未示出)所預先決定,且通常係設定爲一個高準 位。當該資料驅動元件N 1及N 2之一(舉例而言,N 2 )係被導通,以反應於由該資料匯流排感測放大器1 0而 來之輸出訊號時,該資料線D L 2之電壓準位係由一個高 準位轉變成低準位。於該後置電荷邏輯電路3 2中之Ρ Μ ◦ S電晶體Ρ 2係被關閉,直到該資料位元線D L 2由一 個高準位轉變成低準位,因此,該資料線D L 2之電壓係 高準位13 當該資料線D L 2之電壓準位轉變爲低準位,該Ρ Μ 〇 S電晶體Ρ 2在一段時間之後將會被導通。 因此,該資料線D L 2之電壓準位係被初始化,以反 應於在高準位資料之訊號被轉移至該接收部之後之導通之 PMO S電晶體Ρ 2。 其他的資料匯流排感測放大器4 0及接收部5 0係與 上述之資料轉移裝置之資料匯流排感測放大器及接收部相 同。通常,在該資料轉移裝置之中存在著複數個資料匯流 排感測放大器及接收部。 5 本紙iR尺墁適用中S因家標準(CNS)A丨規格(2]ϋχ 公楚) 裝--------訂---------線 (請先閱讀背面之注意事填寫本頁) 2 3 222…礴 Λ7 __B7 五、發明說明(4 ) 如示於第1圖及上文之說明,傳統之資料轉移裝置包 含複數個後置電荷邏輯電路,每一個後置電荷邏輯電路係、 設置於每一個資料線之上,造成功率消耗上之增加及佈局 區域之增加。 發明槪要 因此,用於解決上述說明之問題的本發明係指一個具 有後置電荷邏輯電路之資料轉移裝置,該資料轉移裝置藉 由使用只有一個資料線對之訊號,而對複數個資料線對實 施後置電荷操作。 爲了達成上述目的,一個根據本發明之資料轉移裝置 包括:複數個資料轉移裝置;複數個資料線對;複數個驅 動裝置,其係連接於每一個資料線及接地電壓之間;複數 個資料接收裝置,其係藉由複數個資料線對而連接至複數 個驅動裝置;及一個後置電荷邏輯裝置,其用以接收一對 資料至複數個資料線對之一對資料線對,且用以對於所有 的複數個資料線對實施一個後置電荷操作。 圖式簡單說明 由下列敘述連同所附圖式,本發明之進一步的目的及 其他優點將變得明白,其中: 第1圖係一個具有後置電荷邏輯電路之傳統資料轉移 裝置之電路圖;及 第2圖係根據本發明之具有後置電荷邏輯電路之資料 轉移裝置之電路圖。 較佳實施例之詳細說明 6 _(請先閱讀背面之注意事Cl: -I * i I 填寫本頁) 訂,. •M'. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國固家標準(Cf\'Sh\.l规格(210 X 297公I ) 4 經濟部智铋財產局貝工消費合作社印製 3 22 2 ^ Λ7 _ 137__ 五、發明說明(t ) 本發明的一個較佳實施例,現在將參考後附圖式而作 詳細說明。 第2圖顯示根據本發明之具有後置電荷邏輯電路之資 料轉移裝置之電路圖。每一個資料驅動元件N 1、N 2、 N 3及N 4 (金屬氧化半導體電晶體)係提供於對應之資 料線 DL — 11、DL__12、DL_13 及 DL — 14 與接地電壓之間,且爲由資料轉移電路(1 0、4 0,亦 即資料匯流排感測放大器)而來之輸出訊號所操作。 該資料線D L —11、DL —12、DL —13及D L_1 4係連接於對應之資料驅動元件之汲極,及該接收 部20及50之內的對應之PMOS電晶體P3、P4、 P 7及P 8之閘極之間。藉由複數個資料驅動元件N 1、 N 2、N 3及N 4之導通/關閉之操作,該資料線由該資 料轉移裝置1 0及4 0轉移資料至該接收部2 0及5 0。 該後置電荷邏輯電路7 0僅接收於複數個資料線對D L_l l、DL — 1 2、DL —13及DL — 1 4中之一 個資料線對的訊號,且初始化所有的資料線對。 該後置電荷邏輯電路7 0包含一個反及閘7 0 a ; — 個延遲電路7 0 b,其用以由該反及閘7 0 a接收該輸出 訊號,且延遲該訊號一段時間;一個反向器電路7 0 c, .其用以由該延遲電路7 〇 b接收該輸出訊號;及複數個P Μ 0 S電晶體P1、P2、P5及P6,每一個電晶體之 閘極係連接至該反向器7 〇 c之輸出端。 該反及閘7 〇 a之輸入端係連接至該資料線D L__l 7 本紙張尺度適用中國國家標準(CN:S)A.l规格(210 X 297公楚> 423222 _B7___ 五、發明說明(t ) 1及D L_1 2,使得在資料線上之訊號係爲該反及閘7 〇a操作*反及〃之操作。 每一個PMO S電晶體P 1、P 2、P 5及P 6係設
置於該電源供應電壓及其對應之資料線D L_1 1、D L _1 2、D L_1 3及DL —1 4之間,且所有電晶體之 閘極係連接至該反向器7 0 c之輸出端。因此,該資料線 之電壓準位可以爲該反向器7 0 c而來之輸出訊號所決定 〇 根據本發明之具有後置電荷邏輯電路之資料轉移裝置 之操作將於下文詳細說明。 首先,轉移高準位資料至該接收部2 0及5 0之操作 將予以說明。 首先,該資料線D L —11、DL__12、DL_1 3及D L_1 4之電壓準位係爲一個周邊電路(未示出) 所決运,且通常係設定爲高準位。此時,該資料驅動元件 N 1、N 2、N 3及N 4之狀態係維持於關閉之狀態。於 此情況下,該資料驅動元件Ν 1及Ν 3係導通,且該資料 驅動元件Ν 2及Ν 4係藉由從該資料匯流排感測放大器1 0及4 0而來之輸出訊號,而選擇性地被關閉。因此,該 - 資料線D L_1 2及DL_1 4之電壓準位係維持於高準 位,且其他資料線D L_1 1及D L_1 3之電壓準位將 會由高準位轉變成低準位。
該資料線D L_1 1至D L__l 4之電壓準位係維持 於初始電壓狀態之高準位,直到該資料線D L_1 1及D 本紙張尺度適用中固國家標準(CNS)A.l規格(210 ^97公釐) 4 23222 - Λ7 ___ 07__ 五、發明說明(1 ) L_1 3之電壓準位轉變爲低準位。因此,於該後置電荷 邏輯電路7 0內之反及閘7 0 a輸出一個高準位訊號,且 該PMO S電晶體P 1、p 2 ' P 5及P 6被從反向器7 0 c而來之高準位輸出訊號關閉。 此後,當該資料線D L_1 1及DL_1 3之電壓準 位轉變成低準位時,於接收部2 0之中之Ρ Μ Ο S電晶體 Ρ 3及於接收部5 0之中之PMO S電晶體Ρ 7係被導通 。因此,一個高準位訊號係被轉移至該接收部2 0及5 0 〇 以此方式,當該資料線D L__l 1及DL_1 3之電 壓準位轉變成低準位時,於該後置電荷邏輯電路7 0內之 反及閘7 0 a而來之輸出訊號係被轉變成高準位,且該P MO S電晶體Ρ 1、P 2、P 5及P 6最後爲由該反向器 7 0 c而來之輸出訊號所導通。因此,一個高準位訊號被 轉移至該接收部2 0及5 0,且連接至該導通Ρ Μ 0 S電 晶體Ρ 1、Ρ 2、Ρ 5及Ρ 6之資料線D L —1 1 ' D L _1 2、DL —1 3及DL —1 4之電壓準位,係再一次 被初始化爲高準位。 與上述情況相反,轉移低準位資料至該接收部2 0及 5 0之操作將被說明。 首先,該資料線D L_11、DL —12、DL —1 3及D L_1 4之電壓準位係爲一個周邊電路(未示出) 所決定,且通常係設定爲高準位。此時,該資料驅動元件 N1、N2、N3及N4之狀態係維持於關閉之狀態。於 9 本紙張尺度適用令國因家標準(CNS)A.l規格(21〇χ 297公) --------------褒--- J (請先閱讀背面之注意事丌#--填寫本頁) 訂- 經濟部智慧財產局員工消費合作社印製 423222
Ki ------- B7_ 五、發明說明(S ) 此情況下’該資料驅動元件N 2及N 4係導通,且該資料 驅動元:件N 1及N 3係藉由從該資料匯流排感測放大器1 0及4 0而來之輸出訊號,而選擇性地被關閉。因此,該 資料線D L一1 1及D l —1 3之電壓準位係維持於高準 位’且其他資料線D L一1 2及DL —1 4之電壓準位將 會由高準位轉變成低準位。 該資料線D L一1 1至DL —1 4之電壓準位係維持
於初始電壓狀態之高準位,直到該資料線D L — 1 2及D L一1 4之電壓準位轉變爲低準位。因此,於該後置電荷 邏輯電路7 0內之反及閘7 〇 a輸出一個低準位訊號,且 該PMOS電晶體Pi、P2、P5及P6被從反向器7 0 c而來之高準位輸出訊號關閉。 此後,當該資料線D L —1 2及DL — 1 4之電壓準 位轉變成低準位時,於接收部2 0之中之PMOS電晶體 P 4及於接收部5 0之中之PMO S電晶體P 8係被導通 。因此’一個低準位訊號係被轉移至該接收部2 0及5 0 〇 經濟部智慧財產局員工消費合作社印製
以此方式,當該資料線D L —1 2及DL_1 4之電 壓準位轉變成低準位時,於該後置電荷邏輯電路7 0內之 反及閘7 0 a而來之輸出訊號係被轉變成高準位,且該p MOS電晶體PI、P2、P5及P6最後爲由該反向器 7 0 c而來之輸出訊號所導通。因此,一個低準位訊號被 轉移至該接收部2 0及5 0,且連接至該導通PMOS電 晶體P 1、P 2、P 5及P 6之資料線D L —1 1、D L 10 本紙張尺度適用10國家標準(CNS)A-i规格(210 X 297公芨) 4 23 222 Λ7 _B7_ 五、發明說明() —1 2、DL_1 3及DL —1 4之電壓準位,係再一次 被初始化爲高準位。 如上所述,藉由資料線之轉移資料之操作,本發明藉 由使用於一對資料線上之訊號,而對於複數個資料線實行 後置電荷操作,因而減少記憶體裝置之區域。 應瞭解的是,在不偏離本發明之範疇及精神之下,許 多其他的變更係明顯的,且熟悉本項技藝人士係容易實施 。因此,後附之申請專利範圍之範疇並不受限於本文之描 述。申請專利範圍應被解釋爲包含存在於本發明之可專利 之新穎特色,包括所有本發明所具有且熟悉本項技藝人士 認爲均等物之特色。 (請先閱讀背面之注意事Jffr填寫本頁) i裝 ·. 經濟部智站財產局肖工消費合作社印製 本紙張尺度適ffl中國國家標準(CNS)A丨覘格(21ϋ X 297公垃)
Claims (1)
- 4 2 2 3 I ABCD 經濟部中央標準局負工消費合作社印製 六、申請專利範圍 1、 一種資料轉移裝置,其包含: 複數個資料線對: 複數個驅動裝置,其連接於每一個資料線及接地電壓 之間; 複數個資料接收裝置,其藉由複數個資料線對,連接 至複數個驅動裝置;及 一個後置電荷邏輯裝置,其用以接收於複數個資料線 對之一對資料線上之一對資料,且用以實施後置電荷操作 於所有的複數個資料線對。 2、 如申請專利範圍第1項所述之資料轉移裝置,其 中,該後置電荷邏輯裝置包括: 一個偵測裝置,其用以於該資料線對上偵測電壓準位 :及 一個初始化裝置,其用以初始化複數個資料線對之電 壓準位,以反應於由該偵測裝置而來之輸出訊號。 3、 如申請專利範圍第2項所述之資料轉移裝置,其 中,該偵測裝置包括: 一個反及裝置,其用以接收於資料線對上之電壓準位 I 一個延遲裝置,其用以延遲由該反及裝置而來之輸出 訊號;及 一個反向器裝置,其用以反向由該延遲裝置而來之輸 出訊號,且用以提供該反向過訊號至該初始化裝置。 4、 如申請專利範圍第2項所述之資料轉移裝置,其 1 本紙張尺度適用中國國家榇準(CNS ) A4現格(210X297公釐) (請先閲讀背面之注意事項孑填寫本頁) 裝‘ 4 23 22 2 as C8 D8 六、申請專利範圍 ' 中1該初始化裝置包括: 複數個Μ0 S電晶體,每一個電晶體係連接於一個電 源供應電壓及一個對應資料線之間。 5、 如申請專利範圍第3項所述之資料轉移裝置,其 中,該初始化裝置包括: 複數個MO S電晶體,每一個電晶體係連接於一個電 源供應電壓及一個對應資料線之間。 6、 一種資料轉移裝置,其包含: 複數個資料轉移裝置; 複數個資料線對,其連接至複數個資料轉移裝置: 複數個驅動裝置,其連接於每一個資料線及接地電壓 之間; 複數個資料接收裝置,其藉由複數個資料線對,連接 至複數個驅動裝置;及 一個後置電荷邏輯裝置,其用以接收於複數個資料線 對之一對資料線上之一對資料,且用以實施後置電荷操作 , 於所有的複數個資料線對1 經濟部中央梯率局員工消費合作社印裝 本紙張尺度遄用中國國家揉準(CNS ) Α4規格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0024837A KR100365561B1 (ko) | 1998-06-29 | 1998-06-29 | 포스트차지 로직을 갖춘 데이터 전달장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW423222B true TW423222B (en) | 2001-02-21 |
Family
ID=19541356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088110955A TW423222B (en) | 1998-06-29 | 1999-06-29 | Data transfer device with a post charge logic |
Country Status (4)
Country | Link |
---|---|
US (1) | US6211700B1 (zh) |
JP (2) | JP2000224203A (zh) |
KR (1) | KR100365561B1 (zh) |
TW (1) | TW423222B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229511A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US5479646A (en) | 1993-02-19 | 1995-12-26 | Intergraph Corporation | Method and apparatus for obtaining data from a data circuit utilizing alternating clock pulses to gate the data to the output |
US5488319A (en) * | 1994-08-18 | 1996-01-30 | International Business Machines Corporation | Latch interface for self-reset logic |
US5532622A (en) * | 1995-04-24 | 1996-07-02 | International Business Machines Corporation | Multi-input transition detector with a single delay |
KR0146169B1 (ko) | 1995-06-30 | 1998-12-01 | 김주용 | 포스트 차지 로직에 의한 펄스 전달 장치 |
US6087855A (en) * | 1998-06-15 | 2000-07-11 | International Business Machines Corporation | High performance dynamic multiplexers without clocked NFET |
-
1998
- 1998-06-29 KR KR10-1998-0024837A patent/KR100365561B1/ko not_active IP Right Cessation
-
1999
- 1999-06-22 JP JP11175335A patent/JP2000224203A/ja active Pending
- 1999-06-29 US US09/342,068 patent/US6211700B1/en not_active Expired - Lifetime
- 1999-06-29 TW TW088110955A patent/TW423222B/zh not_active IP Right Cessation
-
2009
- 2009-09-29 JP JP2009224251A patent/JP4687819B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000224203A (ja) | 2000-08-11 |
KR100365561B1 (ko) | 2003-02-19 |
JP2009303272A (ja) | 2009-12-24 |
KR20000003577A (ko) | 2000-01-15 |
JP4687819B2 (ja) | 2011-05-25 |
US6211700B1 (en) | 2001-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW407397B (en) | Reduced voltage input/reduced voltage output tri-state buffers and methods therefor | |
TW381265B (en) | Semiconductor integrated circuit having triple-state logic gate circuits | |
TW383501B (en) | Flash memory component | |
US5400295A (en) | Semiconductor integrated circuit device and semiconductor memory device | |
US5204560A (en) | Combined sense amplifier and latching circuit for high speed roms | |
TW509965B (en) | Mixed swing voltage repeaters for high resistance or high capacitance signal | |
TW503612B (en) | Semiconductor integrated circuit apparatus | |
KR930003149A (ko) | 공통 입출력선을 가지는 데이타 전송회로 | |
TW498344B (en) | A SDRAM with a maskable input | |
TW396340B (en) | OCD with low output capacitance | |
TW463462B (en) | Integrated semiconductor-circuit | |
US6058059A (en) | Sense/output circuit for a semiconductor memory device | |
TW451205B (en) | Sensing circuit and method | |
TW423222B (en) | Data transfer device with a post charge logic | |
TW451223B (en) | Semiconductor memory device having row decoders and column decoders which do not generate leakage current in stand-by state | |
TW448479B (en) | Semiconductor memory device | |
JP2003036674A5 (zh) | ||
TW392107B (en) | Self-resetting dynamic logic circuits and method for resetting the circuits | |
JP2001015687A5 (zh) | ||
TW445714B (en) | Capacitor-coupled differential logic circuit | |
EP0744833A2 (en) | A flip-flop | |
US5327317A (en) | Self-terminating data line driver | |
JP2009523329A (ja) | 単一閾値で単一導電型の増幅器/バッファ | |
TW403910B (en) | Semiconductor memory device | |
US5883528A (en) | Five volt tolerant TTL/CMOS and CMOS/CMOS voltage conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |