TW413981B - Design of analog boundary scan circuits - Google Patents
Design of analog boundary scan circuits Download PDFInfo
- Publication number
- TW413981B TW413981B TW85102458A TW85102458A TW413981B TW 413981 B TW413981 B TW 413981B TW 85102458 A TW85102458 A TW 85102458A TW 85102458 A TW85102458 A TW 85102458A TW 413981 B TW413981 B TW 413981B
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- circuit
- test
- input
- patent application
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
413981 A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明() 1 數位電路之邊界掃瞒或稱爲遇邊掃瞒(Boundary Scan )巳由國際電機電子協會(臟)建立規模訂定標準爲臓 Std· 1149· 1,並廣ίΚ*地運^於工業界。但是在類比電路領 域内尚未對於類似的標準形成共識,目前在類比電路方面 5所提出之建議案大致可分成兩類;其一爲將需要觀察之類 比訊號經由類比數位轉換器(ADC)轉換成數位訊號,再利 用數位紙號之測試方法進行测試,所需輸入之測試訊號則 以數位訊號的方式產生,再經数位類比轉換器(DAC)轉換 成爲所需之類比訊號,由於此方法必需使用類比數位轉換 10器(ADC)及數位類比轉換器(DAC),故其成本接高,在速度 及精確度上均難以符合要求。另一類則直接利用類比匯流 排(Analog bus)的方式将所需之類比訊號直接觀容或輸入 ’此方法最大缺點在於同一時間内僅能輸入一測試訊號, 同時亦僅能輸出一觀客點之訊號,因此其測试速度相當緩 15慢,且無法同時掌握不同之測試點。 本發明提出二種全新之類比邊界掃瞄設|十,利用取樣 /保值(Samp le & ho Id,S/Η)電路將電路中不同點之钒號 同時取下再經由類比匯iil棑遂一輸出觀容。亦可先將需要 20的各種輸入ΙΛ號分別错存到各輸入點之取樣/保值β/Η)電 路’再同時輪入電路中進行測试。另外亦可在輪入訊號之 同時進行輸出之動作’因此測城速度及測故品質均可欠幅 24度提高。本發明”類比邊界掃瞒電路設计”包栝兩種用途 (讀先聞讀背面之注意事項再填寫本頁)
-X 卜訂 本紙張尺度適用中國國家棣準(CNS ) A4規格{ 21〇Χ297公釐) 經濟部中央標準局貝工消費合作.社印災 413981 A7 _________ _B7___________ 五'發明説明() 1 ,其中之一爲直流(DC)電壓之測试;另一爲包括前者之功 能*更添加依照使用者之需要選擇一對輸入/輸出點進行 .類比钒號的交流(AC)測試之功能。 5 本發明”類比邊界掃瞄電路設计〃包括兩種方式*其 一爲直流(DC)類比邊界掃瞄電路設纤;另一爲交直流兩用 (DC & AC)類比邊界掃瞄電路設计。直流(DC)類比邊界掃 瞒電路設计,其類比邊界掃啦元件(Analog Boundary Scan cell)包含一取樣/保值(S/Η)電路,4個開關,一個 10兩輪入端之多工器,及一ϋ選擇校(optional)之緩衝器。 其測試邏輯電路(Test logic)則包括取值(Capture)及改值 (Update)開關的控制電路’以及可產生移入(Shift_in)及 移出(Shift_out)訊號之電路。 15 交直流兩用(DC & AC)類比邊界择瞄元件設許包括一 取樣/保值(Sample & hold,S/Η)電路、6個開關,以及 一個選擇性(optional)之緩衝器。 20 本發明”類比邊界掃瞄電路設计”不論任一種方式均 於電路設纤中定義四個指令,類比_ (AnaloS_SamPle) 、類比预存(Analog-Preload)、頰比内部測試 Intest)、類比外部測就(Analog-Extest)。 24 (請先閱讀背面之注意事項再填寫本頁) U丁 本紙張尺度適用中國固家標嗥(CNS ) A4規格(210+X297公釐> A7 413981 B7 ___ 五、發明説明() 1 直流(DC)類比邊界掃猫電路,係於任一類比接腳處加入 一個週邊掃瞄元件,所有的週邊掃瞄元件可區分為輸入掃瞄 單元及輸出掃瞄元件二類,此二類週邊掃瞄元件分別連接至 類比輸入測試匯流排(AITB)及類比輸出測試匯流排(AOTB)。 5 直流類比邊界掃瞄元件,亦可稱為邊界掃瞄單元,其取樣 /保值(S/Η)電路如圖一所示,以儲存待測試或待輸入之訊號。 囷一開關S關上時VI之電壓可存於電容CH中,而此時V0之 10 電壓亦將隨著VI而變化,當開關S打開時VI的訊號被隔離, 而VO、CH將保持S打開之瞬間的VI值。4個開關如圖二(a) 所示,爲取值(Capture)、移入(Shift_in)、移出(Shift— out)及改值(Update)以進行各種不同測試狀態之控制。 掃瞄元件之取値(Capture)開關可捋各種輸入纨號分別儲 15存到各輸入點之取樣/保值(S/Η)電路,再利用移入(Shift
Jn)開關同時輸入電路中;另外亦可在輪入訊號之同時利 用移出(Shift_out)開關進行輪出之動作。而如圖二(b) 所示爲擁有緩衝器(buffer)之掃瞄元件,該緩衝器之作用 在於隔絶正常輪入電壓與取樣/保值(S/Η)電路,降低類比 20邊界掃瞒元件(boimdary scan cell)對原電路之影響,由 於其結構内涵蓋额外電路,使用者可依照其對測試品質要 求之高低決定是否使用緩衝器。 f* 24 直流類比邊界掃猫元件可置於電路之輸入接頭或輸出接 __6_ 本紙張尺度刺帽财縣(CNS ) 44祕(2丨GX297公趁) '' (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消t合作社印¾. K) 413981 --^___^___ 五、發明説明() 1 頭,其設計之多工器(MUX)由一 Α模式(A—mode)訊號控 制以用於聯接類比輸入(Analog_i即ut)或取樣/保值(S/H) 電路中的訊號至類比輸出(Analog__output);利用一個取樣 /保值(S/Η)電路將類比訊號儲存下來。在電路正常情況運 5 轉時類比輸入(Analog_input)直接連接至類比輸出(Anal〇g_ output),而在測試時類比輸入(Analog_input)則連接到取 樣/保值(S/Η)電路。 此掃瞄元件(cel 1)之控制或觀察·均由谷開關之詋號所 10控制,亦即類比訊號之測試均由測試邏輯電路控制,此測 滅邏輯電路(Test logic)包栝数位遇邊掃瞄之控制器,即 測試赖出入痒控制器(TAP cont「〇 11 er),可使額外面積大 爲降低。此等控制訊號可由傳統數位掃瞄電路之測城輸出 入锋控制器(TAP controller)及一些額外電路產生。欲觀 15察類比輪入(Ana log_ input)處之電壓,則取值(Capture) 開關應爲ON,其餘開關爲OFF,故訊號可儲存在取樣/保值 (S/Η)電路中,其後取值(Capture)開關轉爲OFF而各種 不同掃瞒單元(scan cell)的移出(Shift out)開關可輪 流爲ON »因此可運用類似掃瞄方式將不同點的電愚經由移 20出(Shift__out)開關及類比測试匯流棑(Analog test bus )移出加以觀容。 控制輸入類比訊號之取樣/保值(S/Η)電路,則可輪流 24轉爲〇H各不同單元(cell)之移入(Shift, in)開關,同時 -... 一_-_____2__ 本紙張尺度適用中國國家標準(CNS > Λ4規格(2ΪΟΧ 297公釐) (請先聞讀背面之注意事項再填窍本頁) 訂 經濟部中央標準局員工消費合作社印裝 A7 413981 _________B7 五、發明说明() 1 将玫輪入之饥號置於類比測試匯洗排(Analog test bus)上 ,最後再轉爲ON而将紙號同時輪入待測電路。 直3^(1)〇類比邊界掃猫電路架構如圖三所示,在每·一 5 個類比接腳處都加入一個週邊掃瞄單元,所有的週邊掃瞄 單元區分為輸入掃瞄單元及輸出掃瞄單元二類,此二類週 邊掃瞄單元分別連接至類比輸入測試匯流排(ΑΓΓΒ)及類比 輪出匯流排(A0TB)。再利用二根測試接腳;亦即類比測試 輸入(ATBI)及類比測試輸出(ATB0)以抓取類比輸入測試匯 10流排及類比輸出匯流排上的資料。 組合每一條類比測試匯流棑與此匯流排相連接的遇邊 掃瞄單元,可控制週邊掃瞄單元上的移入(Shiftjn)及移 出(Shift_out)開關,達到類似數位移位暫存器的功能, 15移位操作的方式描迷如下: 經濟部中央標準局員工消費合作社印繁 依序由第一悃至最後一個遇邊掃瞄單元輪流關上掃瞄 單元上的移入(Shiftjn)開關而移入類比資料,則測試資 料即可透過類比測試匯洗棑錯存在相關的取樣/保值(S/H) 20電路。同理,若依序關上週邊掃瞄單元上的移出(Shifts out)開關,則可經由測城匯流排(test bus)觀察電路内 部之測試資料。若同時關上所有遇邊择瞄單元的取值( Capture)間關,則可進行卑行輸入或取樣的動作,若同時 24關上改值(Update)開關,則可進行並行輪出或控制測試電 _____ -____ 只 本纸乐尺度i㈣中國國家標季(CNS ) ( 2l〇X297/S57 413981 五、發明説明() 1 路之狀態。另外本架構亦包栝數位遇邊掃瞒之功能•其中 測試邏輯電路(Test logic)之測弒資料輸入(Test data input,TDI)、測試資料輪出(Test data out,TDO)、測 试模式選擇(Test mode select, TMS)、測试時朦(TCK)爲 5 國際電機電子協會(IEEE)標準StcL 1149,1之標準接腳, 故可進行混·塑電路(Hixechsignal system)之測战。 本發明直流(DC)類比邊界持瞄架構利用測试邏輯電路 (Test logic)產生控制訊號之電路,如圓四所示,包括取 10值(Capture)及改值(Update)開關的控制電路;其中由一 反(AHD)閘與一或(0R)閘連接電路而產生取值(Capture) 開關之訊號,由一及(AND)閘產生改值(Update)之控制開 關钒號。如圖五所示中包含一可產生移入(Shift _ir〇及移 出(Shift_out)訊號之電路,此電路由一移位暫存器、三 15個及(AND)閘及二個或(0R)閘。 本發明”類比邊界掃瞄電路設计”之電路設计所定義 之四個指令爲: 經濟部中央標準局貝工消費合作社印裝 -- H- : fn - rn - I— -I- -I J ^^^1 11^ n·— ^^^1 一 (請先閲讀背面之注意事項再填寫本頁) 20 類比取樣(Ana log-Sample)指令: 在正常操作狀沉下,關上所有遇邊掃瞄元件上的取值 (Capture)開關,則可由測試點上資料取樣並儲存在週邊 掃瞄單元内。若依序關上所有週邊掃瞄單元上移出(Shift 24 „out)開關,則先前取樣所得之測試資料將依序出現在測 ___9__ 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 五 413981 A7 f明8:1^棑。)實施本指令模式,當測試輸出入埠(TAP)控制 器進入資料暫存器之取值狀態(Capture-DR)及測试時脈( TCK)脈波在上升邊緣時,可抓取測試資料。而所取樣的測 試資料可在測試輪出入埠(TAP)控制器進入輸出或資料暫 5存器之移值狀•態(Shift-DR)時被送出。 類比預存(Analog-Preload)指令: 依序關上相關的遇邊掃瞄單元上的移入(Shift」n)開 關,該指令透過測試匯流棑,預先將資觸存在取樣/保 10值(S/H>電路。當關上某一個遇邊掃瞄單元上移入(Shift in)開關時,出現在測試匯流上的钒號將被错存在週邊掃 瞄單元的取樣/保值(S/Η)電路内。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印51 類比内部測試l (Ana l〇g-Intest)指令: 該指令包括将測試訊號經由輸入週邊掃瞄單元運送至 應用電路,以及將測試後结果經由輸出掃瞄單元送出。在 執行本指令前,需先孰行類比預存(Anal〇g-prel〇ad)指 令將測试信號儲存至輪入週邊掃瞄單元。同時關上各輪入 遇邊掃瞒單元的改值(Update)開關*而將測試信號運送至 20應用電路。其次同時關上各輸出遇邊掃瞄單元上的取值( Capture)開關,狐取應用電路獲得的結果,然後觀幕用移 位方式運送出來之資料,在類比内部測試(Analog-Intest )模式中*測試向量可透過類比測試輸入(ATBI)接腳送 24八週邊掃啦元件,當測試輸出入埠(TAp)控制器在資料暫 10 15 ^---------tr:------ 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 經濟部中央標率局員工消費合作社印製 413981 A7 __B7___ 五、發明説明() 1存器之改值狀態(Update-DR),且在測弒時脈(T®下降 邊緣時,測试向量可運送至應用電路。挪試勤作可進行於 資料暫存器改值狀態(Update-DR)及資料暫存器之取值狀 態(Capture-DR)之間,當控制器在資料暫存器之取值狀態 5 (Capture-DR〉,及測試!時脈(TCK〉上升邊緣時’其測試'姑 果错存至應用電路的輪出遇邊掃瞄單元,接著使用類比測 試輸出匯流棑(_)運送出來期I。若需要一组以上測試 向量時,則將測試向量運送至輸入遇邊捧瞄單元的同時, 可運送輸出遢邊掃瞄單无内的測試結果加以觀察0 10 類比外部測试(Analog-E)dest)指令: 本指令用於測試晶片外的連接線,其工作原理與類比 内部測战(Analog-Intest)類似,僅將角色由輸入掃瞒單 元更換爲輸ά掃瞒單元。亦即執行類比外部測試(Analog-15 Extest) 指令, 由輸出遇邊掃瞄單元送出測試向量 ,而輪 入遇邊掃瞄單元則捕捉測試结果。當選用類比外部測試( Analog-Extest)指令時,可導致晶片輪出部分成爲一種選 擇開關;A模式(A_nKxie)被設定爲"1々,測試向量可直 接傳送至電路板的連接線上〇於完成測誠後,再透過類比 20測試睚流排将輸入遇邊掃瞄内的測試结果送出來觀察。 執行類比预存(Analog Preload〉指令時,兩條類比測 試匯流排可同時提供輪入及輸出類比信號至遇邊掃瞄單元 24 ,故可同時在兩條匯流排上進行移位動作。而執行類比取 __11____ 本紙張尺度適用中國國家榡率(CNS ) A4規格(210X297公釐) ^^^1 ^^^1 ^^^1 Jl^l tuf ID· L —^κ ^^^1 In 一nJI (請先閱讀背面之注意事項再填寫本頁) A7 B7 413981 五、發明説明() 1 樣(Analog-Sample〉指+時,兩條匯流排都用於截秦取樣 得到的信號,老位的動作亦可在兩條匯棑上同時進行 。執行類比内部測战(Analog-Intest)及類比外部測試( Analog-Ebctest)兩指令時,當一條匯流棑提供測試向量, 5 則另一條匯流排可觀察測弒結果。 直流(DO類比邊界掃瞄電路設針之遲輯電路,產生控 制類比遇邊掃瞄單元上開關的信號,如表⑴所示。定義 上迷執行指令之開關狀態,表中々關々表示執行某指令時 10,某一段時祕於々關"狀態,而"開々表示此開關一直 保挣在"開"的狀態。由此表格可獲知圖(四)之取值( Capture)及改值(Update)開關的控制電路。於輸入遇邊 掃瞒單元*當執行類比取樣(Ana log-Sample)或類比外部 測試(Analog-Eictest)指令且測试輪出入缘(TAP)控制器 15移至資料暫存器之取值狀態(Capture-DR〉時,取值( Capture)開關呈現關閉,同理當測離出入埠(TAP)控制 器在資料暫存器之改值狀態(UpdateHDIO,且執行類比内 部測R (Analog-Mest)指令時,改值(Update)開關呈現 關閉。亦可運用同樣方法獲知輪出通邊掃瞄單元開關的控 20制電路。 移入(Shift_in)及移出(Shift_out)的控制電路如圖 (五)所示,若測试輸出入洚(TAP)控制器在資料暫存器之 24 取值狀態(CaptureHDR)時,控制字元 A ( Control-bit —_12__ 本紙張尺度適用中國國家榡準(CNS > A4规格(210X297公釐) ^^1 ^^1 J— j: I ―― ^^1 L- ^^1 ^^1 —^ϋ I 1 (請先閱讀背面之注意事項再填寫本頁) 經濟部令夬標準局貝工消費合作社印裝 413981 A7 B7. 經濟部中央標準局員工消費合作社印裝 五、發明説明() 1 A〉及控制字元B (Contro卜bit B)被重設爲"1 Λ,移 位暫存器A (Shift-Register A)紐位暫存器B (Shift-Register B) 被設爲 "〇 " 。 一旦測試輪出入琢 (TAP) 控 制器狀態移至資料暫存器之移值狀態(Shift-DR),在控制 5 字无(Control-bit >内的々1 "被運送至移位暫存器( Shift-Register)而此々被由左往右移動。因此移位 暫存器上的正反器於任何時間内皆只有一個位置的輪出爲 "1 "。移位暫存器(Shift-Register〉的輪出用於致能控 制移入(Sh ift Jn)及移出(Sh ift+oirt〉開關的邏輯問。由 10於移位暫存器(Shift-Register)的第一個正反H·連接第一 個類比遇邊掃瞄單元,第二個正反器連接第二個遇邊掃瞄 單元,以此類推。因此當正反器的輪出爲"1 "則其相對 的遇邊掃瞄單元的移入(ShiftJn)或移出(Shift_out) 開關可能被關閉。另外,控制字元(Control-bit)的輸入 15必须被接地,以使控制字元(Control-bit)在測试輸出入 疼(TAP)控制器離開資料暫存器之取值狀態(Capture-DR) 時被設爲"0 ",且在移位暫存器内部亦保持一個"1々。 20 本發明”類比邊界掃瞄電路設计”之另一種方式,其 係交直流兩用(DC & AC)類比邊界掃瞄電路設计.該電路 設S十之類比邊界掃瞒元件(Analog Boundary Scan cell) 包括一取樣/保值(S/H)電路及6個開關,及一個選擇性( 24 optional)之緩衝器。交直流兩用(DC & AC)類比邊界掃 _13__ 本紙張又度適用中國國家標準(CNS ) Μ規格(210X297公釐) I --- ^^1 I - -I」 l^i I (請先閱讀背面之注意事項再填寫本頁). 經濟部中央標準局貝工消費合作社印製 413981 五、發明説明() 1 瞄單无之測试邏輯電路(Test logic)電路設计如圖六(a) 及圖六(b)所示,包括SI、S2、S3、S4,、S5、S6等六锢開 關以進行不同測試狀態之控制,且利用取樣/保值(S/Η)電 路错存類比钒號,其中具選擇性(optional)之緩衝器”係 5 運用與直流(DC)類比邊界掃瞄无件設计相同原埂,亦即可 減少取樣/保值(S/Η)電路對正常輸入電壓之影響,此元件 可置於電路之輸入或輪出接頭。交流類比訊號經由類比輸 入匯洗排(ΑΓΓΒ)送至應用電路,再由類比輸出匯流排捋交 流類比訊號送至外界觀容。亦可挎交界測試钒號透過類比 10測试輪出匯洗排(ADTB)送至晶片間之接線,再由類比測試 輸入匯洗排(ΑΓΓΒ)将交流響應送出觀客。 交直流兩用(DC & AC)類比邊界掃瞄電路設计之開關 S1、S3的組合功能好比一個多工器*主要選擇將正常工 15作信號或測试信號接至待測電路或外接線路上。該邊界掃 瞄單元可進行觀^控制兩種工作模式,而其間所需之開 關控制信號可由國際電機電子協會標準(IEEE Std.) 1149 *1之測试輪出入沬(TAP)控制器及一些額外的電路產生。 在截寨之工作模式中,欲測試直流信號則將S2、S4開關 20關閉,而將各測試點取樣之信號保存在取樣/保值(S/H)電 路中,該取樣之資料則透過控制信號依序捋各邊界掃瞄元 件中的S5、S6開關加以關閉,由測試匯流棑 (test bus) 取出測试訊號。此種方式有如同數位電路之々择瞒( scan 24 )"設计。在控制之工作模式中待測誠之資料須先存在取 本紙張μ適用中ϊΐι家g率(CNS) Α4規格(210χ297公着) ^^1- trli ^^^1 ^^^1 ^^^1 In HI _^ipi - Ϊ ---- ^^^1 ^^^1 ^^^1 一^I (请先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局負工消費合作杜印裝 413981 A7 B7」 五、發明説明() 1樣/保值(S/Η)電路中,此乃經由依序關閉各迻界掃瞒元 的S4、S6關開加以完成,所需之測试資料則由測試匯流 排輸入。其後,同時關閉各掃瞒元件之S3、S5開關,將 预存在取樣/保值(S/Η〉電路中的測試資料運送至待測试電 5 路。有關交流信號之測試,必须先選擇一對測試交流信號 點;亦即關閉相對一測試點之邊界掃瞄元件S3、S6開關 ,且由測試匯洗排運送出交洗信號至該點;再關閉相對另 一測試點之邊界掃瞄元件之S2、S6開關,由另一測試匯 流棑得到交流響應。 10 交直流兩用(DC & AC)類比邊界掃瞒之架構與直流(DC )類比邊界掃瞄之設计均在每一個類比接腳處都加入一個 邊界掃瞄單无。 15 所有的邊界掃瞄單元區分爲輪入掃瞄單元及輸出掃瞄 單元二類,此二類邊界掃瞄單元分別接至類比輸入測試匯 流棑及類比輪出匯洗排。此外再利用二個測试接腳,即類 比測試輪入(A1BI)及類比測试輪出(ΑΊΈ0〉抓取類比輸入 測試匯洗棑(ΑΓΓΒ)及類比輸出匯洗排(AOTB)的資料。利 20用測试遲輯電路(Test logic)產生之控制訊號,可使類比 訊號經由輸入測試匯流排(ΑΓΓΒ)及類比輸出匯流排(Α0ΤΒ )依序運送至各類比週邊掃瞄元件,最後再同時運送至待 測電路以進行測試。類比訊號之測試均由測试邏輯電路( 24 15 <請先閱讀背面之注意事項再填寫本頁) ,βΓ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210XW7公嫠) 413981 A7 B7 五'發明説明() 經濟部中夬標率局貝工消費合作杜印裝 (請先閱讀背面之注意事項再填寫本頁〕 1 (Test logic)控制,該測試邏輯電路(Test logic)包括 數位遇邊掃瞒之控制器,即測战輪出入痒控制器(TAP controller〉,可使额外面積大爲降低。利用該測試遲輯 電路(Test logic)產生之控制訊號,可使類比訊號經由類 5 比輸入測試匯流棑(ΑΓΓΒ)及類比輸出匯流棑(A0TB)依序 運送至各類比週邊掃瞄元件,最後再同時運送至待測電路 以進行測轼。當類比钒號經由輸出測試匯流棑(_)依序 送入各輪出類比掃瞄无件時,存在於各輪入掃瞄元件之類 比紙號可同時經由輪入測試匯流排(ΑΓΓΒ)依序輸出。或可 10將吏流類比訊號經由類比輸入匯洗排(ΑΓΓΒ)送至應用電路 ,或由類比輸出匯流棑將交流類比钒號送至接線總路。組 合每一條類比測試匯洗棑與此匯波排相連接的邊界掃瞄單 元,可在邊界择瞄單元上的S4、S6及S5、S6開關的控制 下,達到類似數位移位暫存器的功能;其中測試訊號或正 15常電路之訊號可由開關S1、S3,經由控制钒號加以選擇, S2、S4開關可將輪入資料取下儲存於取樣/保值(S/Η)電 路*亦可利用S4、S6開關將類比訊號資料农序輸入取樣/ 保值(S/Η)電路,利用S5、S6開關由取樣/保值(S/Η)電 路中抓取類比钒號資料,由S3、S6開關將交流類比钒號 20運送至應用電路或接線網路,亦可由S2、S6開關將交流 類比訊號響應輪送出以便觀寨。其移位操作方式描述如下 24 類比資料的移入,可依序地由第一個至最後一個邊界 ____m 本紙張尺度適用中國國家橾率(CMS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 413981 A7 --—_____B7 五、發明説明() 1掃瞄單无輪流關上掃瞄單元上的S4、S6開關•如此測試 資料即可透過類比測試匯波排錯存在相關的取樣/保值(S /H)電路之中。同理,若依序關上遇逄掃瞄單元上的S5、 S6開關,則測試資料即可由測試匯;'良排量得。至於並行輸 5 入的動作,可同時關上所有邊界掃瞄單元上的S2、S4開 關’如此可捋不同測試龙的資料取樣错存在相關的取樣/ 保值(S/Η)電路之中。同理可進行資料之並行輸入。本架 構亦可執行湛•塑訊號之測試,即亦具有數位邊界择瞄之功 能。 10 交直流兩用(DC & AC)類比邊界掃瞄電路設纤中亦定 義四個指令: 類比取榡(Analog-Sample)指令: 15 此指令可將不同測試點之資料同時取下;當執行此指 令時,必银先關上所有的逢界掃瞄元件上的S2、S4開關 ,以便進行孤取各測試點資料,接著依序關閉各掃瞄元件 之S5、S6開關並經由測試匯;3IE#将所取樣之資料送出。 執行類比取樣(Analog-Sample)指令當測試輸出入车(TAP 初)控制器進入資料暫存器之取值狀態(Capture-DR)且在測 試時脈(TCK)权波處於上升邊缘時抓取信號;測試時脈( TCK)脈波處於下降邊緣時取樣之信號得以保拎。接著在測 _出入埠(TAP)控制器進入移值狀態(ShiftHDW時取樣 24資料依序運送出。 ) A4規格(210X297公釐) I--------- 民----^___L 丁 1 Λ '-口· (請先閱讀背面之注意事項再填寫本頁) 413981 A7 B7. 經濟部中央標準局員工消費合作社印製 五、發明説明() 1 類比预存(Ana log-Pre load)指令: 透過測弒匯波排執行此指令,预先將資剩错存於取樣 /保值(S/Η)電路中,由控制電路农序關閉相關的邊界掃瞄 單无中S4、S6開關以完成資料的预存勤作。亦即關閉某 5 一個逄界释瞄單无的S4、S6開關*可將出現在測試匯流棑 上的信號儲存在邊界择瞄單元的取樣/保值(S/Η)電路内。 類比内部測试(Analog_intest)指令: 執行此指令前需領先利用類比預存(Ana 1 og-P「e load 10 )指令將測試資科错存在邊界掃瞄單元上。而後,同時關 閉輸入邊界掃瞄單无的S3、S5開關,以便將直流測試信 號運送至應用電路中。吾人亦可先行選揮某一對測試點, 而後透過測試匯流排將交流信號運送入應用電路且利用另 一測試匯流排得到交流響應。執行直流信號測試;係先將 15測试信號運送至應用電路後,關閉輪出邊界掃瞄單元中的 S2、S4開關,因而可進行測試響應之取樣,接著再利用 掃瞄出所取樣之结果以供觀客。經由類比測试輪入(ATBI) 匯流•棑運送測试向量至輸入邊界掃瞒單元後*該到試向量 將在測試輸出入埠(TAP)控制器進入資料暫存器之改值狀 20態(Update-DR>且測試時脈(TCK)脈波處於下降邊緣時 被運送至應用電路中。接著在測试輸出入洚(TAP)控制器 進入資料暫存器之取值狀態(Capture-DR)後且測試時脈 (TOO脈波處於下降邊緣進行測試響應之取樣而保挣於輸 24出邊界掃瞄單元上,且測誠輸出入埠(TAP)控制器在資料 _1S_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210><297公釐)
In- n ^^^1 I ·ϋι I ^n· in VJI j λ"- . (請先閱讀背面之注意事項再填寫本頁) 413981 i7 A / B7, 五、發明説明() 1 移值狀態(Shift-DR)下依序將測試结果掃瞄出來。執行交流測 R:只有唯一的一對邊界掃瞄單元與測試匯洗排連接。此一對 測弒點之選擇方式係於測試輸出入埠(TAP)控制器進入_多 值狀態(Shift-DR) η次以便選擇出所需要的交流輸入測試爲 5 ,而後於其測試輸出入埠(TAP)控制器進入暫存狀態(Pause _DR) m次以便選擇出所需之交波輪出響應點。 類比外部測试(Analog-Extest)指令: 執行此指令用以測試晶片外的連接線,或測試直流或 10交该•信號。執行此指令必須打開所有的邊界掃瞄單元中S1 開關,方能阻離應用電路的影響。此外如同類比内部測試 (Analog」ntest)指令一般,需事先利用類比預存(Analog -Preload)指令,将測试向量預存於主輸出邊界掃瞄單元 ,該掃瞄單元係扮演接蟓線路的輸入角色,且在測试輸出 15入嗥(TAP)控制器進入指令暫存器之改值(Update_IR > 經濟部中央標隼局貝工消費合作社印裝 i i^i— ^^^^1 L {請先閲讀背面之注意事項再填寫本頁) 狀態而測弒時脈(TO)脈波處於下降邊緣時捋測試向量送 入接線線路。另一晶片之主輸入邊界掃瞄單元係扮演接線 線路的輪出亦即接受端,此端在測試輪出入埠(TAP)控制 器進入資料暫存器之取值狀態(Capture-DR)且測試時脈 20 (TCK)脈波處於下降邊緣将保持測試響應之取樣,而在測 试輪出入埠(TAP)控制器進入資料彩值狀態(Shift-DR)下 透過類比輸入測試匯(ΑΓΓΒ)匯*;JL排掃瞄出。執行交流 測試則係利用測試輪出入埠(TAP)當控制器進入資料暫存 24 19 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 413981 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 1器之暫停(PauseJ)R)及資料暫存器之彩位狀態(Shift_DR) ,可分別選擇輪入及輸出測試點,以:便進行交洗信號之輸 入及測試響應之輸出。 5 交流類比邊界掃瞄電路之開關控制電路,係產生控制 信號的電路*表⑵所示爲執行測试指令之開關狀態。控 制信號由圖八、圖九與圖十之電路產生;其圖八爲移位器 (SHIFTER)電路、圖九爲整禮控制電路、圖十爲個別邊界 掃瞄控制電路。 10 經濟部令央標率局員工消費合作社印製 移位器(ShiftER)電路如圖八所示,該電路中的控制 字元(control-bit)電路其輪入爲零,當發生择瞄動作時 整禮移位器(ShiftER)電路中只有單一镝〃 1 〃在移位暫 存器(Shift_register)電路中。而輸入邊界掃瞒單无當 15測试輸出入埠(TAP)控制器進入資料暫存器之取值狀態( Capture_Di〇 時,此控制字元(control-bit)被爲" 1 ",而移位暫存器(Shift-register)則被設定爲々 ,且在測試輸出入埠(TAP)控制器進入資料暫存器之移位 狀態(Shift_DR),控制字元(control bit)中的々1々將 20進入移位暫存器(Shift_register)而由左而右地進行掃 瞒,此移位暫存器(Shift-register)之輸出將致使對應 之邊界掃瞄單元與測試匯流棑連接。輪出邊界捧瞄單元當 測試輪出入洚(TAP)控制器進入資料智存器之取值狀態( 24 Capture_DR)或資料暫存器之出口一 (EXIT1_DR)狀態時 __20 _ 本紙張尺度刺巾關緖準(CNS ) Λ4規格(2IGX297公釐) ' 經濟部中央梯率局貝工消费合作社印裝 4139B1 A7 B7 五、發明説明() 1 ,此控制字无(control bit)被設定爲"1 ",而移位暫 存器(Shift„register)則被設定爲當測試輸出入 库(TAP)之控制器進入資料暂存器之移位狀態(Shift一 DR)或資料暫存器之暫停(Pause_DR)狀態時,控制字元 5 (contro丨bit)中的〃1々捋由左而右地進行掃瞄而進入 移位暫存器(Sh ift-reg ister)中,此移位暫存器之輸出亦 使對應之邊界掃瞄單无與測試匯洗排連接。其中dff信號 爲移位器(ShiftER)控制電路的一個輸出,此輪出信號係 某邊界掃瞒元件控制電路的一個輸入,而此移位器控制電 10路之作用係提供將測試資料進行々掃瞄輸入(__> ) "與"掃瞄輸出(scan_out )々以又進行交流測誠(AC testing)時選擇任一輪入和輸出端所需的控制信號。 以下爲控制各開關之布林陳式(Boolean expressions 15 )電路;其中enbsr信號由如圖七(a)之匯流排狀態暫存 器(bus status register)產生,用於決定當執行類比外 部測試(Analog-extest)指令時晶片選用輸出測試匯洗排 或輸入測試匯流排。 20 (a)輸入邊界掃瞄單元之布林陳式(Boolean expressions〉電路 24 21 本紙張尺度適用中國國家榡率(CNS ) A4規格(2IOX297公釐) n In L ^^^1 ^^^1 ^^^1 m ^ t - (請先閱讀背面之注意事項再填寫本莨) ^13981 A7 -------B7 五、發明説明() 1 IS1= Aial〇g_Intest + Analogjxtest (請先閲讀背面之注項再填寫本頁)
IS2= (Analog_Sample + Analog_Extest $enbsr)* Capture—DR +/balog_Extest Senbsr >JShif_DR IS3= Ana log_ Intest IS4= (Analog—Sample + AnalogJExtest ^enbsr)* Capture_DR +Analog_Preload*dff IS5= (Analog__Sanple + Analog—Extest ftenbsr)* Shift_DR*dff + Analog_Intest icdff 1:> IS6= df f 而匯流排狀態暫存器(bus status register)中的 外部測試(extest)信號於類比外部測試(Analog -extest)指令被載入如圖七(b)之指令暫存器( ⑶ instruction register)的掃描路徑(scan path) 經濟部中央標準局員工消費合作社印製 上時爲高(high),該類比外部測试(Analog-extest )指令之指令碼(instruction code)爲"111々^ 24 22 本紙張疋度適用中國國家標準(CNS >八4跡(2丨0乂挪公酱) 413981 A7 B7 經濟部中央標準局貝Η消費合作社印裝 五、發明説明() 1 (b)輪出邊界掃瞒單心之布林陳式(Boolean expressions) 0S1= Analog_Intest + Analog„Extest
5 0S2= (Analog_Sample + Analog_Intest)$Capture_DR +Analog„Intest i5Shift_DR Scdff 0S3= Analog一Extest
10 0S4= (Ana log_Sana>le + Ana log—Intest) Capture—DR
Ana1og—Pre1oad*dff 0S5= (Analog^Sainple + Analog_Intest)*Shift_DR'Jidff + Analog_Extest *enbsr 15 ,dff 圖九之整聽控制電路,爲減少控制電路的重後性,本 發明將一些可共用的電路納入整體控制電路,以產生共用 20訊號。其中之钒號分別随作用而異;輸入控制電路•執行 類比取樣(Analog__Sample)或直流(DC)之類比外部測試 (Analog-extest)指令且測試輪出入韓~(TAP)控制器進入 資料暫存器之取值狀態(Capture_DR)則邊界掃瞄无件進 24行測弒訊號之取樣,此共用訊號稱爲SEC,而在測试輸出 23 本紙張尺度適用中關家樣率(CNS ) A4胁(210X297公羡) (請先閲讀背面之注意事項再填寫本頁) 、1T. 413981 A7 B7 五、發明説明( 1 入痒(TAP)控制器進入資料暫存器之移位狀態(ShiftJ)R )則所取樣之測試訊號將依序掃瞄輸出,此共用钒號稱爲 SES。輪出控制電路方面,執行類比取樣(Analog-Sample 〉或直流(DC)之類比内部測試(Analog-intest)指令且 5 測試輸出入埠(TAP)控制器進入資料暫存器之取值狀態( CaptureJ)R)則邊瞒元件進行測試訊號之,此共 用钒號稱爲SIC,而在測試輸出入埠(TAP)控制器進入資 料暫存器之移位狀態(Shift_DR)可將取樣之測試訊號依 序掃瞒輪出,此共用訊號稱爲SIS。10 以下爲整體控制電路之布林陳式(Boolean expressions); (請先閲讀背面之注意事項再填寫本I} 訂 經濟部中央橾準局貝工消費合作社印製
SEC^ (Analog_Sample + Analog„Extest >3«enbsr) ^€^>ture_Wi 15 SES= (Analog_Sample + Analog_Extest 5Jtenbsr) iShift—DR SIO (Analog_Saw>le + Analog—Intest) ❖Capture一DR 20 SIS= (Analog—Saraple + Analog—Irrtest) >!§hift_DR 24 24 本紙張尺度適用中國囤家榡率(CNS> A4規格( 210x297公楚> A7 B7. 413981 五、發明説明() 1 圖十之個別邊界掃瞄控制電路所產生之控制信號,係 使各邊界掃瞄單无能建構成對各測试指令之測域架構,以 進行各種測試之功能。其布林陳式(Boolean expressions )分別依照輸入開關控制電路與輸出開關控制電路。 5 (a) 輪入邊界掃瞄單无之控制電路: IS2= SEC+ Analog„Extest ^J^nbsr ikiff ❖ Shift_DR 10 IS4= SBC+ Analog_Preload5Jkiff IS5= SES 5Mff+ Analogy Intest iMff IS6= dff 15 (b) 輸出邊界掃瞄單元之控制電路 〇S2= SIC + Analogy Intest =i^dff =JShift_DR 20 〇S4= SIC + Analog.Preload^dff 〇S5= SIS ^dff+ Analogjlxtest 5fenbsr 24 0S6= dff ____25_ 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X 297公釐) ^^1 —^1· 1^1 I S I— i -- i - m n^i ^^1 I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 4139ai 五、發明説明() 圈示說明 表(1)直流(DC)類比邊界掃瞄單元上開關的信號 表(2)交直流兩用(DC & AC)類比邊界掃瞄單元上開關 的信號 圖一直流類比週邊掃瞄之取樣/保值(S/Η)電路 圖二一般型類比週邊掃瞄元件 (a) 無緩衝器 (b) 裝設緩衝器 圖三類比週邊掃瞄架構 圖四取值(Capture)及改值(Update)開關的控制電路 7(a)輸人單元: { ί \(b)輸出單元' (諳先閲讀背面之注意事項再填寫本頁) 經濟部中夬橾丰局舅工消費合作社印製 -裂I.-----訂------線— 喻-- 本纸張尺度適用中國國家標準(CNS ) A4_ ( 21〇Χ297公釐) r' 〇 413981 A7 Β7· 五、發明説明() 1 圖五移入(Shift in)及移出(Shift out)的控 制電路 (a)輸入單元 5 (b)輸出單元 圖六多開關型類比週邊掃瞄元件 (a)無緩衝器 (b)裝設缓衝器 1〇 圖七匯流排狀態暫存器與指令暫存器 (a) 匯流排狀態暫存器(bus status register) (b) 指令暫存器(instruction register) 圖八移位器(ShiftER)電路 25 圖九整體控制電路 圖十個別邊界掃瞄控制電路 (請先閲讀背面之注意事項再填芎本頁) 訂 經濟部中央標準局員工消費合作杜印裝 20 24
2L 本紙張尺度適用中國國家標準(CNS ) A4現格(2!ΟΧ297公釐) 413981 A7 B7 經濟部中央標车局員_工消費合作社印製 五、發明説明() 表⑴ 類比預存 7C# , 取值 OFF 移出 OFF 移入 ON 改值 OFF 類比内部測試 類比取樣
開 元件輸人 元件鲔出 取值 OFF ON 移出 OFF ON , 移入 ON OFF 改值 ON OFF
類比外部測絨 元件糙人 元件_出 取偉 ON OFF 移出 ON OFF 移入 OFF ON 改偉 OFF ON J----------,表-- (請先閔讀背面之注意事項再填寫本頁) *π 1. 本紙張尺度適用中國國家橾準(CNS > Μ規格(210Χ297公釐) 413981 A7 B7 五、發明説明() 3 S4 usav Υ潺 經濟、部中央標隼局員工消費合作杜印製 29 结論ients 樣品数據 2 雔 33 ..理 掃猫輸人數^ 直流測試 Ιέ 展 .j i n i i i % 展 訊號 取值狀態 dff=l,移值狀態 II ο II Τ3 II 取值狀態 dff=l,移值狀態· dff = _ 1,enbsr ,移值狀胺. in 寸 on CO CO 00 ON OFF ON OFF OFF OFF OFF OFF ON ON OFF OFF ON OFF ON OFF ON OFF ON OFF OFF ON OFF OFF ON ON OFF ON OFF OFF OFF OFF OFF ON ON ON OFF OFF OFF ON V} § § u l C L, U D OFF Phase 1 Phase2 Phase 1 Phase2 類比取樣 類比預存 類比内部測試 J. 1 j i i % f K i Μ---------->衣— (請先閲讀背面之注意事項再填寫本I) 訂 本紙張尺度適用中國國家標準(CNS ) A4現格Ul〇X297公釐) 413981 A7 B7 五、發明説明( g δ 4 經濟部中央標準局員工消費合作社印聚 m £3 兹 S' 〇. 趙 53 < 1& :兹 Μ 渥 .展 駐 .展 m ng 逞 理 m Μ m m m m m m 鳔 m .装 ig u 驗 m ss pg 黯 t—1 荛 F—1 τ—Η ό rv* W5 蝉 & Μ 妇 Τ3 II to TJ 赵 II Ό II it; Τ3 η "d II is T3 U 00 PQ < \〇 C/3 & 2: 'Ζ, Uh Uh 之 〇 〇 〇 〇 〇 Ο o Ο Un 00 & 〇 〇 o & Ο 〇 IX U. Ο 2; 〇 u, u. 〇 33 这 z 之 fe fe Uh Uh tL tu Μ 〇 Ο o Ο 〇 ο 〇 〇 CO 00 fe ο u< u, 〇 fe o & 〇 〇 tL ο 〇 〇 CN CO 艺 PU fe ο 〇 o ο 〇 〇 〇 〇 § 2; 〇 I tin Uh 〇 1-Μ (ϋ <N 4J ΐΛ η ί§ £ & £ Μ 獠 m •C w % s 斑 :---I-----含-- (ΐ:先間讀背而之注意事項再填艿本S〕 本紙張尺度適用中國國家標準(CNS ) Α4現格(2丨ΟΧ 297公釐)
Claims (1)
- A8 B8 C8 D8 41398 六、申請專利範圍 i. 一種直流(DC)類比邊界掃瞄電路架構,其組成元件包含若干個 直wfL(I)C)類比邊界掃码單元〔AnajogBoundaryScandi),類比 輸入測試蔭流排(AITB)及類比輸出匯流棑(A0TB)兩條匯流 排,以及一個測試邏輯電路(Test丨ogic);其中輸入掃瞄單元及 輸出掃瞄單元分別連接至類比輸入測試匯流排(AITB)及類比 輸出匯流排(AOTB);再利用二根測試接腳;亦即類比測試輸 入(ATBI)及類比測試輸出(ΑΓΒ0)經由測試邏輯電路之控制以 抓取或提供類比輸入測試匯流排及類比輸出匯流排上的資料。 2. 如申請專利範圍第1項所述之直流類比邊界掃瞄架構,其係於任 一類比接腳處加入一個直流類比邊界掃瞎單元,所有的直流類 比邊界掃描單元可區分為輸入掃瞒單元及輸出掃聪單元二類 ’此二類週邊掃瞄單元分別連接至類比輪入測試匯流排(ΑΙΤΒ )及類比輸出匯流排(AOTB)。 3. 如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其測 試訊號或正常電路之訊號可由一多工器(肌JX)經—A模式(A mode))控制訊號作選擇。 4. 如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其係 利用類比輸wm匯麟(AITB)及類比輸㈣魅流排(舰 )兩種類比匯流排,以輸入或輸出類比訊號 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐)~~~' In - —^^1 1 I ^^^1 I 八.n - 1 - 11 In i^iJ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局'^工消費合作社印裝A8 B8 C8 D8 41398 六、申請專利範圍 i. 一種直流(DC)類比邊界掃瞄電路架構,其組成元件包含若干個 直wfL(I)C)類比邊界掃码單元〔AnajogBoundaryScandi),類比 輸入測試蔭流排(AITB)及類比輸出匯流棑(A0TB)兩條匯流 排,以及一個測試邏輯電路(Test丨ogic);其中輸入掃瞄單元及 輸出掃瞄單元分別連接至類比輸入測試匯流排(AITB)及類比 輸出匯流排(AOTB);再利用二根測試接腳;亦即類比測試輸 入(ATBI)及類比測試輸出(ΑΓΒ0)經由測試邏輯電路之控制以 抓取或提供類比輸入測試匯流排及類比輸出匯流排上的資料。 2. 如申請專利範圍第1項所述之直流類比邊界掃瞄架構,其係於任 一類比接腳處加入一個直流類比邊界掃瞎單元,所有的直流類 比邊界掃描單元可區分為輸入掃瞒單元及輸出掃聪單元二類 ’此二類週邊掃瞄單元分別連接至類比輪入測試匯流排(ΑΙΤΒ )及類比輸出匯流排(AOTB)。 3. 如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其測 試訊號或正常電路之訊號可由一多工器(肌JX)經—A模式(A mode))控制訊號作選擇。 4. 如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其係 利用類比輸wm匯麟(AITB)及類比輸㈣魅流排(舰 )兩種類比匯流排,以輸入或輸出類比訊號 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐)~~~' In - —^^1 1 I ^^^1 I 八.n - 1 - 11 In i^iJ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局'^工消費合作社印裝 413981 韶 CB _ D8 中請專利範圍 如申清專利細第1項所述之直流觀邊歸喊路架構,其類 比訊號之測試流程可由所述之測試邏輯電路(Test logic)控 制,該測試邏輯電路包括一般慣用之數位週邊掃猫之控制器 ’即測試輸出入埠控制器(TAP controller)。 δ*如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,利用 娜試邏輯電路(Test 1〇gic)產生之控制訊號,可使類比訊號 經·由類比輸入測試匯流排及類比輪出測試匯流排依序運送至各 類比週邊掃瞄單元,最後再同時運送至待測電路以進行測試。 γ ’如申請專利範圍第1項所述之直流類比邊界掃瞄電路之架構,利 用測試邏輯電路(Test logic)產生之控制訊號,可將各不 同測試點之訊號同時取下,再經由輪入測試匯流排(AITB)輸 出測試匯流排(A0TB)依序將這些訊號輸出觀察。 %濟都中央榡率局員工消費合作杜印t 8·如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,當類 比訊號經由輸入測試匯流排(AITB)依序送入各輸入類比掃瞄單 元時,存在於各輸出掃瞄單元之類比訊號可同時經由輸出測試 匯流排(A0TB)依序輸出。 9.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,當類 比訊號經由輸出測試匯流排(A0TB)依序送入各輸出類比掃瞄單 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) 經濟部令夹標率局員工消費合作社印裝 413981 § D8 六、申请專利耗圍 元時’存在於各輸入掃瞄單元之類比訊號可同時經由輸入測試 匯流排(AITB)依序輸出。 10. 如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其類 比邊界掃瞄單元係由所述之測試邏輯電路(Test l〇gic)控制 ’此邏輯電路係包括可產生取值(Capture),移入(Shiftjn) ’移出(Shift-out)及改值(Update)之控制開關訊號之電路。 11. 如申請專利範圍第1〇項所述之直流類比邊界掃瞄電路架構,其 測試邏輯電路(Test logic)係由一及(AND)閘與一或(OR)閘連 接電路而產生取值(Capture)之控制開關訊號。 12·如申請專利範圍第1〇項所述之直流類比邊界掃瞄電路架構,其 測試邏輯電路係由一及(AND)閘產生改值(Update)之控制開關 訊號。 13. 如申請專利範圍第1〇項所述之直流類比邊界掃瞄電路架構,其 測試邏輯電路係由一移位暫存器、三個及(AND)閘與兩個或(〇R )閘產生移入(Shift_in)及移出(Shift_out)之控制開關訊號。 14. 如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構其直 流類比邊界掃瞄單元係包括4個開關,即取值(capture)、移 入(Shift」n)、移出(Shift_out)及改值(Update),一個取樣/ 本紙張尺度適用中國國家標準(CNS )入4洗格(210X297公釐} ^ t ^i (請先聞讀背面之注項再填寫本頁) 413981 as &S C8 D8 __ 六、 申請專利犯園 保值電路,以及一個兩端入端之多工器;其中多工器含有兩 個輸入端,其中第一輸入端係接至類比輸入訊號端,其第二輸 入端接至改值輸出端,其輸出端則接至類比輸出訊號端;改值 開關之輸入端接至取樣/保值電路之輸出端,移出開關之輸入端 接至取樣/保值電路之輸出端’取值開關之輸入端接至類比輸入 訊號端’其輸出端則接至取樣/保值電路之輸入端,移入開關之 輸入端可接至一類比測試匯流排,其輸出端則接至取樣/保值電 路之輸入端。 15. 如申請專利範圍第14項所述之直流類比邊界掃瞄電路架構,其 直流類比邊界掃瞄單元係利用取值(Capture)開關將類比輸入 端之資料取下儲存於取樣/保值(S/Η)電路。 16. 如申請專利範圍14項所述之直流類比邊界掃瞄電路架構,其直 經濟部中央標準局員工消費合作社印裝 t請先聞讀背面之注意事項再填寫本頁) 流類比邊界掃瞄單元係利用移入(Shiftjn)開關將類比測試 匿流排之訊號資料輸入取樣/保值(S/Η)電路。 17. 如申請專利範圍第14項所述之直流類比邊界掃瞄電路架構,其 直流類比邊界掃瞄單元係利用移出(Shift—ont)開關將類比 訊號資料由取樣/保值(S/Η)電路中輸出至類比測試匯流排。 18·如申清專利範圍第14項所迷之直流類比邊界掃猫電路架構,其 本紙涞尺度賴中賴+縣(CNS ) ( 210X 297公釐) A8 B8 C8 D8 .....—__ '申請專利範圍 直流類比邊界掃瞎單元係利用改值(Wat e)開關將類比訊號資 料由取樣/保值(S/f〇電路中輸出至類比輸出訊號端。 19. 種交直流兩用(DC & Aq類比邊界掃猫電路之架構,其係於任 一類比接腳處加人—個交直流兩mDC & AC)類比週編掃蹈單 兀,所有的交直流兩用(DC & AC)類比週編掃瞄單元可區分為 輸入掃猫單凡及輪出掃嗤單元二類,此二類週邊掃暇單元分 別連接至類比輸入測試匯流排及類比輸出匯流棑,並利用測 式邏輯電路(Test logic)電路控制以執行數位及類比訊號之 週邊知8¾之直流測試或交流測試。 20. 如申”月專利範圍第19項所述之交直流兩用⑽&们類比邊界 掃描電路之架構’其係利用類比測試輸入匯流排(廳)及類 比測试輸出匯流排(A卿依序將訊號送至各類比週邊掃聪單 元,最後再同時送至代測電路以進行測試。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 21. 如申凊專利軌圍第19項所述之交直流兩用(口们類比邊界 知猫电路之架構’其係利用所述之測試邏輯電路(丁滅}呢沁 )電路控制’將交流類比訊號經由類比輸人匯流棑(AITB),送 至應用電路進行測試,<由類比輪出匯流排將交流類比訊號 送至外界觀察。 财關家棒HCNS ) A4現格(210Χ297·^7 413981 锰 C8 D8__ 六、申請專利範園 没·如申請專利範圍第19項所述之交直流兩用(DC &AC)類比邊界 ί帚ife電路之架構,其交直流兩用(DC & AC)類比邊界掃瞒單元 係包括~個取樣/保值電路以及SI、S2 ' S3、S4、S5、S6等 六個開關以進行不同測試狀態之控制’·其中每—個開關均有兩 個端點’ S1之第-端點及S2之第-端點均接至類比輸入訊號 端,S1之第2端點及S3第一端點均接至類比輪出訊號端;兑 之第2端點,S3之第2端點,S4之第1端點,S5之第一端點 及S6之第1端點均接在一起,S4之第2端點接至取樣/保值 電路之輸入端’ S5之第2端點則接至取樣/保值電路之輸出端。 23·如申請專利範圍第22項所述之交直流兩用(DC & AC)類比邊界掃 瞄電路之架構,其交直流兩用(DC & AC)類比邊界掃瞄單元係 利用取樣/保值(S/Η)電路儲存類比訊號。 24‘如申請專利範圍第22項所述之交直流兩用(DC &AC)類比邊界掃 經濟部中央標準局員工消費合作杜印製 <請先聞讀背面之注意事項再填寫本頁) 猫電路之架構’其交直流兩用(DC & AC)類比邊界掃瞄單元可 由開關S1、S3經由控制訊號選擇其測試訊號或正常電路之 訊號。 25,如申請專利範圍第22項所述之交直流兩用⑽& AC)類比邊界掃 瞒電路之架構’其交直流兩用(DC & AC)類比邊界掃瞄單元利 本紙張尺度適用中國國家橾準(CNS >人4規格《2丨〇)<297公釐) A8 B8 C8 D8 413981 六、申請專利範圍 n I n I - - i I 1^—— I —— I I I ,11· (請先閲讀背面之注意事項再填寫本頁) 用S2、S4開關將輸入資料取下儲存於取樣/保值(S/H)電路中。 26,如申請專利範圍第22項所述之之交直流兩用(DC & AC)類比邊界 掃瞄電路之架構’其交直流兩用(DC & AC)類比邊界掃瞄單元 係利用S4、S6開關’將類比訊號資料依序輸入取樣/保值以/们 電路中。 27·如申請專利範圍第22項所述之之交直流兩用(DC & AC)類比邊界 掃晦電路之架構,其交直流兩用(DC & AC)類比邊界掃瞄單元 係利用S5、S6開關,由取樣/保值(S/Η)電路中抓取類比訊號 資料。 28_如申請專利範圍第22項所述之交直流兩用(DC & AC)類比邊界掃 聪電路之架構,其交直流兩用(DC & AC)類比邊界掃瞄單元係 利用S3、S6開關,將交流類比訊號運送至應用電路。 經濟部中央標準局員工消費合作社印裝 29.如申請專利範圍第22項所述之之交直流兩用(dc & AC)類比邊界 掃瞒電路之架構’其交直流兩用(DC & AC)類比邊界掃瞄單元 係利用S5 ' S6開關,將交流類比訊號運送至接線網路。 30·如申請專利範圍第22項所述之交直流兩用(DC & AC)類比邊界掃 猫電路之架構’其交直流兩用(DC & AC)類比邊界掃瞄單元係 利用S2、S6開關’將交流類比訊號響應輸送出以便觀察。 本紙張尺戽逋用中國國家標準(CNS ) Α4Β ( 2丨0X297公釐) 經濟部中央標準局員工消費合作社印製 413981 g ________D8 六、申請專利範圍 .如申請專鄕圍第19項所述之交直流&此)類比邊界 ~晦電路之架構’其測試邏輯電路(W 1。⑽包括移位 器(ShiftER)電路、—整體控制電路與一個個別邊界掃瞎控 制電路。 32·如申印專利範圍第31項所述之交直流兩用⑽&此)類比邊界 掃蹈電路之架構,其測試邏輯電路(Test logic)係以移位器 (Shl應)電卿峨轉勒輸人(searUn)與掃瞄輸 出(scan_oirt)。 33. 如申請專利範圍第31項所述之交直流兩用(pc & 類比邊界 掃瞄電路之架構,其測試邏輯電路(Test i〇gic)係以移位器 (ShiftER)電路進行交流測試(此testing)時選擇任一輪入 和輸出端所需的控制信號。 34. 如申請專利範圍第31項所述之交直流兩用(沉& AC)類比邊界 知'猫電路之架構,其測試邏輯電路(Test logic)係以整體電 路產生共用訊號SEC,以控制輸入邊界掃瞄單元作取樣的功 能。 邪.如申請專利範圍第31項所述之交直流兩用(DC & AC)類比邊界 掃瞄電路之架構,其測試邏輯電路(Test logic)係以整體電 本紙張尺度適用中國國家標準(CNS ) Μ規格(21〇X297公董) r - I m ^^1 ϋ. I I I - - 10 I -^1 ^^1 - '一-6) (請先閱讀背面之注意事項再填寫本頁) 413981 六、申請專利範園 A8 B8 C8 D8 路產生共用訊號SIC ’以控制輪出邊界掃瞄單元作取樣則 資料的功能。 『·I試 36.如申請專利範圍第31項所述之交直流兩用(DC & Ac)頬比邊界 掃猫電路之架構,其測試邏輯電路(Test logic)係以整體電 路產生共用訊號SIS,以控制輪出邊界掃瞄單元作掃瞄測試 資料的功能。 I I ~ I :衣 — - I - - '1^ (請先閲讀背面之注意事項再填寫本頁〕 經濟部中央標準局貝工消費合作杜印製 本紙張尺度逋用中國國家榡準(CNS ) M規格(210X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85102458A TW413981B (en) | 1996-03-01 | 1996-03-01 | Design of analog boundary scan circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85102458A TW413981B (en) | 1996-03-01 | 1996-03-01 | Design of analog boundary scan circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
TW413981B true TW413981B (en) | 2000-12-01 |
Family
ID=21625163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85102458A TW413981B (en) | 1996-03-01 | 1996-03-01 | Design of analog boundary scan circuits |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW413981B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069486B2 (en) * | 2000-12-28 | 2006-06-27 | Nec Electronics Corporation | Test circuit for logical integrated circuit and method for testing same |
EP2233935A1 (en) * | 2007-12-21 | 2010-09-29 | Sony Corporation | Analog scan circuit, analog flip-flop, and data processing device |
-
1996
- 1996-03-01 TW TW85102458A patent/TW413981B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069486B2 (en) * | 2000-12-28 | 2006-06-27 | Nec Electronics Corporation | Test circuit for logical integrated circuit and method for testing same |
EP2233935A1 (en) * | 2007-12-21 | 2010-09-29 | Sony Corporation | Analog scan circuit, analog flip-flop, and data processing device |
EP2233935A4 (en) * | 2007-12-21 | 2013-04-17 | Sony Corp | ANALOG SCAN CIRCUIT, ANALOG FLIP FLOP AND DATA PROCESSING DEVICE |
US8458542B2 (en) | 2007-12-21 | 2013-06-04 | Sony Corporation | Analog scan circuit, analog flip-flop, and data processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5887001A (en) | Boundary scan architecture analog extension with direct connections | |
US6560734B1 (en) | IC with addressable test port | |
US8621299B2 (en) | IR outputting mode-1 and ATC enable; ATC gating of update-1 | |
US7451370B2 (en) | Input/output buffer test circuitry and leads additional to boundary scan | |
JP3221633B2 (ja) | テスト・アクセス・ポートを有する集積回路デバイス用プログラム可能タイミング回路 | |
US5781560A (en) | System testing device and method using JTAG circuit for testing high-package density printed circuit boards | |
US7352169B2 (en) | Testing components of I/O paths of an integrated circuit | |
US5404358A (en) | Boundary scan architecture analog extension | |
US20130246870A1 (en) | Double data rate test interface and architecture | |
CA2307535A1 (en) | Method of testing at-speed circuits having asynchronous clocks and controller for use therewith | |
GB2391358A (en) | Method of testing and/or debugging a system on chip (SOC) | |
US11675007B2 (en) | 3D stacked die test architecture | |
TW413981B (en) | Design of analog boundary scan circuits | |
US5450455A (en) | Method and apparatus for including the states of nonscannable parts in a scan chain | |
CN107345997B (zh) | 一种基于测试壳的ip核测试方法 | |
KR101007766B1 (ko) | 고속 상호 접속 회로 테스트 방법 및 장치 | |
JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
EP0657815A1 (en) | Boundary scan test system and method for testing a circuit network having analog and digital devices | |
Russell | A method of extending an 1149.1 bus for mixed-signal testing | |
JPH0690259B2 (ja) | 半導体集積論理回路 | |
US7137054B2 (en) | System and apparatus for scanning integrated circuits with numerically controlled delay lines | |
JPS60182220A (ja) | アナログ・デイジタル変換装置 | |
JP3223924B2 (ja) | Ic試験装置用論理比較器 | |
Whetsel | Adapting JTAG for AC interconnect testing | |
Huertas et al. | Built-in self-test in mixed-signal ICs: a DTMF macrocell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |