TW408494B - The manufacture method of high density non-volatile memory having high capacitor coupling ratio and rough surface tunneling oxide - Google Patents

Description

A 7 B7 408494 五、發明説明（） 5-1發明領域： (請先閱讀背面之注意事項再填寫本頁) 本發明係有關於一種非揮發性記憶艘，特别是一種具 高電容耦合率的高密度非揮發性記憶體。 二 5-2發明背景： 非揮發性記憶體（nonvolatile memory)包含罩幕式 唯讀記憶體（Mask ROM) '可程式唯讀記憶體（pR〇M)、可 抹除且可程式唯讀記憶體（EPROM)、可電除且可程式唯 讀記憶體（EEPROM or E2PROM)、以及快閃記憶體（flash memory)等，可以在電源移除後仍保留住所儲存的資料， 在電子及計算機工業中應用非常廣泛。A· Bergemont等 人在其論文"Low Voltage NVG™: A New High Performance 3 V/5 V Flash Technology for Portable Computing and Telecommunications Application^ (in IEEE Trans. Electron Devices Vol. 43, p. 1510, 1996)i^ 中陳述’近幾年來，由於市場的發展快速，可攜式電腦與 電信工業已成爲半導體積體電路設計技術的主要驅動 力，因此對於低功率、高密度且可重複讀寫的非揮發性記 經濟部智慧財產局員工消費合作社印製 憶體產生了大量的需求。這些可程式且可抹除的記憶體如 EPROM ' E2PR〇M 、與flashmemory等可以儲存上述 系統中的作業系統以及應用軟體，是不可或缺的基本元件 —— 〇 本纸張尺皮逍用中國國家標準（CNS ) A4規格（210X297公釐）. 408494

C； 經濟部智慧財產局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本買) 可抹除且可程式的唯讀記憶體的基本儲存胞包含一 個具有雙重閑極的儲存電晶體v其中懸浮閑師loating gate)由介電質所包圍，而與堆疊於其上的控制閘極 (control gate)電容耦合。可電除且可程式唯讀記憶體則 更包含一個存取電晶體，或稱選擇電晶體，作爲控制元 件_。在這些可抹除且可程式的記憶體中，資料的存入（稱 爲程式化）與抹除是以懸浮閘極充放電的方式來達成。例 如，可抹除且可程式唯讀記憶體將選定的記憶胞的汲極熱 電子流注入懸浮閘極來進行資料的寫入，而以紫外光或X 光加速懸浮閘極中的電荷使之脱離來將寫入的資料抹 除。而可電除且可程式唯讀記惊體以及大部分的快問記憶 醴則可以採熱電子流注，或是採稱爲Fl〇wer_Nc)]rdheim 穿隧的冷電子穿隧效應，來進行資料的寫入，而主要以 Flower-Nordheim穿隧將電子由懸浮閘極驅入源極來執 行資料抹除的動作。

Flower-Nordheim穿隧效應，或稱冷電子穿隧效應， 是一種量子效應，容許具有較低能量的電子穿越位能障較 高的梦與氧化夕界面。H. Shirai等人在其論文 "A 0.54μιη2 Self-Aligned, HSG Floating Gate Cell (SAHF Cell)for256MbitFlashMemories〃（ini；gDMTech.Dig· Vol· 95, p· 653, 1995)中述及，由於採用 Flower-Nordheim 穿隧效 應來進 行記憶 胞之程 式化與 資料抹 除，具有較低的電流消耗率，因此已成爲製造低功率之可 本紙張尺度逋用中國國家標準（0阳）八4規格（21〇父297公嫠） A7 B7 i、發明説明（） (請先閲讀背面之注意事項再填寫本頁} 電除且可程式唯讀記憶體以及快閃記憶體不可或缺的設 計體系。但是要以F1 〇 w e r - N 〇 r d h e i m穿隧來進行資料寫 入與抹除，需要在基板與懸浮閘極間的介電層提供可反轉 的強電場，因此必須施加高供應電壓於記憶胞的控制閘 極。而爲了要降低此控制閘極偏壓，則必須要提高記憶胞 結構的電容耦合率。 Y. S- Hisamune等人在

Coupling Ratio (HiCR) Cell for 3 V-〇nIy 64 Mbit and

Future Flash Memories" ( IEDM Tech. Dig. Vol. 93, p. 19, 1993)中提出一個製造快閃記憶體的方法，採無接點 的記憶胞陣列並具有高電容耦合率。然而爲了要達到高電 容耦合率的目標，此一方法施行了四次的多晶矽沈積，製 程十分複雜。此外’如 C. J. Hegarty等人在論文 "Enhanced Conductivity and Breakdown of Oxides Grown on Heavily Implanted Substrates" (Solid-State Electronics, Vol. 34, p. 1207, 1991)中所提及，要在低功 經濟、那智慧財產局員工消費合作社印製 率非揮發性記憶趙中重捧雜的基板上製造，薄的穿· jt遂氧^匕 層以高電子流ί主效率及電荷崩溃（charge_t〇_ breakdown) >是極不容易的。因此，以簡單的製程來達 到高電容耦合率、高電子流注效率以及高電荷崩潰，已成 爲今日製造高密度、低功率之非揮發性記憶體的重要課 題。 本紙張尺度適用中國國家標準（CNS > A4規洛（210X297公釐） 五、發明説明（ 408494 Α7 Β7 5-3發明目的及概述： 金：< 發明背景中 - ΛΛ A.J ^ ^ '「外货性記儒糙不怎 易以簡早的製程達到高電容耦合率、* ^ ^ A ^ ^ 千阿電子流注效率及ί! 電何崩溃的要求。根據以上的目的， « 本發明提供一具有ΐ 棱表面穿隧氧化層之非揮發性記悻_ dfc ^ ^ θ ^ I f沁隐體。此記憶體結構包^—非穿随氧化層形成於半導體基板之办冰_ „ 低^上，具有粗糙表面& 穿随氧化層形成於非穿随螢彳P居的； 4并牙隧氧化層的兩側，雜質摻雜區形i 於半導體基板中穿隧氧化層的下方作 曰V ^ β吓為源極與汲極；一费 洋閉極形成於非穿隧氧化層與穿隧氧化層之上；一内介負 層形成於懸浮明極之上；以及一控制開極形成於内介電^ 之上。其製程敘述如下。 up T (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 首先於基板上形成場氧化隔離層並定義主動區域β 積氧化矽與氮化矽堆昼層然後定義穿随氧化區。以高溫 化法形成非穿隧氧化層，在去除氮化矽層後，植入磷離 雜質於基板中以形成雜質摻雜區，作爲源極與汲極。以 退火製程修護基板的損害並驅入雜質離子β去除氧化矽 並形成一多晶矽層，然後以熱氧化珐將多晶矽層轉變爲 粗糙表面之犧牲氧化層β去除犧牲氧化層後，即形成粗; 的表面形狀於基板的雜質摻雜區之上。接著形成具有粗; 表面之穿隧氧化層於雜質摻雜區上。最後依序形成懸浮| 極、内介電層與控制閘極。高密度、高運作速度的非揮^ 本纸張尺度適用中國囷家樣準（CNS ) A4規格（2丨0X297公资） 408494 A7 B7 五、發明説明（） 性記憶體於焉形成。 5-4圖式簡單説明： 本發明的較佳實施例將於往後之説明文字中輔以下 . 列圖形做更詳細的闡述： 第一圖爲根據本發明形成氧化矽層與氮化矽層於基 板上的半導體晶圓剖面圖； 第二圖爲根據本發明定義穿隧氧化區於基板上的半 導體晶圓剖面圖； 的 上 板 基 於 層 化 氧 熱 後 1 成 形 明 發 本 ·， 據圖 根面 爲剖 圖圓 三晶 第體 導 半 的 中 板 基 於 區 極 汲 與 極 源 成 形 明 發 本； 據圓 根面 爲剖 圖圓 四晶 第體 導 半 化 氧 墊 除 去 並 火 退 熱 溫 高 施 實 明 ； 發圖 本面 據剖 根圓 爲晶 圖體 五導 第半 的 層 半 的 上 板 基 於 層 晶 多 ί 成 形 明 發 本 據； 根圖 爲面 圖剖 六圓 第晶 體 導 經濟部智慧財產局員工消費合作社印製 -張 -紙 本 多剖層 將圓化 法曰g氧 化體牲 氧導犧 熱半除 以的去 明層明 發化發 本氧本 據牲據 根犧根 爲之爲 囷面圓 七表八 ； 第經第圖 粗 面 具 剖 爲 變 轉 層 矽 晶 圖 面 圓 晶 體 導 半 的 層 化 氧 隧 穿 的 面 表 糙 粗 具 成 形 明 發·， 本圖 據面 根剖 爲圓 圖晶 九體 第導 半 的 準 樣 家 囷 國 i中 用 l.it I釐 公 (諳先閱讀背面之注意寧項再填寫本頁)

A7 B7 408494 五、發明説明（）

第十圖爲根據本發明形成”晶矽層並定義 浮閘極的半導體晶圓剖面圖； L 第Ί 圖爲根據本發明形一鉬球、*人 Λ ^ 超溥之内介電層於懸淖 閘極上的半導體晶圓剖面圖；以及 第十二囷爲根據本發明形成其 ,τ ^ w Λ /螂乃一 Ν型多晶矽層並定 義控制閘極的半導體晶圓剖面囷。 5-5發明詳細説明： 本發明提供一個簡單的方法以製造具高電容耦合率 的高密度非揮發性記憶體。其中應用到許多在傳統技藝中 已廣爲熟知的技術如微影、蝕刻、以及化學氣相沈積法 (Chemical Vapw Deposition/ CVD)¥，在此即不再詳述 其内容。此外，本發明製造具有粗糙表面的穿隧氧化層以 提高電子注流效率與電荷崩潰。 參見第一圖中所顯示，基板2爲結晶面向<ι00>的單 晶矽。首先在此基板2上形成一氧化矽層4，此氧化矽層 4可以採用低壓化學氣相沈積法（Low Pressure Chemical

Vapor Deposition, LPCVD)在攝氏溫度约 400-750 度之 下形成，也可以在攝氏溫度約800-1100度之下以熱氧化 法形成。此氧化矽層4除了可作爲墊氧化層（pad oxide) 之外，並且可以在後續的離子植入法中作爲银牲氧化層 (sacrificial oxide)以防止通道敢應的產生。 本紙張尺度適用中國國家標率（cns )Μ規格（2 ι〇χ297公釐〕 --------—------，玎------<. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 408494

五'發明説明（） (請先閲讀背面之注意事項再填寫本頁) 接著在墊氧化層4之上形成一氮化矽層6作爲氧化軍 幕，此氮化矽層6同樣可以採用低壓化學氣相沈積珐在攝 氏溫度约700-800度之下形成。然後，以光阻塗佈、曝光、 類影等標準的微影製程技術在氮化矽層6之上形成光阻 層以定義出絶緣區的圖形。以此光阻層爲罩幕實施等向性 蚀刻法触刻氮化·ε夕層6以定義氧化罩幕，於去光阻後實施 熱氧化法，於絶緣區上形成厚度約爲3000至8000埃的場 氡化層8，作爲元件隔離區。在場氧化隔離區8形成後， 可選擇將原氮化矽層6去除，重新形成一氮化發層於 基板2上。 --、一心我卬牙 隧氧化區與非穿隧氧化區。以非等向性蝕刻法飯刻氮化石夕 層1 〇 ’暴露出非穿隧氧化區上之墊氧化層4;此非等向性 钱刻製程可採用ch/〇2, cf2/h2, CHF3或是NF3作爲 蝕刻電漿源。蝕刻後，於溫度約攝氏800至11〇〇度之下 實施高溫蒸氣氧化法，在非穿隧氧化區上形忐 a ^ 〜成—層厚熱氧 化層12。如第三圖中所顯示，此熱氧化層12的厚度約爲 300至2500埃，可以提高記憶胞的電容搞合率 " 絰濟部智慧財產局員工消費合作社印製 接下來參見第四圖，以熱璘酸溶液作良说， α构濕蝕刻液去除 餘下的氮化矽層1 〇。然後實施離子植入诛 味’將5粦離子輪 質經由氧化…植入基板2中’以形成雜質捧雜區14’， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 4G8494 A7 B7 五、發明説明（） "~~^ (請先閲讀背面之注意事項再填寫本頁) 作爲電晶體的源極與没極β此離子植入的能量與劑量分别 約爲 0.5 至 150KeV 以及 SXlOH-SxlOWatoms/cmZ。在 此離子植入製程中，氧化矽層4可作爲缓衝以防止基板2 受到離子轟擊之損壞，並可防止摻質離子發生通道效應； 厚熱氧化層12則使摻質離子難以穿透，無法進入其正下 仏 方之基板區。實施退火製程修補基板損壞，同時可將摻質 活化並驅入以形成最佳分佈，如第五圖中所顯示。此退火 製程以在溫度約攝氏700至800度之下實施快速熱製程 (rapid thermal processing, RTP)爲適當。然後以緩衝氧 化梦蚀刻液（buffered oxide-etching solution, B〇E solution)或是稀釋的氫氟酸（hF)溶液作爲蝕刻劑以去除 氧化矽層4。 經濟部智慧財產局員工消资合作社印製 參見第六圖’沈積一層多晶矽層16於基板2之上， 厚度約爲20至300埃。此—多晶矽層16寸以採用低壓化 學氣相沈積法沈積形成；形成的溫度約在5 6 0 - 8 0 0 *〇之 間。在一較佳實施例中，多晶矽層16的沈積速率控制在 每分鐘60埃左右，壓力則約爲i〇〇mT〇rr。然後，於乾氧 環境中實施一溫度約爲攝氏800至115〇度的熱氧化法， 將多晶梦層16氧化成氧化矽層，以作爲犧牲氧化層I?。 在此一步驟中，原多晶$夕層16以及下方部份的基板都會 受到氧化作用。如第七圖中所顯示，在多晶矽材質的晶界 處，由於氧份子的擴散速度較快，因此有較快的氧化速 率’於是將會在基板的雜質摻雜區域14與犧牲氧化層17 本紙張尺度適用中國國家標準（CNS > Μ规格（210x297公瘦） 408494 A7 B7 五、發明説明（ 之間’形成一粗糙（textureci)的矽與氧化矽界面 c. 參見第八圖’在粗糙的矽與氧化矽界面形成之後，將 犧牲氧化層17予以去除，而暴露出具有粗糙表面的基板 的雜質捧雜區域14 »此一氧化矽蝕刻製程可以採用乾钱 刻法進行，以含氟氣體如CF4、CHF3、C2F6或是c3f8作 爲触刻電漿源；氧化矽蝕刻製程也可以採用濕蝕刻法進 行’以缓衝氧化矽蝕刻液（B〇E s〇lution)或是稀释的氫氟 酸（HF)溶液作爲独刻劑。K〇w_Ming〔hang等人在其論 文 A New Simple and Reliable Method to Form a Textured Si Surface for the Fabrication of a Tunnel Oxide Film^ (IEEE ELECTRON DEVICE LETTER, VOL. 19, No. 5, 1998)之中指出，採用上述簡單而可靠的方法， 可以在矽基板上形成一粗糙的表面，而且不需要爲了顧慮 疋件的電性，而將多晶矽氧化製程精確地控制到不使基板 又到氧化的程度’可使製程窗（pr〇cess wincjolv)更爲擴大。 參 I— n II —1 n n -- (請先閲饋背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 接著參見第九圖’將一薄氧化層18形成於雜質摻雜 區域14之上.此薄氧化層18可以採用化學氣相沈積珐予 以沈積，或是在乾氧環境中，以溫度約爲攝氏75〇至 度的熱氧化珐氧化形成’也可以採用一氮化製程以及一再 氧化製程形成氮氧化發層18。此時由於底層的雜質捧雜 區域14具有粗糙的表面形狀，因此所形成的薄氧化層

I 10 408^94 A7 B7_ 五、發明説明（） (請先閲讀背面之注$項再填寫本頁) 將具有粗错的表面以及一粗链的梦與二氧化發界面β根據 吳協霖博士等人在其論文"Characterization of Thin Textured Tunnel Oxide Prepared by Thermal Oxidation of Thin Polysilicon Film on Silicon" (IEEE Trans. Electron Devices, Vol. 43, p. 287, 1996)中發表 的研究，粗糙（textured)的矽與氧化矽界面會造成局部的 c' 高電場，而使從基板2注入氧化層的電子流增大。因此較 之於傳統的穿隧氧化層結構，以表面粗链的薄氧化層i 8 作爲穿随氧化層可以增加電子流注效能，降低電荷捕獲 率，並使電荷崩潰增大。 如第十囷中所顯示，沈猜一導電層20於基板2之上， 此導電層20可以採用掺雜或同步摻雜的多晶矽爲材質， 以低壓化學氣相沈積法形成。接著以標準的微影製程在導 電層20之上定義出懸浮閘極的圖索，而採ci2、 HBr、 或是SiCU爲蚀刻電漿源，非等向性地蚀刻多晶$夕層 以形成懸浮閘極20於主動區域及部份的場氧化隔離區 經濟部智慧財產局員工消費合作社印製 在第十一圖中顯示出一超薄的内多晶矽介電層22沈 積於懸浮閘極20的表面上。此内多晶矽介電層22可採用 五氧化二輕（Ta205)、鋇鳃鈦酸鹽（bariuin strontium titanate, BST)、由氮化矽與氧化矽組成的複合薄膜 (ON)、或疋由氧化發、氮化梦與氧化$夕組成的三重薄膜 本紙張尺度適用中國國家榇準（CNS ) A4規格（210X297公後） 408494 A7 ---------B7__ 五、發明説明（)" " _ (〇_爲材質。最後，參見第十二圖中所示，沈 另—導電層以形成控制間極，此控制閘極同樣可以抵蝕刻 雜或同步择雜的多4石夕爲材質，以低壓化冑氣相此播用樣 成β 領法形 根據以上所提的方法，本發明完成一具有粗 隧氧化層之非揮發性記憶體，可產生高區域電場，増面穿 子流Ϊ玉效能，降低電荷捕獲率並使電荷崩潰增大。加電 具有粗糙表面的穿隧氧化層18，可以在比傳统穿隧2此 面積較小的條件下達到相同的穿隧電流，因此可以製， 密度、高運作速度的非揮發性記憶體。 造高 Α以上所述僅爲本發明之較佳實施例而已，並非用以限 定本發明疋申請專利範圍；凡其它未脱離本發明所揭示、 精神下所完成之等效改變或修飾，均應包含在下述之靖 專利範圍内。 Μ (靖先閲讀背面之注意事項再填蹲本頁j 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國囷家梯隼（CMS ) A4規格（210X297公$ )

Claims (1)

1. 伽494 A8 BE C8 no

   申請專利範圍

   ^ .性記憶體結構於一半導體基板上的 方珐，該記憶體結構具有表面粗糙之穿隧氧化層，該方 法至少包含： 形成一氧化矽層於該半導體基板上； 形成一氮化矽層於該氧化矽層上； 银刻該氣化矽層以定義穿隧氧化區於該半導體基板 ，並暴露出非穿隧氧化區上之部份該氧化矽層； 實施第一次熱氧化法以氧化該半導體基板上暴露於 該氮化矽層的部份區域，以形成—非穿隧氧化層於該半導 禮基板上； 去除該氮化發層； 實施離子植入法以形成雜質摻雜區該於半導體基板 中’此離子植入法以該非穿隧氧化層爲軍幕； 實施退火製程將該植入之雜質活化並驅入該半導體 基板中； 去除該氧化矽層； 形成一多晶矽層於該半導體基板上； 實施第二次熱氧化法將該多矽層轉變爲一犧牲氧化 上 層 請 先 閲 讀 背- 之 注 訂 經濟部令央棣準局貝工消費合作社印策 上 去除該犧牲氧化層； 形成該表面粗糙的穿隧氧化層於該雜質接雜區之 形成一第一導電層於該穿隧氧化層與非穿隊氧化層

   ^08494 、申請專利範圍 A8 B8 C8 D8 作爲控制閑極〇 述之半導體基板 之上作爲懸浮閘極； 形成一介電層於該懸浮閘極之上；並 形成一第二導電層於該介電層之上 2，Π=範固第1項之方法，其中上 請 先 閔 3,如申請專利範固第1項之方法’其中上 度约爲40至3〇〇埃β 述之氧化矽層厚 I 4. 如申請專利範固 化法的η找 其十上述之第—次熱氧 4: 氏80。至侧度之下，於氧蒸氣環境5. ΠΠΓ園“項之方法，其中上述之非穿隨氧化 層厚度约爲300至2500埃。 頁 I 訂 6‘如申請專利範園第1項之方法，其中上述之 Ν型雜質。 植入雜質爲 線 經濟部中央橾準局男工消費合作社印製 7. 如申請專利範圍第6項之方法，其中上述之N型雜質 選自磷離子、砷離子以及銻離子所組成的族群。 8. 如申請專利範園第6項之方法，其中上述之n型雜質 在 0.5 至 150KeV 的能量下，以 5 X 1〇Η _5 χ 1〇16 14 本紙張尺度適用中國國家榇準（CNS ) Α4現格（210X297公嫠） 00 0088 ABCD 408494 六、申請專利範圍 at〇ms/cm2的刺量植入。 (請先閲讀背面之注意事項再填寫本頁) 9, 如申請專利範圍第1項之方法，其中上述之退火製程約 在溫度攝氏800至11S0度之下實施。 10. 如申請專利範固第1項之方法，其中上述之多晶石夕層 厚度約爲20至300埃。 11·如申請專利範团第i項之方法，其中上述之多晶矽層 以低壓化學氣相沈猜法（LPCiVD)形成。 12.如申請專利範囿第項之方法，其中上述之多晶石夕 層的形成溫度約在560-800¾之間。 13·如申請專利範圍第i項之方法，其中上述之第二次熱 氧化法約在溫度攝氏800至1150度之下，於乾氧環境 中實施。 14.如申請專利範圍第1項之方法，其中上述之犧牲氧化 層採用乾蝕刻法去除》 經濟部中央梂準局員工消費合作社印製 15，如申請專利範囷第項之方法，其中上述之乾蝕刻 法採用的蝕刻電漿源選自CI2、BC13、HBr、SF6以及 SiCl4所組成的族群。 本紙張尺度逍用中囷國家揉準（CNS ) A4規格（210X297公釐） AS Βδ C8 DS 經濟部中央揉隼局貝工消費合作社印裂 408494 六、申請專利範圍 16，如申請專利範園第1項之方法，其中上遮之犧牲氧化 層採用濕蝕刻法去除。 17.如申請專利範固第16項之方法，其t上述之濕蝕刻 法採用的蝕刻劑選自缓衝氧化矽蝕刻液（buffered oxide-etching solution, BOE solution)以及稀釋的氫 氟酸（HF)溶液所組成的族群。 18·如申請專利範園第1項之方法，其中上述之表面粗糙 的穿随氧化層以化學氣相沈積法形成。 19.如申請專利範圍第t項之方法，其中上述之表面粗操 的穿随氧化層以第三次熱氧化法形成。 20·如申請專利範圍第i項之方法，其中上逃之第二次熱 氧化法約在溫度攝氏750至1〇50度之下，於私 二 中實施。 於乾氧環境 21·如申請專利範固第i項之方法’其中上 的穿*； 表面粗糙 的穿隧氧化層以一氮化製程以及一再氧 条·程形成。 22.如申請專利範固第i項之方法，其中上遮 層爲摻雜之N型多晶矽。 <第一導電 23·如申請專利範園第^員之方法’其中上 、<第一導電 .·?· 16 本紙張纽適用中國國^__

   r. 4〇8494 A8 B8 C8 D8 、申請專利範圍 層爲同步摻雜之N型多晶矽》 24. 如申請專利範園第2項之方珐，其中上述之介電層採 用五氧化二鈕（Ta2〇5)爲材質0 25. 如申請專利範圍第1項之方法，其中上述之介電層採 用韻魏妖酸鹽（barium strontium titanate, BST)爲材 質。 26·如申請專利範圍第1項之方珐，其中上述之介電層採 用由氮化矽與氧化矽組成的複合薄膜（〇N)爲材質。 27·如申請專利範圓第1項之方法，其中上述之介電層採 用由氧化矽、氮化矽與氧化矽組成的三重薄膜（ΟΝΟ) 爲材質。 28-如申請專利範園第1項之方法，其中上述之第二導電 層爲換雜之Ν型多晶石夕。 請 先 聞 之- 注寒， 再 页 订 線 經濟部t央標準局具工消費合作社印裝 "ί"* 導二 第之述上 中 其 ，法 方。 之梦 項晶 1 多 第型 園N 範之利雜專择 請步 中同 如爲 • 層 9 2 本紙張尺度逍用宁國國家揉準（CNS ) A4規格（210X297公釐）