TW406231B - System for analyzing graphics controller performance - Google Patents

System for analyzing graphics controller performance Download PDF

Info

Publication number
TW406231B
TW406231B TW087121633A TW87121633A TW406231B TW 406231 B TW406231 B TW 406231B TW 087121633 A TW087121633 A TW 087121633A TW 87121633 A TW87121633 A TW 87121633A TW 406231 B TW406231 B TW 406231B
Authority
TW
Taiwan
Prior art keywords
event
signal
patent application
signals
module
Prior art date
Application number
TW087121633A
Other languages
English (en)
Inventor
E Theodore L Omtzigt
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW406231B publication Critical patent/TW406231B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/3485Performance evaluation by tracing or monitoring for I/O devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86Event-based monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Image Generation (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

406231 五、發明說明(1) 相關申請案 本申請與美國專利申請序號第08/998, 088號,標題為 「A p p a r a t u s F 〇 r A n a 1 y z i n g T h e P e r f 〇 r m a n c e 〇 f a Computer System」的申請有關,同一天歸檔並且讓度與 同一個受託人。 技...術-領』本發明與圖形控制器的領域有關,特別是與八 析圖形控制器性能的系統有關。 々 圖形控制器内事件/操作的即時觀察提供圖形 ,體效率,以及控制它的軟體上有用的回饋。硬體和軟乂體 。又计師可利用像是緒列内圖形指令的平均數這類資訊、 定圖形操作的等待時間、紋理快取遺失的頻率,以定 改善系統效能。例…理快取上 形表面(例如ζί::取大小必,增力°,而圖形資源與圖 示它們之間的通:)之間相當南的貪料傳輸等待時間表 ]乏間的通道有必要進行修改。 例Ϊ许ί I :解效能的瓶頸需要相當複雜的操作, 手/ 作需要侦測不同圖形資源對之間的"握 Ϊ之Η, ,^同資_之間的伴隨的U。0伴隨Ϊ 不明顯,等待ϋ置或儀&的互動在個別監視事件時並 完成之間的時間差m ^ ^ Λ #u到達與要未動作 難從不同的資为μ μ夕重貝源共旱一個交易緒列處,很 才能獲得所訊號,ι且需要複雜的可用訊號分析
第5頁 406231 五、發明說明(2) 現階段可監視圖形硬體内事件的方法受限於可觀察的訊 號種類,以及可進行觀察的情況。邏輯分析器為一般用途 裝置,可設定在偵測到特定的指令時’用來監視選取的外 部訊號線狀態。此處的「外部訊號」就是在匯流排或其他 就緒可存取的訊號線上傳輸之訊號。一般來說指令的細節 (像是圖形控制器内特定資源上的衝擊)並無法存取至這歧 分析器’而邏輯分析器會阻止更複雜的操作,像是福測無 外部訊號的伴隨事件。這些裝置操作起來亦相當昂貴和複 雜。而限制設計硬體和除錯的工程師使用它們。 多種可裎式化邏輯裝置(PLDs)亦可用來監視系統硬體 運作,通常設計用於特定硬體裝置並且使用起來很複、 此外,像是邏輯分析器的PLD只能存取外部訊號。 ”。 车:此f要一套可足夠詳細的程度下監視圖形硬體之诱 供在不需要複雜介面和分 二明 思義的回饋。 . 机i双此上有 發明為一種監視圖形#岳丨f 頸和諸如此類的事情。心置,用來閣明致能瓶 器伴隨的訊號之即時觀察先叮%式規劃來執行圖形控制 本發明隨附的裝置包含_ 面,以及耦八?沪八入 接收事件監視指令的指令介 形控制器Ϊΐί二;面的觀察模組。觀察模組會監祝圖 處理這生㈣,並且…----------圖 4本潑'明沾一加日ΗΛ b 五、發明說明(3) 406231 形硬體内的指令流控制器耦合至指令介面,觀察模組會包 含一個用來偵測電腦系統内特定訊號共同發生的共同發生 邏輯裝置(CLU)。分析邏輯會包含一個加數產生器,此產 生器可從特定訊號内取出總產能、頻寬和緒列深度資料。 圖式簡單說明 參照下列圖式可了解本發明,其中元件由數字表示。這 些圖式用來說明本發明選擇的具體實施例,但不限制本發 明的領域。 圖1為本發明實施的電腦系統之方塊圖。 圖2為適合本發明分析的圖形控制器之一個具體實施例 方塊圖。 圖3A為依照本發明的觀察系統之方塊圖。 圖3B為圖3A的觀察系統之一具體實施例方塊圖。 圖4為圖3B的事件產生器之一具體實施例方塊圖。 圖5A、5B為圖3B的共同發生邏輯裝置之一具體實施例方 塊圖。 圖6為圖3A的加數產生器之一具體實施例電路圖。 圖7為圖3 A、3B的指令介面之一具體實施例方塊圖。 圖8A-8D為代表本發明選擇使用的事件監視指令之方塊 圖。 發明之詳細說明 下列探討公佈許多特定細節,以提供對於本發明的通盤 了解。但是原本就精通此技藝並可從此處獲得好處的人便 能了解,本發明也可在無這些細節的情況下執行。為了將
五、發明說明(4) 406231 ---- 焦點放在本發明的特色上,數種已知的方式、程序、組件 和電路並未做詳細的說明。 本發明在圖形控制器運作期間透過訊號的產生,來監視 圖形控制器效能的觀察系統,這些訊號包含控制資料在圖 形控制器的資源之間流動的管線互鎖訊號。觀察系統包含 一個觀察模組,以及一個依照指令集結構(I S A)控制觀察 模組的指令介面,指令介面將控制訊號產生到觀察模組的 組件,以回應I SA的事件監視指令’並且將指令產生的資 料耦合回系統。 觀察模組監視圖形控制器資源之間的訊號,並且產生特 徵為監視訊號的訊號(事件輸入訊號)。處理選擇的事件輪 入訊號來確認使用者定義的事件(事件訊行),並且分析$ 些事件以提供系統運作上較高階的資訊。有時事件輸入^ 號之產生是為了回應外部訊號,像是直接到與來自圊形护^ 制器的匯流排交易(通用訊號),以及為了回應指定至特定 圖形控制器結構的訊號(結構指定訊號)。 觀察系統可透過記憶體映像輸入/輸出(I/O),或是可行 時透過圖形控制器介面邏輯内的指令流控制器(c s C ),直 换操收事件監視指令。路徑經過指令流控制器可讓指令插 入炱圖形指令流内預定的位置’這些指令在圖形指令流内 精;的放置,可讓觀察系統在反應圖形指令的順序時於視 圖形資源。而且亦有助於發生特定數量的已知類型事件所 觸發之取樣,像是以事件為基礎的取樣。透過記憶體映 (ί/0)的路徑指令允許在調節邊界範圍下監視事件,這有豕 -4〇mi---— 五、發明說明(5) 助於以時間為基礎的取樣。 說明觀察系統時請參考一般圖形控制器及其附帶的訊 號,如此可說明觀察系統的功能並且不限制本發明的領 域。例如:在缺少指令流控制器或同等品的圖形控制器 内,觀察系統會透過記憶體映像I / 〇與系統通訊。同樣 地,電腦系統1 〇 〇 (圖1)為許多系統架構之—,此架構可 用來實施適合以本發明進行分析的圖形控制器,並且僅供 說明之用。 首先請參閱圖1 ,其中顯示一組電腦系統1 0 0,其内包含 適合本發明使用的圖形子系統。電腦系統1 0 0包含一處理 器1 1 0、一記憶體1 2 0、晶片組邏輯1 3 0以及一圖形控制器 1 4 0。晶片組邏輯1 3 0分別透過匯流排11 2、1 2 2和14 2耦合 處理器11 0、記憶體1 2 0和圖形控制器1 4 0之間的資料。 圖形控制器1 40包含耦合其數種資源與匯流排1 42之間的 資料之介面(IF)邏輯144。IF邏輯144所公佈的具體實施例 包含一指令流控制器(CSC) 150 ’用來將指令路由至數種 圖形資源’包含2維圖形管線(2D pipe) 152、3維圖形管線 (3D Plpe) 154以及圖形記憶體〗56。圖内亦顯示選用的參 像引擎158。 〜 3 D官線1 5 4通常包含處理多邊形、紋理映像、色彩混合 和陰影的邏輯,2D管線1 52通常包含在圖形記憶體158不°同 段落内傳輸資料方塊的邏輯。IF邏輯144傳統上亦包含— 在圖形控制器140與記憶體12〇之間調節直接記憶體存取 (DMA)傳輸的控制器(未顯示)。
五、發明說明(6) 圖1内同時顯不的是一依照本發明的觀察系統丨6 〇 ,用 監視圖形控制tmo的效能。在公佈的具體實施例内,觀 察乐統160會透過記憶體映像1/〇經匯流排142來存取, 經IF邏輯144的CSC 150來存取。 現在5月參閱圖2 ’此處顯示更詳細的圖形控制器i 4 〇 (圖形資源方塊圖。在公佈的具體實施例内,3D管線、 154包含一幾何設定引擎21〇、一遮罩裝置22〇、一色彩營 = 2 3 0、一紋理管線240、—色彩計算器25〇以及一記憶體 乂面260。幾何設定引擎21〇處理用來產生影像的多邊 形’遮罩裝置220包含用來選擇設定引擎21〇所提供用來顯 不,多邊形資料部份之邏輯’色彩管線23〇包含可識別每_ 1固rinf形?像素’並決定這些像素的適當色彩與陰影的色-彩内插邏輯’紋理管線240包含將紋理資料映像至多邊形 的内插邏輯,紋理快取244亦提供用來儲存纹理資料 料ΐ器25G會處理分別來自色彩和紋理管線230、240的 貝技料i像素)貞紋理資料(texel),並且透過記憶體介-面260將處理過的資料耦合至數個圖形表面。 不^的圖形資源透過管線互鎖訊號的交換來協調其運 作,這包含控制不同圖形資源之間資料流動的"握手"訑 號。例如:當幾何設定引擎21 0完成多邊形資料的處理, 會供應一個訊號至遮罩裝置220表示處理過的資料已經就 ί枓輪3遮罩裝置220供應訊號’表示其是否有能力接收 H罢^ Ϊ罩裝置220缺乏能力時,設定擎210會停止並 ·.,、軍卷置220會供應訊號以表示其缺乏能力,提供此狀
五、發明說明(7) 4〇6以1 況的指示。在另一方面,當設定引擎2 1 0忙於處理資料, 而遮罩裝置220指示有可用的容量時,其會處於閒置狀 態,並且設定引擎2 1 0發出的忙碌訊號會提供此狀況的指 示。同樣地,色彩管線2 3 0與紋理管線2 4 0會與色彩計算器 2 5 0交換訊號,以表示資料存在以及處理過的資料類型, 並且決定色彩計算器2 5 0是否有處理資料的能力。 每個圖形資源隨附的介面邏輯通常會產生上述的管線互 鎖訊號,這些訊號會透過專線或專用匯流排耦合至觀察系 統1 6 0,以提供數種資源狀態的指示。在這些圖形資源内 組件之間通訊的訊號亦會受到監視,圖2内的橢圓形表示 觀察系統1 6 0 可存取的訊號點。 現在請參閱表格1 A,這裡彙總管線互鎖訊號或從其衍生 出來的訊號樣本。這些訊號可單獨或結合使用,以指定事 件進行監視或分析,而訊號則依照接收的裝置來組織。
第11頁 -496231 五、發明說明(8)
表格1 A CSC 設定引擎 (SU) 遮罩裝置 (Ml') 色彩管線 (CP) 紋理管線 (TP) 紋理快取 (TC) 色彩計算 器或(cc) •缺乏CSC CSC缺乏 SU CP f'iHh MU SU缺乏 CP SU缺乏 TP tc fm ίν;ι|·. MIF f';--[[·. CC CSC停止 MU fv-il·. SU TP f列: MU CC 停 Ih CP MU缺乏 TP TC RFIFO 停lL tp缺乏 cc SU開始. 多邊形 MU完成 CP完成 TP完成 TC FFIFO i·?·止 CP缺乏 cc SU完成 多邊形 TC遺失 SU完成 TC比較 signals to memory areas of graphics controller 140 (work 1 oad s i gna 1 s).作業負載訊號包括:在數種紋理管 線240組件與取得或儲存需要資料的紋理快取244之間交換 的訊號。 現在請參閱表格1 B,此為可使用本發明來監視或分析的 作業負載訊號彙總範例。第一攔内的頭五個訊號為到達訊 號,而後五個訊號則為相對完成訊號。這些訊號或其同等 訊號存在於許多圖形控制器系統内,下面會有更詳盡的說 明。
第12頁 _406231 五、發明說明(9)
表格1B 訊號 來源 目標 巴彩讀取要求 遮革裝瞪 巴彩符線 Z緩®器诘収毋求 遮6裝阼 mm 色彩釘入盟求 色彩tn•兑器 &彩管線 Z緩衝人要求. 色彩,Π_Ρ:器 mm Texe丨嬰求抵述 一紋埋管線 紋埋快取 色彩詒取A成 色彩管線 色彩計兗器 Z緩衝區,的取义成 &彩??線 &彩幻人尤成 &彩钤線 ύί彩朴兑器 z Kiefi 衫π線 Texel要求Ά成 Μ愤鹋介ιήί 紋坪快取 事件輸入訊號(特別是產生於作業負載指示回應内)會經-過選擇的合格訊號之改良,這些改良的訊號代表有關基本 交易或調節的額外資訊,像是要求内的資料數量和種類。 此外,明確的狀態訊號並不代表某些資源調節,但可從資 源隨附的其他訊號處取得狀態。合格的資訊取自於基本資-源訊號,並透過具有對應事件輸入訊號的觀察模組3 2 0來 進行處理。在觀察模組3 20的公佈具體實施例内,CLU 340 會組合事件輸入訊號和合格訊號,如下所探討的。 觀察系統J 6 0可程式規劃來選擇欲回應任何訊號所產生 的事件輸入訊號,並且對這些訊號進行處理以分析圖形控 制器1 4 0内的特定事件。觀察系統1 6 0會進一步分析這些事 件,以提供等待時間資料、頻寬和圖形控制器1 4 0内資源 的緒列深度。
第13頁 406231 五、發明綱(1G) " ~ 此刻請參閱圖3 A ’此圖顯示觀察系統丨6 〇的一具體實施 例方塊圖。觀察系統1 60包含一在系統丨〇〇之間傳輸資料和 指令的指令介面310,以及一觀察模組32〇。在公佈的具體 實施例内,指令介面3 1 0透過記憶體映像暫存器(未顯示) 或透過CSC 150,從匯流排142接收事件監視指令。指令介 面310包含對這些指令進行解碼並且產生適當控制訊號J1 觀察模組320的電路。事件觀察指令的格式討論如下。α 觀察模組320包含一事件產生模組3〇2、一選擇模組 304、一訊號處理模組3 0 6和一訊號分析模組3〇8。事件產 生模組302產生代表圖形控制器丨4〇内偵測到的訊號之事件 輸入訊號,選擇模组304可程式規劃來將選取的事件輸入 訊號傳輸至訊號處理模組3 〇 6,處理模組3 0 6可程式規劃來 規定事件輸入訊號並將其結合以定義事件訊號,分析模組 3 0 8可程式規劃來分析事件訊號,以決定選擇事件訊號的 頻率、總能、頻寬和緒列深度資訊。 此刻請參閱圖3Β,此圖顯示圖3Α的觀察模組32()之數種 組件具體實施例。在公佈的具體實施例内,事件產生模組 302包含一或多個事件產生器318(丨)_318(η)(總稱事件產 生器318) ’選擇模組304包含一或多個可程式規劃輸入選 擇器320(l)-320 (m)(通稱為輸入選擇器32〇),處理模組 306包含一訊號調節(SC)模組330以及一共同發生邏輯裝 置(CLU) 340 ’以及分析模組308包含一或多個加數產生器 3 6 0,以及分別是低和高順序累積器3 7 〇、3 8 〇。垂直方塊 3 1 4代表階段鎖。
第14頁 406231 五、發明說明(11) 在圖2内指示的數個位置上會耦合事件產生器318以監視 訊號,並產生特徵為已監視訊號的事件輸入訊號。在公佈 的具體實施例内’例如事件產生器3 1 8 ( 1 )、3 1 8 ( 2)、 3 1 8 ( c )…分別會在橢圓形A、B、C…所指示的位置上監 視訊號’受監視的訊號會賦予其種類的特徵(區乏、題 曰、快取 '讀取專專),並且在適合時傳輸資料的數量和 種類。 此刻請參閱圖4,此圖顯示事件產生器3 1 8的一個具體實 施例之方塊圖。在公佈的具體實施例内,事件產生器3 i 8 包含一解碼器41 0、一要求緒列管理器4 2 0、以及一大小 編碼器4 3 〇。解碼器4 1 0將圖形控制器1 4 0隨附位置上福測 到的訊號翻譯成對應的事件輸入訊號,在適合時大小編碼 器4 3 0會決定欲傳輸的方塊之大小。要求緒列管理器4 2 〇追 縱數種外在交易的狀態,並在適合時產生對應的狀態訊 破0 在事件產生器318公佈的具體實施例内,解碼器會在, 適合時處理訊號,以決定圖形交易内傳輸的資料°°方塊二大 小。觀察模組3 20的另一個具體實施例包含一 映像模組,以產生此種資料大小資訊。 Μ的重新 =擇模組304決定要傳遞哪個事件輸人訊號進 1 31)8則分別進行事件分析。選擇器模組 ,具體實施例内(圖3Β)包含一或多個輪入選擇器 人母個輸入選擇|§320包含許多輸入,而每個輸入會搞 3以接收來自對應的事件產生器318之選擇事件輸入訊
406231 五、發明說明(12) 就。控制輸入3 2 6會依昭指八a 選擇輸入上的訊號傳輸至處;;指面31()上事件監視指令,將 成對傳輸選擇的事件輪Μ =组304。輸人選擇器會 輪入訊號,這種成對/調節而調節模組330會修正 時間實驗。 巧即有助於頻寬 '緒列深度和等待 訊號調節模組3 3 0可程式相童 上執行邏輯操作,4將選摆 1 劃來在選擇的事件輸入訊號 32。最後階段使用的格式 轉換—成適合觀察模組 内,訊號調節器330會在事件幹岸,^具體實施例 rMnp, , . , I社爭件輪入序號上支援無操作 。 _人射擊和反向一次射擊操作,這些操作 可使用一個一次射擊單穩定正反器來實施。 一 ” CLU 340接收(調節過、合格的)事件輸入訊號,並且去 選擇的(調節過、合格的)事件輸入訊號組合確立時產生田 件訊號:選擇的事件輸入訊號組合代表圖形控制器14〇内 有關的交易或事件。因為可藉由改良、調節和组合數個事 件輸入訊號來產生事件訊號,如此可代表更複雜並且比任 何監視訊號單獨代表的事件更完整之事件。 在CLU 340的一個具體實施例内,事件訊號會指定成為 事件輸入訊號的布林函數’此訊號的組合代表有關的事 件。透過事件監視指令來指定事件輸入訊號的布林組合。 在CLU 340的一個具體實施例内,當布林函數代表的相關 事件為真,則便會確立事件訊號。此外,每個事件輸入訊 號可與一或多個基本交易/ έ周印隨附的合格訊號結合,以 便進一步指定已監視的事件。組合合格的事件輪入訊號以
406231 五、發明說明(13) ' — 更精確的代表有關資訊,例如交易碰撞。
例如:有關事件可能為像素處理過程中遺失的紋理快 取 此事件的追縱和分析指示紋理管線240需要改變,如 此可增加紋理快取2 4 4的大小。利用紋理快取遺失管線互 鎖況號(TC miss = SigA)和色彩寫入要求作業負載訊號 (Color Write Req.=SigB)的發生確立可指定此事件,一 共同發生的事件監視指令會將此事件指定至CLlJ 34〇當成 SigA AND SigB,並且事件選擇指令規劃一對選擇器 320 ’將代表SigA與SlgB的事件輸入訊號耦合至處理模組 3〇6 °事件輸入訊號會透過訊號調節器33〇耦合至CL[J 340,此訊號會在確立與SigB發生時確立一對應的事 件汛號。若是僅超過3 2位元組的色彩寫入要求有關連, 則SigB會合併資料大小合格訊號,並且CLU 340會將合格 的SigB與SigA合併。 此刻凊參閱圖5 A,此圖顯示c L U 3 4 0的一個具體實施例 方塊圖。在公佈的具體實施例内,Clu 340包含一訊號合 格器510、设定運算子520(a)-520(d)(通稱設定運算子 5 20 )、一間隔記號器54〇、—長條圖產生器55〇以及一訊號 路由器560。訊號合格器51〇包含將事件輸入訊號(EIS)與 合格訊號(QS)組合,以產生合格EIS (qEIS)的電路。在其 最簡單的形式内,訊號合格器51〇為其輸入供應有卯和 EIS的AND閘。QEIS會提供至訊號路由器56〇來耦合至分析 杈組3 08,或提供至設定運算子52〇,與其他EIS或邮13結 合0
第17頁 406231 五、發明說明(14) 設定運算子520可程式規劃來產生代表供應至其輸入的 通號布林組合之訊號。在公佈的具體實施例内,C L u 3 4 0 顯示有四個2輸入設定運算子5 2 0,不過可包含額外的設定 運算子以提供更強大的功能。設定運算子52〇(b)、 520(c)、520(d)會耦合以產生最多4個訊號的布林組合。 此外’間隔記號器540會耗合來接收來自設定運算子 520(a)與520(b)的輸入訊號,並指示兩輸入訊號確立之間 的間隔。在此具體實施例内’當確立—個輸入訊號並且在 確立其他輸入訊號時不確立輸出訊號,間隔記號器54〇會 是一個確立輸出訊號的一位元狀態機器。 長條圖產生器550包含在其輸入上將訊號排序至定義的· 間隔之計數器及比較器。在公佈的具體實施例内,設定運. 鼻子520(d)或間隔記號器540可驅動長條圖產生器550,此 外可用它來追蹤設定運算子52〇(b)、520 (c)、520 (d)指定 的事件期間’或設定運算子520(a)和520(b)所指定事件之 間的間隔。 此刻請參閱圖5B ’此圖顯示設定運算子52〇的一個具體 實施例方塊圖。設定運算子520包含多工器522、524、 XOR邏輯閘5 2 6 (a)-5 2 6 (c)(通稱為邏輯閘526 ),以及AND 閘528(a)、OR閘528(b)與X〇R閘528(c)(通稱為邏輯閘 528)。多工器522、524、XORs 526和邏輯閘528都可 透過指令介面310所產生的函數訊號來進行程式規劃, 例如:當(調節過、合格的)事件輸入訊號(q ) E I &與 (Q) E I SD使邏輯閘為真’則會確立事件訊號代表的E [ & op
第18頁 406231 五、發明說明(15) E I SD 3又疋運鼻子5 2 0公佈的具體實施例可個別產生事件 訊號代表(Q)EISC與(Q)EISD,以及這些EISs的布林組合, 其中0P 為AND 、 NAND 、 OR 、 NOR 、 X〇R 、 XN0R 。 DS代表期間訊號,其中有在指定狀況為真時仍舊位於指 疋狀怨的專級觸發訊號。在另一方面,當發生隨附的事件 時’ E I S訊號為會暫時改變狀態的傳統脈衝訊號。 觀察模組3 20的分析模組3 〇8會進一步處理來自處理模組 306的事件訊號。在公佈的具體實施例内,分析模組308包 含加f產生器3 6 0和累積器3 7 0 ’可程式規劃來追蹤選擇事 件訊號的發生’或以選擇的事件訊號為基礎來實施實驗。 在管線架構内,累積器370顯示耦合至較高位階的累積器 3 8 0,14可比單獨等級累積器有較快的事件資料追蹤速 度’但是本發明無此需求。 加數產生器360和累積器37〇、38〇允許觀察模組320同時 在多個事件訊號上累積資料,例如:選擇資源内暫存器上 緒列深度之資訊,並且可從選擇的到達與完程式件之間的 差異,來決定這些資源實施的選擇操作之等待時間。表格 1B内些在表格1 A内)的事件輸入訊號可用來指示到達 (a)或兀成(c )事件,到達事件包含圖形控制器2 〇 〇内數種 資源隨附的緒列上寫入和讀取要求之訊號指示接收。對應 的完成事件包含讀取和寫入要求的訊號指示完成,例如要 求的資料接收或成功傳輪至目標資源的資料接收。 圖形控制器1 4 0内賁源隨附的緒列通常會當成多重資源 來使用’此外在經過—段選擇的間隔之後,相關緒列内的
例如# ^06231 五、發明說明(16) f才見到達和完成事件會取得等待時間 求的平均等待時間(S)已知為: j木度
C 此處A和C分別為觀察間隔了内發生的到 C的差會累積於每時脈週期⑴基礎以在與 間B,C為T期間内完成數目的計數值。 產生忙碌時 觀察系統160利用追蹤到達和完成事件來產 資料,決定每個時脈週期之間的差義,在器3 S ,差值加總,然後在第二累積器3T。内加總完累成積的T 里。利用追蹤第二累積器内到達事件訊號的數量,忙碌 間亦可用來決定資源的平均深度。利用追蹤第一累積器 3 70内到達資料交易的大小’以及第二累積器37〇内到達的 數量便可產生頻寬資料。 此刻請參閱圖6,此圖顯示加數產生器36〇的一個具體實 施例’此產生器可程式規劃來實施上述指定的等待時間、 緒列深度和頻寬實驗。亦顯示加數產生器3 6 〇、C l U 3 4 0與 累積器3 7 0之間的耗合。 加數產生器360包含一追蹤系統内外部需求數量的上/下 計數器,而供應至輸入UP、DN的到達和完成事件訊號則代 表這些訊號。MUXs 620、6 3 0、640、650可程式規劃來耦 合許多事件訊號,包含將計數器61 0的UP、DN輸入驅動至 累積器3 7 0。在公佈的具體實施例内,事件訊號會顯示成
第20頁 406231 五、發明說明(17) 透過一對輸入選擇器318(1)、318(2)提供的到達和完成事 件訊號,這些訊號用來說明等待時間和緒列深度,實驗加 數產生器3 6 0和累積器3 7 0會同時分析或累積的其他事件 訊號之了解’例如使用C L U 3 4 0定義的是件輸入訊號組 合。 MUXs 620和640搞合選擇的事件訊號,透過輸入ae分別 啟動累積器370 ( 1 )、370(2) «MUXs 630和6 5 0將選取欲追 蹤的訊號分別搞合至累積器370(1)、370(2)的資料輸入 (IN) °MUXs 620、6 3 0、640、650的控制輸入會耦合至控 制訊號,依照欲進行的實驗種類來選擇許多輸入訊號, MUXs 6 6 0會選擇事件訊號之一輸入至MUXs 6 4 0。 在公佈的具體實施例内’供應至MUXs 62〇、63〇、64〇 和650的選擇訊號(ADD — SEL)會觸發不同的事件訊號分析。 例如:若選擇MUXs 6 2 0、63 0、640、6 5 0的a輸入,則事件 A和C會分別在累積器370(1)和370(2)内追蹤,若選擇MUXs 620、630、640、650的b輸入,則a事件傳輸的資料大小會 在累積器3 7 0 ( 1 )内追蹤,而β事件傳輸的資料大小會在累 積器3 7 0 ( 2 )内追蹤,此資料可用來提供Α事件的頻寬資 料。 、 事件Α所初始並且事件C所完成的操作之等待時間’是由 選擇的 MUXs 620、63 0、64〇、6 5 0 之 c 輸入和 MUXs 6 6 0 之 a 輸入來決定。在此情況下,當累積器37〇(2)追蹤c事件 時累積器3 7 0 (1)會追蹤外部要求或忙碌時間(A與c事件 數1之間的差值)。一 Pal 1¾ ίΛ > ί年η主PA lu f a丄a 间的忙碌時間比率會在間隔期間
406231 五、發明說明(18) 一一· 將等待時間提供至完成數量。若選擇^11^3 660的b輸入來 代替,累積器3 7 0 ( 2 )會追蹤A事件,並與忙碌時間累積器 3 7 0 ( 1 )結合以指示序列深度。 因此加數產生器3 7 0提供可程式規劃的結構來操縱輸入 選擇器3 1 8 (必要時,CLU 34 0)定義的事件訊號。觀察模組 3 2 0的另一個具體實施例利用不同的邏輯組合,分析來自 C L U 3 4 0的事件輸出訊號。例如:計數器和相減邏輯可結 合累積器370、380合併使用’進一步分析事件輸出訊號。 此刻請參閱圖7,此圖顯示用來接收事件監視指令,並 且產生適當控制訊號至觀察模組3 2 0的組件之指令介面 310的一個具體實施例。一第一介面將來自esc 150的指令 和相關資料耦合至觀察模組320 ’而第二介面會輕合觀察 模組320與匯流排1 42之間的指令和相關資料。雖然指令介 面31 〇的公佈具體實施例允許透過CSC 1 50和匯流排142來 與觀察模组3 2 0通訊,但另一個具體實施例可能僅支援這 些事件監視指令來源其中之一。 透過第一介面耦合的訊號包含一來源識別訊號(SID)、 一事件監視指令(Ε Μ I )和一選通訊號。依照Ε Μ I是否分別透 過第一介面(透過CSC 150)或透過第二介面(透過匯流排 142),SID會確立或未確立。EMI包含觀察模組3 22欲執行 的操作種類之欄位(圖5A-5D),以及觀察模組320的相關組 件。當SI D和EM I有效時會指示選通訊號。 來自CSC 150的指令會耦合至一個多工器(MUX) 720的輸 入’而耦合另一個輸入來接收第二介面的指令。MUX 720
第22頁 406231 五、發明說明(19) '—'' 的控制輸入會耦合來接收SID,MUX 720將來自SID所指示 的輸入之資料(EMI )耦合至指令解碼器74〇,指令解碼器 740包含產生控制訊號至觀察模組3 2〇的組件之邏輯,如 EMI所示。這些訊號會重設計數器35〇(RESET),將—個選 擇器322的輸入324耦合至訊號調節器330 (EVENT SELECT),或識別欲耦合至計數器35〇的CLlJ 34〇 一或多個 訊號組合(SET_CO-OCCURENCE)。不管何時當第一或第二指 令介面偵測到新的指令’便會觸發指令解碼器7 4 〇 ^ 在指令介面310的一個具體實施例内,csc 15〇提供32位 元的事件觀察指令至16位元區段内的第一介面。在此情況 下’去雙工器和暫存器(未顯示)用來在路由至腳X 72〇之 前將1 6位元區段連結至3 2位元區段。 第二介面將觀察模組3 20耦合至匯流排1 42供記憶體影像 I/O使用。在公佈的具體實施例内,第二介面接收來自匯 流排1 4 2的資料’並將資料從觀察模組3 2 〇耦合至匯流排 142。MUX 770依照供應至控制電極的訊號狀態(p_ADD), 將資料從匯流排1 4 2路由至位址暫存器7 6 4或指令暫存器 768。來自匯流排142的資料包含位址資料*EMIs,例如: 系統1 0 0的處理器使用記憶體映像I / 〇來將事件監視指令透 過匯流排1 4 2遞送至觀察介面3 1 0。 來自匯流排1 4 2的位址資料會路由至位址暫存器7 6 4,在 此處進行解碼以決定匯流排1 4 2上的資料是否欲用於觀察 模組3 2 0。配置至觀察模組3 2 0的資料通常為事件監視指 令,透過MUX 720提供至指令解碼器740。
第23頁 — --4M^34___ 五、發明說明(20)
觀察模組3 2 0所產生的資料,像是頻寬、等待時間或事 件頻率資訊,會透過MUX 78 0提供至匯流排丨42。在公佈的 具體實施例内,此資料會在暫存器784内缓衝並且利用 M U X 7 8 0的控制輸入訊號來鎖定至匯流排1 4 2。一般來說, 透過記憶體映像1 /0提供的位址和指令,以及透過CSC 150提供的指令都會分別在暫存器774、778和724内緩 衝。 適合用來程式規劃觀察系統丨6 〇的事件監視指令基本組 合彙總於表格2内,此表格指示每個指令指定的主張以及 才曰令的目的(用途),這些指令會隨同圖8A_8D 一起討論。
第24頁 — 40G23t 五'發明說明(21) 表格2 指令 主張 用途 1 Reset 資源淸單 加數產生器/累積器的同步設定 2 Start/Stop 資源淸單 啓動和停止加數產生器/累_器 3 Sample 資源 取樣加數產生器/累積器 4 Sample&Reset 資源 取樣並重設加數產生器/累積器 5 Sample&Stop 資源 取樣加數產生器/累積器和抑制器 6 Sample Overflow 溢位位元 取樣溢位位元 7 Set Sample 設定取樣暫存器遮住os資料暫 存器 8 Set一Event 一 For—Selector 監視的訊號 設定輸入訊號選擇器以及隨附的 訊號調節器 9 Set_Co-Occurrence CLU暫存器及 Wi 設定CLU (功能控制輸入) 10 Set_Addend 加數選擇器、等 持時問/緒列位元 設定加數選擇器(MUXs 620、 630 、 640 、 650 、 660) 11 Set_Latency_Experime nt 等待時問選擇器 對、訊號調節事 ίΤ· 設:Oi等持時問Η驗 12 Set—Queue Experiment 緒列選擇器對、 只號,制節\fi件 設定緒列贳驗 13 Set_Bandwidih_Experi ment 頻'0;丨關[訊號 ,¾定粕立打驗 第25頁 40棚1· 五、發明說明(22) 此刻請參閱圖8 A,此圖顯示適合用於表格2指令卜7的 EMI 800之方塊圖。此指令控制觀察系統3〇〇的累積器 3 70、3 8 0,並且包含運算代碼(運算碼)攔位8〇4以及此用 途的累積器欄位80 6。運算碼欄位8 〇4指示哪個指令卜7已 經執行’而累積器欄位8 0 6指示目標的累積器。例如: Reset功能將指示的累積器重設成為初始值,通常為零。 Sample & reset導致讀取指示的累積器内容並且重設累 積器,Samp 1 e導致對指示的累積器内容進行取樣,但不重 設。 此刻請參閱圖8B,此圖顯示$6ΐ:_Ενεη1;_Ιιΐ3ΐ:ι·ιΐ(:1:ί。!! (SEI) 820的方塊圖。SEI 820指示欲追蹤哪個事件輸入訊 號。運算碼欄位8 1 2識別種類指令,即是se I。一選擇器位· 址攔位814指示欲使用哪個選擇器3 20,而訊號選擇攔位 818指示哪個選擇器的輸入欲耦合至處理邏輯3〇6。在本 發明的一個具體實施例内,訊號選擇欄位81 8包含一群組 選擇的子欄位以及一訊號選擇的子欄位,以分別指示訊號-的一般群組以及訊號群組内的特定訊號。指令介面31 〇的 指令解碼器740會將訊號選擇欄位8 1 8内的資料轉換成適合 選擇器320的控制訊號。調節欄位816指示訊號調節器330 欲在選擇的事件件輪入訊號上執行之任何邏輯或其他運算 種類。 此刻請參閱圖8C,此圖顯示Set_Co-〇ccurrence指令 (SCI) 820的方塊圖,適合設定CLU 340來偵測選擇的訊號 組合。SC I 8 2 0包含一運算碼攔位8 2 2、一暫存器位址欄位
第26頁 五、發明說明(23) ---4^6231 8 24和一暫存器數值欄位828。運算碼欄位82 2指示解碼器 740指令種類(SCI) ’暫存||位址欄位824識別CLU 340資 源其中之一伴隨的暫存器,例如設定運算子5 2 〇、訊號合 格器510,用來程式規劃資源。暫存器數值攔位828包含一 ,有編碼的數值,例如識別的資源欲實施之選擇的布林運 异’此數值會寫入識別的暫存器以規劃隨附的資源。 此刻請參閱圖8D,以圖顯示Set —x_Experiment指令 (SX I) 84 0的方塊圖,其中χ為指定使用相同資料格式(例 如表格2内的指令的許多實驗。在公佈的具體實施 例内,X可能指示等待時間實驗、緒列深度實驗或頻寬實 驗。在每種情況下’SXI 830包含一運算碼欄位832、一選 擇器對欄位834、調節攔位8 3 6、83 7和一事件選擇攔位 8 3 8。運算碼攔位8 3 2將指令種類(s X I)確認至解碼器 740,選擇器攔位834指示一組接收目標事件輸入訊號的輸 入選擇器322,並且事件選擇攔位838指示接收目標事件輸 入訊號的指示輸入選擇器3 2 2之特定輸入’這些事件輸入 訊號對可從編碼訊號對清單内選取。 在等待時間實驗内,一對選擇器32〇可程式規劃來選擇 代表到達事件的事件輸入訊號,而其他對選擇器32〇則可 程式規劃來選擇代表完成事件的事件輸入訊號。在頻寬實 驗内,一對選擇器320可選擇一事件輸入訊號,而其他選 擇器3 2 0則選擇資料訊號,此訊號提供隨附事件傳輸的資 料方塊大小上的資料。在觀察系統丨6〇的公佈具體實施例 内,事件產生器3 1 8大小編碼器會提供此資料方塊資訊。
第27頁 406 m 五、發明說明(24) 調節欄位846、847指示套用至選擇的是件輸入和資料方塊 訊號之調節,例如一元邏輯運算。 因此提供觀察系統來監視和分析圖形控制器的執行,此 系統包含一耦合以接收來.自圖形控制器許多資源的訊號之 指令介面和觀察模組。觀察模組内的指令介面控制邏輯會 依照事件監視指令來選擇和處理訊號。 '
第28頁

Claims (1)

  1. 六、申請專利範圍 1. 一種監視圖形控制器運作之系統,包含: 一耦合以接收事件監視指令的指令介面;以及 一耦合至指令介面和圖形控制器的觀察模組,用來偵測 圖形控制器内事件監視指令所指示的事件。 2. 如申請專利範圍第1項之系統 > 其中觀察系統包含: 一耦合至圖形控制器的訊號產生模組,用來在圖形控制 器内偵測到對應的訊號時產生一事件輸入訊號; 一訊號處理模組;以及 一耦合至指令介面、訊號產生模組和處理模組的訊號選 擇模組,以便在事件監視指令指示時將事件輸入訊號耦合 至處理模組。 3. 如申請專利範圍第2項之系統,其中處理模組包含: 一事件監視指令進行程式規劃的訊號調節,以在事件輸 入訊號上執行一元運算; 一共同發生邏輯裝置(CLU),由事件監視指令程式規劃 以偵測一或多個事件輸入指令的選擇組合,並在偵測到選 擇的組合時產生一事件訊號。 4 ·如申請專利範圍第3項之系統,進一步包含一耗合至 指令介面和CLU的分析模組,以依照事件監視指令來追蹤 選擇的事件訊號。 5 ·如申請專利範圍第3項之系統,其中CLU可程式規劃來 偵測在特定布林關係式内發生的事件輸入訊號。 6.如申請專利範圍第1項之系統,其中圖形控制器包含 一指令流控制器,用來路由圖形控制器接收的指令,而其
    第29頁 申請專利範圍 中指令介面耗合至指令流控制器用來透過圊形控制器接收 事件監視指令。 、7,如申請專利範圍第1項之系統,其中指令介面會耦合 以透過處理器寫入的1/0位址來接收指令。 8.如申請專利範圍第丨項之系統,其中指令介面包含一 用來偵測事件監視指令的指令解碼器。 —9#如申凊專利範圍第i項之系統其中觀察模組會透過 一資料介面耦合至圖形控制器。 用範圍第9項m其中資料介面包含一 器。 '料路由至組合邏輯内指定目的地的位址解碼 n .一種監視圖形控制器效能之系統,包含: 一:土處i里事件監視指令的指令解碼器; 控:ί:ΐ圖:控制器的資料介面,用來接收-來自圈形 號〆 形控制器内-或多個資源進行的運算之訊 麵δ至才曰令解碼器和資 事件監視指令處理接收的訊號。的觀察模組,用來依照 1 2.如申請專利範圍第丨丨 含: 于,、元其中觀察模組包 一輕合至資料介面的事件產生 形控制器一選擇° 來在接收到來自圖 —處理模組,用來產生—事 巩唬, 或多個事件輪入訊號之接收;以及〜回應特定組合内一 _406231_ 六、申請專利範圍 一耦合至事件產生器和處理模組的輸入選擇模組,以耦 合一或多個輸入訊號至回應指令解碼器訊號的處理模組。 1 3.如申請專利範圍第1 2項之系統,進一步包含一耦合 的分析模組,用來追蹤一或多個回應事件監視指令的處理 模組之事件訊號。 1 4.如申請專利範圍第1 3項之系統,其中分析模組包 含: 一或多個累積器;以及 一 1¾合至一或多個累積器和指令解碼器的加數產生器, 將事件訊號路由至一或多個累積器,回應解碼器所處理的 一事件監視指令。 1 5.如申請專利範圍第11項之系統,其中來自圖形控制 器的訊號為一管線互鎖訊號。 1 6.如申請專利範圍第11項之系統,其中來自圖形控制 器的訊號是一作業負載訊號。 1 7. —種分析圖形控制效能之系統,包含: 一透過内部訊號通訊的圖形控制器包含資源; 一指令介面,耦合來接收事件監視指令並產生回應接收 的指令之控制訊號; 一 _合至圖形控制器和指令介面的觀察模組,用來處理 來自圖形控制器之選擇的内部訊號,以依照指令介面提供 的控制訊號來識別事件。 1 8.如申請專利範圍第1 7項之系統,其中圖形控制器包 含一指令流控制器,用來將指令路由至許多資源並且指令
    第31頁 406231 六、申請專利範圍 介面耦合來透過指令流控制器接收事件監視指令。 1 9.如申請專利範圍第1 7項之系統,其中觀察模組包含 一分析模組,可透過指令介面程式規劃來追蹤圖形控制器 内選擇的事件,以提供圖形控制器上的效能資訊。 2 0.如申請專利範圍第1 9項之系統,其中效能資訊包含 事件頻率、序列深度、運算等待時間和頻寬資訊。
    第32頁
TW087121633A 1997-12-24 1998-12-24 System for analyzing graphics controller performance TW406231B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/998,417 US6067643A (en) 1997-12-24 1997-12-24 Programmable observation system for monitoring the performance of a graphics controller

Publications (1)

Publication Number Publication Date
TW406231B true TW406231B (en) 2000-09-21

Family

ID=25545187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087121633A TW406231B (en) 1997-12-24 1998-12-24 System for analyzing graphics controller performance

Country Status (8)

Country Link
US (1) US6067643A (zh)
EP (1) EP1040417B1 (zh)
CN (2) CN1332314C (zh)
AU (1) AU1917799A (zh)
BR (1) BR9814486B1 (zh)
DE (1) DE69839527D1 (zh)
TW (1) TW406231B (zh)
WO (1) WO1999034289A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7287063B2 (en) * 2001-10-05 2007-10-23 International Business Machines Corporation Storage area network methods and apparatus using event notifications with data
US7245302B1 (en) * 2003-10-30 2007-07-17 Nvidia Corporation Processing high numbers of independent textures in a 3-D graphics pipeline
US7644192B2 (en) * 2005-08-25 2010-01-05 Hitachi Global Storage Technologies Netherlands B.V Analyzing the behavior of a storage system
US7809928B1 (en) * 2005-11-29 2010-10-05 Nvidia Corporation Generating event signals for performance register control using non-operative instructions
US8253748B1 (en) 2005-11-29 2012-08-28 Nvidia Corporation Shader performance registers
US20070139421A1 (en) * 2005-12-21 2007-06-21 Wen Chen Methods and systems for performance monitoring in a graphics processing unit
US7974800B2 (en) * 2006-12-12 2011-07-05 International Business Machines Corporation Method, apparatus, and program for detecting the correlation between repeating events
US8264491B1 (en) * 2007-04-09 2012-09-11 Nvidia Corporation System, method, and computer program product for controlling a shader to gather statistics
KR100969322B1 (ko) * 2008-01-10 2010-07-09 엘지전자 주식회사 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법
US8260991B2 (en) * 2009-09-15 2012-09-04 Arm Limited Data processing apparatus and method for measuring a value of a predetermined property of transactions
US8933948B2 (en) 2010-10-01 2015-01-13 Apple Inc. Graphics system which utilizes fine grained analysis to determine performance issues
US8614716B2 (en) 2010-10-01 2013-12-24 Apple Inc. Recording a command stream with a rich encoding format for capture and playback of graphics content
US8462166B2 (en) 2010-10-01 2013-06-11 Apple Inc. Graphics system which measures CPU and GPU performance
US8527239B2 (en) 2010-10-01 2013-09-03 Apple Inc. Automatic detection of performance bottlenecks in a graphics system
US8504940B1 (en) * 2011-10-03 2013-08-06 Google Inc. Smooth hardware accelerated scrolling
US8935671B2 (en) 2011-10-11 2015-01-13 Apple Inc. Debugging a graphics application executing on a target device
US20130179144A1 (en) * 2012-01-06 2013-07-11 Frank Lu Performance bottleneck detection in scalability testing
US9645916B2 (en) 2014-05-30 2017-05-09 Apple Inc. Performance testing for blocks of code
GB2577708B (en) * 2018-10-03 2022-09-07 Advanced Risc Mach Ltd An apparatus and method for monitoring events in a data processing system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872121A (en) * 1987-08-07 1989-10-03 Harris Corporation Method and apparatus for monitoring electronic apparatus activity
US5581482A (en) * 1994-04-26 1996-12-03 Unisys Corporation Performance monitor for digital computer system
US5537541A (en) * 1994-08-16 1996-07-16 Digital Equipment Corporation System independent interface for performance counters
US5687376A (en) * 1994-12-15 1997-11-11 International Business Machines Corporation System for monitoring performance of advanced graphics driver including filter modules for passing supported commands associated with function calls and recording task execution time for graphic operation
US5751945A (en) * 1995-10-02 1998-05-12 International Business Machines Corporation Method and system for performance monitoring stalls to identify pipeline bottlenecks and stalls in a processing system
US5752062A (en) * 1995-10-02 1998-05-12 International Business Machines Corporation Method and system for performance monitoring through monitoring an order of processor events during execution in a processing system
US5740409A (en) * 1996-07-01 1998-04-14 Sun Microsystems, Inc. Command processor for a three-dimensional graphics accelerator which includes geometry decompression capabilities
US5835705A (en) * 1997-03-11 1998-11-10 International Business Machines Corporation Method and system for performance per-thread monitoring in a multithreaded processor

Also Published As

Publication number Publication date
CN1290363A (zh) 2001-04-04
CN1169052C (zh) 2004-09-29
WO1999034289A1 (en) 1999-07-08
EP1040417B1 (en) 2008-05-21
AU1917799A (en) 1999-07-19
BR9814486A (pt) 2001-10-30
BR9814486B1 (pt) 2010-11-16
EP1040417A1 (en) 2000-10-04
CN1532703A (zh) 2004-09-29
CN1332314C (zh) 2007-08-15
EP1040417A4 (en) 2002-06-19
DE69839527D1 (de) 2008-07-03
US6067643A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
TW406231B (en) System for analyzing graphics controller performance
US9342468B2 (en) Memory time stamp register external to first and second processors
JP5127815B2 (ja) Cpuトラフィックを特殊とマークすることによるデッドロックの回避
CN103870397B (zh) 数据处理系统中访问数据的方法以及电路安排
US6018792A (en) Apparatus for performing a low latency memory read with concurrent snoop
CN104011681B (zh) 向逻辑分区提供反映处理器核的独占使用的硬件线程特定信息
US5579473A (en) Interface controller for frame buffer random access memory devices
US8330765B2 (en) Rolling context data structure for maintaining state data in a multithreaded image processing pipeline
EP2480985B1 (en) Unified addressing and instructions for accessing parallel memory spaces
US8405670B2 (en) Rolling texture context data structure for maintaining texture data in a multithreaded image processing pipeline
US5838692A (en) System and method for extracting realtime debug signals from an integrated circuit
CN103218309B (zh) 多级指令高速缓存预取的方法、系统与设备
US8108610B1 (en) Cache-based control of atomic operations in conjunction with an external ALU block
US20130145124A1 (en) System and method for performing shaped memory access operations
US6205506B1 (en) Bus interface unit having multipurpose transaction buffer
US6795078B2 (en) Parallel read with source-clear operation
JP2006146921A (ja) 追跡バッファでブックマークを使用するための方法及びシステム
EP1759380A2 (en) Low power programmable processor
US20080109572A1 (en) Processing Apparatus with Burst Read Write Operations
CN109857702B (zh) 一种基于机器人的激光雷达数据读写控制系统及芯片
TW201342240A (zh) 解決執行緒發散的方法和系統
US6023759A (en) System for observing internal processor events utilizing a pipeline data path to pipeline internally generated signals representative of the event
US20090006036A1 (en) Shared, Low Cost and Featureable Performance Monitor Unit
US5991855A (en) Low latency memory read with concurrent pipe lined snoops
US8656093B1 (en) Supporting late DRAM bank hits

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees