TW380318B - Manufacturing method for flash erasable programmable ROM - Google Patents

Description

經^•部中次榀準而只工消贽合作社印繁 3 132twf.doc/005 A 7

____ _B7_ 1 I 五、發明説明u ) ' • 本發明是有關於一種快閃（flash)可抹除可程式唯讀記 •憶體(Erasable Programmable ROM·，EPROM)，且特別是一 種有關於用以形成快閃EPROM的一種形成自行對準矽化 物之方法。 —— EPROM是電腦和電子產品所經常使用的記憶體電路， 其優點是其中所儲存的程式和資料，在正常情況下是不會 消失的，但若要抹除該些程式和資訊，則可利用紫外線 (Ultraviolet; UV)照射一段時間，以前所儲存的資料便會 消失，接著即可再重新燒寫新的程式和資訊。此外EPROM 進行資料刪改時，將把所有存於EPROM的程式或數據淸 除，這使得EPROM進行刪改時，都要重頭來過，非常耗 時。一種由Intel公司所發展，稱爲快閃（flash)的EPROM 已獲得市場熱烈的迴響，快閃EPROM並不會使資料完全 消失，而是以一塊一塊(block by block)的方式讓資料可以 局部修改。 以下請參照圖式來說明習知之一種快閃EPROM的製 造方法。 請參照第1圖。第1圖係繪示習知一種快閃EPROM 的佈局圖。第1圖中所標示的係爲主動區隔離結構101、 浮置閘極層103、控制閘極層105、共用源極區（common source regi〇ns)106 與汲極區 1〇7。 請參照第2A至2C圖，用以說明習知一種快閃EPROM 之製造方法流程。第2A至2C圖繪示習知一種快閃EPROM 之製造方法流程剖面示意圖，其中每圖的（I)部分爲第1 3 (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 0 -線· 本紙張尺;ϊϋ用中國國家標準（CNS ) A4規格（210X297公ϋ ~ 經淤部中决松率局只工消贽合作^印^ 3132twf.doc/005 A7 _ _B7__1 1 一 五、發明説明（>) .圖的I I線方向之剖面圖，（π)部分爲第1圖的ΠΠ線方向 ‘之剖面圖，（皿)部分爲第1圖的min線方向之剖面圖。 請參照第2A圖。首先，提供基底100，基底1〇〇上 已形成有用以隔離主動區（active regions)之主動區隔離結 構101，例如是場氧化層（field oxide)或淺溝渠絕緣隔離 (Shallow Trench Isolation，STI)。其中，基底 100 可以是 P 型井（P-well)或者是P型基底（P-type substrate)。之後，在 基底100上，依序形成通道氧化層(tunnel oxide layer)l〇2 與浮置閘極層(floating gate layer)l03，並且定義浮置閘極 層103與通道氧化層102的圖案。 請參照第2B圖。接著，在基底100上，依序形成第 —絕緣層104與控制聞極層（control gate layer)105，並且 定義控制閘極層105、絕緣層104、浮置閘極層103與通 道氧化層102的圖案。 請參照第2C圖。然後，進行源極/汲極佈植，在基底 1〇〇內形成共用源極區106與汲極區107。接著，在控制 閘極層105、絕緣層104、浮置閘極層103與通道氧化層102 的側壁（side-wall)上，形成間隙壁（spacer) 108。之後，進 行自行對準矽化物（salicide)製程，在控制閘極層105、共 用源極區106與汲極區1〇7上，形成金屬矽化物 (silicide)l〇9。 然而，習知技藝無、法在陡峭的階梯（abrupt steps)上形 .’二〜·—" · '--，丨---------------------------------------------------- 成金,矽化物，如此將增迦。如第2B 圖（Π)部分所示，在定義控制閘極層105、絕緣層104、浮 4 本紙張尺度通用t固國家標準（CNS > A4規格（2l〇X297公釐Ί " (請先閱讀背面之注意事項再填寫本頁) .裝· ❿ 訂· .線_ 3 132twf.doc/005 A7 B7 五、發明説明（)) ' 置閘極層103與通道氧化層1〇2的圖案時，因爲部分的基 •底100上沒有浮置閘極層103，所以會形成陡峭階梯的表 面1U。之後，如第2C圖（E)部分所示，於實施自行對準 矽化物製程時’無法於陡峭表面114上形成金屬矽此物 109。所以，習知技藝所形成的共用源極區〗06的電阻阻 佩大。 因此，本發明的主要目的就是在提供一種快閃EPROM 之製造方法，於自行對準矽化物製程時，在共用源極區进 整i固表面上形成金屬矽化物。 本發明的另一目的是在提供一種快閃EPROM之製造 方法，於定義控制閘極層圖案時，在基底上形成較平緩的 階梯表面。 根據本發明之上述目的，提出一種快閃EPROM之製 造方法’包括：（a)提供一基底，其上已形成有用以隔離主 動區之一主動區隔離結構；（b)在基底上，依序形成一通道 氧化層與一浮置閘極層，並且定義浮置閘極層與通道氧化 層的圖案；（c)進行第一型離子佈植，在基底內，形成一第 一摻雜區；（d)進行氧化，在基底上，形成一第一氧化層,· (e)在第一氧化層上，形成一 NO層；（f)在NO層上，形成 一控制閘極層；（g)定義控制閘極層、NO層、第一氧化靥、 浮置閘極層與通道氧化層的圖案；（h)進行源極/汲極佈植， 在基底內，形成一共用源極區與一汲極區；⑴在控制閘極 層、NO層、第一氧化層、浮置閘極層與通道氧化層的側 壁上，形成一間隙壁；以及，（j)進行自行對準矽化物製程， 5 本紙張X度適用中國國家榡芈（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、-·° 經"部中次榀卒^只工消贽合作拍印$?

經步‘部中决枕率而只工消贽合作=fi印製 3 I32twf.doc/005 A7 _____ B7 - 五、發明説明（>/·) ' 在控制閘極層、共用源極區與汲極區上，形成一金屬矽化 .物。 根據本發明之上述目的，提出另一種快閃可抹除可 程式唯讀記憶體之製造方法，包括：（a)提供一基底.，並且 在基底上，依序形成一通道氧化層與一浮置閘極層，並且 定義浮置閘極層的圖案；（b)進行第一型離子佈植，在基底 內，形成一第一摻雜區；（c)進行氧化，在基底上，形成一 第一氧化層；（d)在第一氧化層上，形成一 NO層；（e)在NO 層上，形成一控制閘極層；（f)定義控制閘極層、NO層、 第一氧化層與浮置閘極層的圖案；（g)進行淡摻雜汲極佈 植，在基底內，形成一淡摻雜區；（h)在控制閘極層、NO 層、第一氧化層與浮置閘極層的側壁上，形成一間隙壁； ⑴進行源極/汲極佈植，在基底內，形成一共用源極區與 一汲極區；以及，（j)在控制閘極層、共用源極區與汲極區 上，形成一金屬砂化物。 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： 圖式之簡單說明： 第1圖係繪示習知一種快閃EPROM的佈局圖； 第2A至2C圖繪示習知一種快閃EPROM之製造方 法流程剖面示意圖，其中每圖的（I)部分爲第1圖的I I 線方向之剖面圖，（Π)部分爲第1圖的ΠΠ線方向之剖面 圖，（瓜）部分爲第1圖的min線方向之剖面圖；以及 6 本紙張尺度適月】中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝.

.、1T Θ © ,線， 紗浐郎中失工消贽合±;:·ΐ1-!'ρ3ϋ 3 132twf.doc/005 A7 ____ _______B2____ 五、發明説明（r) . 第3A至3D圖繪示本發明較佳實施例之一種快閃 ’EPROM之製造方法流程剖面示意圖，其中每圖的（I)部分 爲第1圖的I I線方向之剖面圖，（Π)部分爲第1圖的Π Π 線方向之剖面圖，（瓜）部分爲第1圖的min線方向之剖面 圖。 圖式之標記說明： 100 :基底 10〗：主動區隔離結構 102 :通道氧化層 103:浮置閘極層 104 :第一絕緣層 105 :控制閘極層 106:共用源極區 ' 107 :汲極區 108 :間隙壁 109 :金屬矽化物 110 :第一摻雜區 111 :第一氧化層 112 : NO 層 113, 114, 115 :表面 實施例 本發明提供一種快閃EPROM之製造方法，於定義控 制閘極層圖案時，在基底上形成較平緩的階梯表面，因此， 可於自行對準矽化物製程時，在共用源極區的整個表面上 7 本紙張ϋ用中國國家標準（CNS ) A4規招T210X297公复） - -- I 种衣 I n n ~~訂 n ~~線 (諳先閱讀背面之注意事項再填寫本頁) 3 132twf.doc/005 A7 B7 乓、發明説明（A ) ' 形成金屬矽化物，如此降低共用源極區的電阻阻値。 以下請參照圖式來說明本發明一較佳實施例之—種快 閃EPROM的製造方法。 (讀先閱讀背面之注意事項再填寫本頁) 請參照第3A至3D圖並配合第1圖，用以說明本發明 較佳實施例之一種快閃EPROM的製造方法流程。第3A 至3D圖繪示本發明較隹實施例之一種快閃EPROM之製 造方法流程剖面示意圖，其中每圖的（I)部分爲第1圖的 I I線方向之剖面圖’（Π )部分爲第1圖的Π Π線方向之剖 面圖，（瓜)部分爲第1圖的ΠΙΠ線方向之剖面圖。 經浐部中夾忧^"只工消贫合作社印狀 請參照第3A圖。首先，提供基底1〇〇，基底1〇〇上 已形成有用以隔離主動區之主動區隔離結構101，例如是 場氧化層或淺溝渠絕緣隔離。其中，基底100可以是P型 井或者是P型基底。之後，在基底100上，依序形成通道 氧化層102與浮置閘極層103，並且定義浮置閘極層103 與通道氧化層102的圖案。其中，浮置閘極層103可以是 一複晶砂層（polysilicon layer)或一摻雜複晶砂層（doped polysilicon layer)。上述定義浮置閘極層1〇3與通道氧化 層1〇2的圖案之步驟亦可選擇只定義浮置閘極層103的圖 案。 請參照第2B圖。接著，進行第一型離子佈植，在基 底100內，形成第一摻雜區110，例如一 N+摻雜區。然後， 進行氧化，在基底100上，形成第一氧化層Π1。其中’ 因爲具摻質的矽層對氧化會有增強效果，所以’位於第一 摻雜區110上之第一氧化層111的厚度較其他區域厚。之 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 3l32twf. doc/005 五、發明説明（7 ) 後，在該第一氧化層111上’形成氮化矽（Si3NJ層（未繪 .示），並且進行氧化，在氮化矽層上形成第二氧化層’如 此氮化矽/第二氧化層稱爲N0層112。接著，在NO層Π2 上，形成控制閘極層1〇5，例如一複晶矽層或一摻雜複晶 矽層。 請參照第3C圖。接著，定義控制閘極層1〇5、NO 層112與第一氧化層111、浮置閘極層103與通道氧化層 102的圖案。如此，可以於基底1〇〇上，得到較平緩的漸 進的（gradual)階梯表面Π5。上述定義各層圖案之步驟亦 可省略定義通道氧化層102之步驟 請參照第3D圖。然後，進行源極/汲極佈植，在基 底1〇〇內形成共用源極區與汲極區107。接著，在控 制閘極層105、NO層112、第一氧化層111、浮置閘極層 103與通道氧化層102的側壁上，形成間隙壁108，例如 一氧化層或氮化矽層。之後，進行自行對準矽化物製程， 在控制閘極層105、共用源極區106與汲極區107上，形 成金屬矽化物109，例如TiSi2或CoSi2。如此，本發明較 佳實施例所提出之方法，可在共用源極區106的整個表面 上，形成金屬矽化物109，降低共用源極區106的電阻阻 値。 以上所形成的共用源極區106與汲極區107更可包 括淡摻雜汲極（Lightly Doped Drain, LDD)結構，形成步驟 爲：（0進行淡摻雜汲極佈植，在基底1〇〇內，形成一淡摻 雜區（未繪出）；（ii)在控制閘極層105、NO層112、第一氧 9 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 2M公釐） ---------裝-----.I訂------線 (請先閱讀背面之注意事項再填寫本頁) 經M·部中央榀枣^只工消贽合作社卬$? 3 132twf.doc/005 A7 B7 五、發明説明（《） · 化層111與浮置閘極層103的側壁上，形成一間隙壁1〇8 ; •以及，（⑴)進行源極/汲極佈植，在基底100內，形成—共 用源極區106與一汲極區107。 由上述本發明較佳實施例可知，應用本發明之快問 EPROM之製造方法’可以得到平緩的漸進的共用源極區 表面，並且可輕易將金屬矽化物形成於共用源極區表面， 如此，降低共用源極區的電阻阻値。 雖然本發明已以較佳實施例揭露如上，然其並非 以限定本發明，任何熟習此技藝者，在不脫離本發日月之_ 神和範圍內，當可作各種之更動與潤飾，因此本發明之^呆 護範圍當視後附之申請專利範圍所界定者爲準。‘ (請先閲讀背面之注意事項再填寫本頁) .裝. -訂 -線_ 10 本紙張尺度適用f囤國豕榡準（CNS ) A4規格（210X297公釐)

Claims (1)

1. 經濟郎中央標隼局員工消費合阼社印裝 3 132twf. doc/005 gg C8 ' D8 々、申請專利範圍 . 1.一種快閃可抹除可程式唯讀記憶體之製造方法，包 .括： 提供一基底，該基底上已形成有用以隔離主動區之 一主動區隔離結構； ·- 在該基底上，依序形成一通道氧化層與一浮置閘極 層，並且定義該浮置閘極層與該通道氧化層的圖案； 進行第一型離子佈植，在該基底內，形成一第一摻 雜區； 進行氧化，在該基底上，形成一第一氧化層； 在該第一氧化層上，形成一 NO層； 在該NO層上，形成一控制閘極層； 定義該控制閘極層、該NO層、該第一氧化層、該浮 置閘極層與該通道氧化層的圖案； 進行源極/汲極佈植，在該基底內，形成一共用源極 區與一汲極區； 在該控制閘極層、該NO層、該第一氧化層、該浮置 閘極層與該通道氧化層的側壁上.，形成一間隙壁；以及 進行自行對準矽化物製程，在該控制閘極層、該共 用源極區與該汲極區上，形成一金屬矽化物。 2. 如申請專利範圍第1項所述之方法，其中，該基底 包括一 P型基底。 3. 如申請專利範圍第1項所述之方法，其中，該基底 包括一 P型井。 4. 如申請專利範圍第1項所述之方法，其中，該主動 裝 封 絲 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 132twf.doc/005 A8 B8 C8 D8 申請專利範圍 .隔離結構包括場氧化層。 ' 5.如申請專利範圍第1項所述之方法，其中，該主動 隔離結構包括淺渠溝絕緣隔離。 (請先閱讀背面之注意事項再填寫本頁) 6. 如申請專利範圍第1項所述之方法，其中，該浮置 閘極層包括一複晶矽層。 7. 如申請專利範圍第1項所述之方法，其中，該浮置 閘極層包括一摻雜複晶矽層。 8. 如申請專利範圍第1項所述之方法，其中，該第一 摻雜區包括一 N+摻雜區。 9. 如申請專利範圍第1項所述之方法，其中，在形成 該第一氧化層時，位於該第一摻雜區上之該第一氧化層的 厚度較其他區域厚。 10. 如申請專利範圍第1項所述之方法，其中，形成 該NO層的步驟更包括： 在該第一氧化層上，形成一氮化矽層；以及 進行氧化，在該氮化矽層上形成一第二氧化層，如 此，該氮化矽與該第二氧化層合稱爲該NO層。 11. 如申請專利範圍第1項所述之方法，其中，該控 制閘極層包括一複晶矽層。 12. 如申請專利範圍第1項所述之方法，其中，該控 制閘極層包括一摻雜複晶矽層。 13. 如申請專利範圍第1項所述之方法，其中，該間 隙壁包括一氧化層。 14. 如申請專利範圍第1項所述之方法，其中，該間 12 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3132tw,d〇c/005 H 以W I · C8 1 D8 六、申請專利範圍 .隙壁包括一氮化砂層。 15.如申請專利範圍第1項所述之方法，其中，該金 屬矽化物包括TiSi2。 16. 如申請專利範圍第1項所述之方法，其中·，該金 屬石夕化物包括CoSi2。 17. —種快閃可抹除可程式唯讀記億體之製造方法， 包括： 提供一基底，並且在該基底上，依序形成一通道氧 化層與一浮置閘極層，並且定義該浮置閘極層的圖案； 進行第一型離子佈植，在該基底內，形成一第一摻 雜區； 進行氧化，在該基底上，形成一第一氧化層； 在該第一氧化層上，形成一NO層； 在該NO層上，形成一控制閘極層； 定義該控制閘極層、該NO層、該第一氧化層與該浮 置閘極層的圖案； 進行淡摻雜汲極佈植，在該基底內，形成一淡摻雜 丨品， 在該控制閘極層、該NO層、該第一氧化層與該浮置 閘極層的側壁上，形成一間隙壁； 進行源極/汲極佈植，在該基底內，形成一共用源極 區與一汲極區；以及 在該控制閘極層、該共用源極區與該汲極區上，形 成一金屬矽化物。 ---------^------J-IT------# (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 132twf.doc/005 A8 ?88 ，， D8 六、申請專利範圍 . 18.如申請專利範圍第17項所述之方法，其中，該基 _底包括一 P型基底。 19. 如申請專利範圍第17項所述之方法，其中，該基 (請先閱讀背面之注意事項再填寫本頁) 底包括一 P型井。 .- 20. 如申請專利範圍第17項所述之方法，其中，該浮 置閘極層包括一複晶矽層。 21. 如ΐ請專利範圍第17項所述之方法，其中，該浮 置閘極層包括一摻雜複晶矽層。 22. 如申請專利範圍第17項所述之方法，其中，在形 成該第一氧化層時，位於該第一摻雜區上之該第一氧化層 的厚度較其他區域厚。 23. 如申請專利範圍第17項所述之方法，其中，形成 該NO層的步驟更包括： ‘在該第一氧化層上，形成一氮化矽層；以及 進行氧化，在該氮化矽層上形成一第二氧化層，如 此，該氮化矽與該第二氧化層合稱爲該NO層。 24. 如申請專利範圍第17項所述之方法，其中，該控 制閘極層包括一複晶矽層。 經濟部中央標隼局員工消費合阼社印裝 25. 如申請專利範圍第17項所述之方法，其中，該控 制閘極層包括一摻雜複晶矽層。 26. 如申請專利範圍第17項所述之方法，其中，該間 隙壁包括一氧化層。 27. 如申請專利範圍第17項所述之方法，其中，該間 隙壁包括一氮化5夕層。 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A8 3 132twf. doc/005 B8 C8 # 1 D8 六、申請專利範圍 • 28.如申請專利範圍第17項所述之方法，其中，該金 ’屬矽化物包括TiSi2。 29.如申請專利範圍第1項所述之方法，其中，該金 屬矽化物包括CoSi2。 ·- 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）