TW202424506A - 電子裝置的製造方法以及電子裝置 - Google Patents
電子裝置的製造方法以及電子裝置 Download PDFInfo
- Publication number
- TW202424506A TW202424506A TW112124827A TW112124827A TW202424506A TW 202424506 A TW202424506 A TW 202424506A TW 112124827 A TW112124827 A TW 112124827A TW 112124827 A TW112124827 A TW 112124827A TW 202424506 A TW202424506 A TW 202424506A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- conductive
- conductive layer
- electronic device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 91
- 239000000463 material Substances 0.000 claims description 60
- 239000011810 insulating material Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000002245 particle Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000007788 roughening Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000004020 conductor Substances 0.000 description 11
- 239000013256 coordination polymer Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000005553 drilling Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- OMSFUHVZHUZHAW-UHFFFAOYSA-N [Ag].[Mo] Chemical compound [Ag].[Mo] OMSFUHVZHUZHAW-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 silver Aluminum Chemical compound 0.000 description 1
- OGFYIDCVDSATDC-UHFFFAOYSA-N silver silver Chemical compound [Ag].[Ag] OGFYIDCVDSATDC-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本揭露提供一種電子裝置的製造方法，其包括以下步驟。首先，形成第一導電層於基板上。接著，形成第一絕緣層以及第二導電層於第一導電層上，其中第一絕緣層設置於第二導電層與第一導電層之間，且第一絕緣層具有暴露出部分的第一導電層的通孔。第一絕緣層的通孔的深寬比大於1，且至少部分的第一絕緣層的側壁被第二導電層覆蓋。
Description
本揭露涉及一種電子裝置的製造方法以及電子裝置。
電子裝置一般包括有至少一個電連接結構，在現有的電連接結構的製造方法中，利用在絕緣層中形成通孔的方式以使設置於絕緣層的相對表面上的兩導電層可通過此通孔而彼此電性連接。然而，隨著此通孔的深寬比（aspect ratio）越大，上述兩導電層未電性連接的可能性將因孔徑過小及/或孔深過深而增加，使得電子裝置的良率可能因此降低。
本揭露是針對一種電子裝置的製造方法，其可減少製作出的電子裝置的良率降低等問題的可能性。
根據本揭露的一些實施例提供的電子裝置的製造方法，其包括以下步驟。首先，形成第一導電層於基板上。接著，形成第一絕緣層以及第二導電層於第一導電層上，其中第一絕緣層設置於第二導電層與第一導電層之間，且第一絕緣層具有暴露出部分的第一導電層的通孔。第一絕緣層的通孔的深寬比大於1，且至少部分的第一絕緣層的側壁被第二導電層覆蓋。
本揭露是針對一種電子裝置，其可減少良率降低等問題。
根據本揭露的一些實施例提供的電子裝置，其包括基板、第一導電層、第一絕緣層、第二導電層以及電連接層。第一導電層設置於基板上。第一絕緣層設置於第一導電層上，其中第一絕緣層具有暴露出部分的第一導電層的通孔。第二導電層設置於第一絕緣層上，其中第二導電層通過第一絕緣層的通孔與第一導電層電連接。第一絕緣層的通孔的深寬比大於1，且至少部分的第一絕緣層的側壁被第二導電層覆蓋。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
本揭露通篇說明書與後附的申請專利範圍中會使用某些詞彙來指稱特定元件。本領域技術人員應理解，電子裝置製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與申請專利範圍中，「包括」、「含有」、「具有」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。因此，當本揭露的描述中使用術語「包括」、「含有」及/或「具有」時，其指定了相應的特徵、區域、步驟、操作及/或構件的存在，但不排除一個或多個相應的特徵、區域、步驟、操作及/或構件的存在。
本文中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本揭露。在附圖中，各圖式繪示的是特定實施例中所使用的方法、結構及/或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。
當相應的構件（例如膜層或區域）被稱為「在另一個構件上」時，它可以直接在另一個構件上，或者兩者之間可存在有其他構件。另一方面，當構件被稱為「直接在另一個構件上」時，則兩者之間不存在任何構件。另外，當一構件被稱為「在另一個構件上」時，兩者在俯視方向上有上下關係，而此構件可在另一個構件的上方或下方，而此上下關係取決於裝置的取向（orientation）。
術語「大約」、「等於」、「相等」或「相同」、「實質上」或「大致上」一般解釋為在所給定的值20%以內的範圍，或解釋為在所給定的值或範圍的10%、5%、3%、2%、1%或0.5%以內的範圍。
說明書與申請專利範圍中所使用的序數例如「第一」、「第二」等之用詞用以修飾元件，其本身並不意含及代表該（或該些）元件有任何之前的序數，也不代表某一元件與另一元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞，據此，說明書中的第一構件在申請專利範圍中可能為第二構件。
須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。
本揭露中所敘述之電性連接或耦接，皆可以指直接連接或間接連接，於直接連接的情況下，兩電路上元件的端點直接連接或以一導體線段互相連接，而於間接連接的情況下，兩電路上元件的端點之間具有開關、二極體、電容、電感、其他適合的元件，或上述元件的組合，但不限於此。
在本揭露中，厚度、長度與寬度的量測方式可以是採用光學顯微鏡量測而得，厚度則可以由電子顯微鏡中的剖面影像量測而得，但不以此為限。另外，任兩個用來比較的數值或方向，可存在著一定的誤差。若第一值等於第二值，其隱含著第一值與第二值之間可存在著約10%的誤差；若第一方向垂直於第二方向，則第一方向與第二方向之間的角度可介於80度至100度之間；若第一方向平行於第二方向，則第一方向與第二方向之間的角度可介於0度至10度之間。
本揭露的電子裝置可包括天線（例如液晶天線）、顯示、發光、感測、觸控、拼接、其他適合的功能、或上述功能的組合，但不以此為限。電子裝置包括可捲曲或可撓式電子裝置，但不以此為限。顯示裝置可例如包括液晶（liquid crystal）、發光二極體（light emitting diode，LED）、量子點（quantum dot，QD）、螢光（fluorescence）、磷光（phosphor）、其他適合之材料或上述之組合。發光二極體可例如包括有機發光二極體（organic light emitting diode，OLED）、微型發光二極體（micro-LED、mini-LED）或量子點發光二極體（QLED、QDLED），但不以此為限。天線裝置可例如包括頻率選擇表面(Frequency Selective Surface，FSS)、射頻濾波器(RF-Filter)、偏振器(Polarizer)、諧振器(Resonator)或天線(Antenna)等。電子元件可包括電容、電阻、電感、電晶體、電路板、晶片(chip)、管芯(die)、積體電路（integrated circuits，IC）或上述元件的組合或其他合適的電子元件，不以此為限。
以下舉例本揭露的示範性實施例，相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1為本揭露第一實施例的電子裝置的製造方法的剖面流程示意圖。
請參照圖1，形成第一導電層M1於基板SB上。
基板SB例如具有好的支撐性及/或穩定性，以可例如用於承載後續形成於其上的膜層，且可例如承受後續進行加熱製程的溫度。在一些實施例中，基板SB的材料可包括玻璃、塑膠、其餘合適的材料或其組合。在另一些實施例中，基板SB可為電路板，本揭露不以此為限。在電子裝置10a為天線裝置的情況，基板SB的材料可選用具有較低的介電常數（dielectric constant；Dk）及/或具有較低的耗散因數（dissipation factor；Df），以減少訊號在其中傳輸時的損耗，但本揭露不以此為限。
第一導電層M1可例如通過進行濺鍍製程、化鍍製程、貼片製程或者其餘合適的製程形成於基板SB上，但本揭露不以此為限。在一些實施例中，第一導電層M1的材料可包括金屬。舉例而言，第一導電層M1的材料可包括銅、鋁或其他合適的金屬，但本揭露不以此為限。在另一些實施例中，第一導電層M1的材料可包括無電鍍鎳浸金（electroless nickel immersion gold，ENIG），其可減少金屬被氧化的可能性，且有利於後續形成的電連接層EL與第一導電層M1之間的電連接。
請繼續參照圖1，形成絕緣層IL1以及第二導電層M2於第一導電層M1上，其中絕緣層IL1設置於第二導電層M2與第一導電層M1之間，且絕緣層IL1具有暴露出部分的第一導電層M1的通孔IL1_V。
在本實施例中，可包括進行以下步驟以形成絕緣層IL1以及第二導電層M2於第一導電層M1上，但本揭露不以此為限。
（1）首先，形成絕緣材料層IL1’於第一導電層M1上。
絕緣材料層IL1’可例如通過進行化學氣相沉積法或者其餘合適的製程形成於第一導電層M1上，但本揭露不以此為限。在一些實施例中，絕緣材料層IL1’的材料可例如為無機材料（例如：氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層）、有機材料（例如：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂）或其組合，但本揭露不以此為限。
（2）形成第二導電材料層M2’於絕緣材料層IL1’上。第二導電材料層M2’可例如通過進行濺鍍製程、化鍍製程、貼片製程或者其餘合適的製程形成於絕緣材料層IL1’上，但本揭露不以此為限。在一些實施例中，第二導電材料層M2’的材料可包括金屬。舉例而言，第二導電材料層M2’的材料可包括銅、鋁或其他合適的金屬，但本揭露不以此為限。在另一些實施例中，第二導電材料層M2’的材料可包括無電鍍鎳浸金（electroless nickel immersion gold，ENIG），其可減少金屬被氧化的可能性，且有利於後續形成的電連接層EL與第二導電層M2之間的電連接。
（3）移除部分的第二導電材料層M2’，以形成第二導電層M2。可例如通過進行圖案化製程來移除部分的第二導電材料層M2’，但本揭露不以此為限。第二導電層M2的材料與第一導電層M1的材料可例如彼此相同或不同，本揭露不以此為限。
（4）形成絕緣層IL2於絕緣材料層IL1’上。絕緣層IL2的形成方法可例如為：先通過進行化學氣相沉積法或者其餘合適的製程形成絕緣材料層（未示出）於絕緣材料層IL1’上之後，再對此絕緣材料層進行圖案化製程，但本揭露不以此為限。在本實施例中，絕緣層IL2具有暴露出部分的絕緣材料層IL1’的開口IL2_OP，其可與第二導電層M2一起暴露出部分的絕緣材料層IL1’。
（5）移除部分的絕緣材料層IL1’以形成具有通孔IL1_V的絕緣層IL1，其中絕緣層IL1的通孔IL1_V暴露出部分的第一導電層M1。絕緣層IL1的通孔IL1_V可例如通過進行蝕刻製程（例如濕式蝕刻製程）、鑽孔製程（例如機械鑽孔製程或雷射鑽孔製程）或者其餘合適的製程形成，本揭露不以此為限。從另一個角度來看，絕緣層IL1具有頂表面IL1_T、底表面IL1_B以及側壁IL1_S，其中絕緣層IL1的頂表面IL1_T面對第二導電層M2，絕緣層IL1的底表面IL1_B面對第一導電層M1，且絕緣層IL1的側壁IL1_S定義出通孔IL1_V的輪廓。
在本實施例中，形成的絕緣層IL1的深寬比（aspect ratio）大於1。絕緣層IL1的深寬比例如是絕緣層IL1的高度IL1_H與絕緣層IL1的孔徑IL1_D之間的比值，其中絕緣層IL1的孔徑IL1_D可例如是絕緣層IL1的通孔IL1_V的直徑或寬度。在一些實施例中，絕緣層IL1的深寬比可小於6，但本揭露不以此為限。絕緣層IL1的高度IL1_H可例如是介於15微米與200微米之間（15 μm ≦ IL1_H ≦ 200 μm），且絕緣層IL1的孔徑IL1_D可例如小於150微米（IL1_D ＜ 150 μm），但本揭露不以此為限。
請繼續參照圖1，形成電連接層EL於絕緣層IL1的通孔IL1_V中。
在本實施例中，可包括進行以下步驟以形成電連接層EL於絕緣層IL1的通孔IL1_V中，但本揭露不以此為限。
（1）首先，形成導電球CB於絕緣層IL1的通孔IL1_V中。導電球CB可例如是通過利用現有的植球機而植入於絕緣層IL1的通孔IL1_V中，本揭露不以此為限。在一些實施例中，導電球CB的數量可視需求而為單個或多個。在本實施例中，導電球CB以單個導電球的樣態示出，但本揭露不以此為限。在一些實施例中，導電球CB的材料可包括金屬。舉例而言，導電球CB的材料可包括錫、錫合金或其他合適的金屬/合金，但本揭露不以此為限。
（2）接著，對導電球CB進行回焊製程，以形成電連接層EL。在本實施例中，對導電球CB進行回焊製程的溫度、時間或其餘製程條件可視導電球CB包括的材料設定，本揭露無任何限制。
在本實施例中，通過對導電球CB進行回焊製程形成電連接層EL，使得電連接層EL可形成於具有相對大深寬比的絕緣層IL1的通孔IL1_V中，其中電連接層EL可與第一導電層M1以及第二導電層M2電連接，藉此可減少第一導電層M1與第二導電層M2未電連接的可能性，以提高電子裝置10a的良率。
另外，在本實施例中，電連接層EL與基板SB之間的距離EL_D小於絕緣層IL2與基板SB之間的距離IL2_D。上述的距離EL_D可例如是量測電連接層EL最遠離基板SB的部分在基板SB的法線方向n上與基板SB之間的距離，且上述的距離IL2_D可例如是量測絕緣層IL2最遠離基板SB的部分在基板SB的法線方向n上與基板SB之間的距離。由於本實施例的電連接層EL與基板SB之間的距離EL_D小於絕緣層IL2與基板SB之間的距離IL2_D，電連接層EL的水準高度可小於絕緣層IL2的水準高度，藉此可降低後續形成的膜層與電連接層EL產生不必要的電連接的可能性。然而，在其他的實施例中，電連接層EL與基板SB之間的距離EL_D可大於絕緣層IL2與基板SB之間的距離IL2_D。
至此，完成本實施例的電子裝置10a的製作，但本揭露不以此為限。
圖2為本揭露第二實施例的電子裝置的製造方法的剖面流程示意圖。須說明的是，圖2的實施例可沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
請參照圖2，圖2的電子裝置10b的製造方法與前述的電子裝置10a的製造方法的主要差異在於：還包括更形成第二導電層M2a於絕緣層IL1的側壁IL1_S上。
詳細地說，在本實施例中，在形成具有通孔IL1_V的絕緣層IL1之後以及形成電連接層EL於絕緣層IL1的通孔IL1_V中之前，可更形成第二導電層M2a於絕緣層IL1的側壁IL1_S上。在一些實施例中，至少部分的第一絕緣層IL1的側壁IL1_S被第二導電層M2a覆蓋。
第二導電層M2a可例如通過進行濺鍍製程、化鍍製程或者其餘合適的製程形成於絕緣層IL1的側壁IL1_S上，但本揭露不以此為限。在一些實施例中，第二導電層M2a的材料可包括金屬。舉例而言，第二導電層M2a的材料可包括銅、鋁或其他合適的金屬，但本揭露不以此為限。
在本實施例中，第二導電層M2a為連續膜層的形態，且可與第一導電層M1及/或第二導電層M2電連接，但本揭露不以此為限。另外，第二導電層M2a的材料與第一導電層M1及/或第二導電層M2的材料可例如彼此相同或不同，本揭露不以此為限。
在本實施例中，電連接層EL可覆蓋第一絕緣層IL1的側壁IL1_S上的第二導電層M2a，但本揭露不以此為限。
在本實施例中，通過形成第二導電層M2a於絕緣層IL1的側壁IL1_S上，可增加絕緣層IL1的側壁IL1_S與經回焊製程後的導電球CB之間的浸潤性（wetting ability），使得形成的電連接層EL可幾乎完全地填入絕緣層IL1的通孔IL1_V中，藉此進一步減少第一導電層M1與第二導電層M2因電連接層EL的缺陷而未電連接的可能性，以提高電子裝置10b的良率。
圖3為本揭露第三實施例的電子裝置的製造方法的剖面流程示意圖。須說明的是，圖3的實施例可沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
請參照圖3，圖3的電子裝置10c的製造方法與前述的電子裝置10a的製造方法的主要差異在於：還包括更形成第二導電層M2b於絕緣層IL1的側壁IL1_S上。
詳細地說，在本實施例中，在形成具有通孔IL1_V的絕緣層IL1之後以及形成電連接層EL於絕緣層IL1的通孔IL1_V中之前，可形成第二導電層M2b於絕緣層IL1的側壁IL1_S上。在一些實施例中，至少部分的第一絕緣層IL1的側壁IL1_S被第二導電層M2b覆蓋。在一些實施例中，第二導電層M2b覆蓋在側壁IL1_S鄰近第二導電層M2的部分，未覆蓋在側壁IL1_S鄰近第一導電層M1的部分，但不以此為限。
第二導電層M2b可例如通過進行濺鍍製程、化鍍製程或者其餘合適的製程形成於絕緣層IL1的側壁IL1_S上，但本揭露不以此為限。在一些實施例中，第二導電層M2b的材料可包括金屬。舉例而言，第二導電層M2b的材料可包括銅、鋁或其他合適的金屬，但本揭露不以此為限。
在本實施例中，第二導電層M2b為不連續膜層的形態。舉例而言，第二導電層M2b可包括彼此分離的多個導電圖案。在一些實施例中，大部分或者所有的導電圖案未與第一導電層M1以及第二導電層M2電連接，但不以此為限。在一些實施例中，導電圖案可與第二導電層M2電連接，而未與第一導電層M1電連接。
在本實施例中，電連接層EL可覆蓋第一絕緣層IL1的側壁IL1_S上的第二導電層M2b，但本揭露不以此為限。
在本實施例中，通過形成第二導電層M2b於絕緣層IL1的側壁IL1_S上，可增加絕緣層IL1的側壁IL1_S與經回焊製程後得導電球CB之間的浸潤性（wetting ability），使得形成的電連接層EL可幾乎完全地填入絕緣層IL1的通孔IL1_V中，藉此進一步減少第一導電層M1與第二導電層M2因電連接層EL的缺陷而未電連接的可能性，以提高電子裝置10c的良率。
圖4為本揭露第四實施例的電子裝置的製造方法的剖面流程示意圖。須說明的是，圖4的實施例可沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
請參照圖4，圖4的電子裝置10d的製造方法與前述的電子裝置10a的製造方法的主要差異在於：在形成電連接層EL於絕緣層IL1的通孔IL1_V中的步驟中，使第一金屬層M1與導電球CB之間彼此具有相反的電性。
詳細地說，在本實施例中，可包括進行以下步驟以形成電連接層EL於絕緣層IL1的通孔IL1_V中，但本揭露不以此為限。
（1）首先，形成導電球CB於絕緣層IL1的通孔IL1_V中。導電球CB可例如是通過利用現有的植球機而植入於絕緣層IL1的通孔IL1_V中，本揭露不以此為限。在本實施例中，導電球CB以多個導電球的樣態示出，但本揭露不以此為限。另外，導電球CB的材料可參照上述實施例，於此不再贅述。
（2）接著，使第一金屬層M1帶有第一電荷，且使導電球CB帶有第二電荷。使第一金屬層M1帶有第一電荷以及使導電球CB帶有第二電荷的方法可例如是通過施加電場、磁場或其他合適的方式，但本揭露不以此為限。在本實施例中，第一電荷與第二電荷之間的電性彼此相反。舉例而言，第一電荷可為正電荷，且第二電荷可為負電荷；或者第一電荷可為負電荷，且第二電荷可為正電荷。值得說明的是，在一些實施例中，可使第二金屬層M2亦帶有第二電荷。
（3）再來，對導電球CB進行回焊製程，以形成電連接層EL。在本實施例中，對導電球CB進行回焊製程的溫度、時間或其餘製程條件可視導電球CB包括的材料設定，本揭露無任何限制。
在本實施例中，通過使第一金屬層M1與導電球CB之間彼此具有相反的電性，導電球CB可經由絕緣層IL1的通孔IL1_V被第一導電層M1吸引，使得形成的電連接層EL可幾乎完全地填入絕緣層IL1的通孔IL1_V中，藉此減少第一導電層M1與第二導電層M2因電連接層EL的缺陷而未電連接的可能性，以提高電子裝置10d的良率。
圖5為本揭露第五實施例的電子裝置的製造方法的剖面流程示意圖。須說明的是，圖5的實施例可沿用圖3以及圖4的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
請參照圖5，圖5的電子裝置10e的製造方法結合了電子裝置10c的部分製造方法以及電子裝置10d的部分製造方法。
詳細地說，在本實施例中，在形成具有通孔IL1_V的絕緣層IL1之後，形成第二導電層M2b於絕緣層IL1的側壁IL1_S上。接著，在形成第二導電層M2b於絕緣層IL1的側壁IL1_S上之後，形成電連接層EL於絕緣層IL1的通孔IL1_V中。
基於此，在本實施例中，通過形成第二導電層M2b於絕緣層IL1的側壁IL1_S上，可增加絕緣層IL1的側壁IL1_S與經回焊製程後的導電球CB之間的浸潤性，使得形成的電連接層EL可幾乎完全地填入絕緣層IL1的通孔IL1_V中，藉此減少第一導電層M1與第二導電層M2因電連接層EL的缺陷而未電連接的可能性，以提高電子裝置10e的良率。
此外，在本實施例中，通過使第一金屬層M1與導電球CB之間彼此具有相反的電性，導電球CB可經由絕緣層IL1的通孔IL1_V被第一導電層M1吸引，使得形成的電連接層EL可幾乎完全地填入絕緣層IL1的通孔IL1_V中，藉此減少第一導電層M1與第二導電層M2因電連接層EL的缺陷而未電連接的可能性，以提高電子裝置10e的良率。
圖6為本揭露第六實施例的電子裝置的製造方法的剖面流程示意圖。須說明的是，圖6的實施例可沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
請參照圖6，圖6的電子裝置10f的製造方法與前述的電子裝置10c的製造方法的主要差異在於：在形成第二導電層M2b於絕緣層IL1的側壁IL1_S上之後，形成包括多個導電粒子CP以及樹脂層RL的電連接層EL於絕緣層IL1的通孔IL1_V中。
在本實施例中，形成包括多個導電粒子CP以及樹脂層RL的電連接層EL可包括進行以下步驟，但本揭露不以此為限。
（1）首先，形成電連接材料層EL’於絕緣層IL1上，其中電連接材料層EL’在基板SB的法線方向n上與絕緣層IL1的通孔IL1_V重疊。電連接材料層EL’可例如通過進行塗布製程或者其餘合適的製程形成於絕緣層IL1上，但本揭露不以此為限。在本實施例中，電連接材料層EL’的材料包括多個導電粒子CP以及樹脂RS，其中多個導電粒子CP分散於樹脂RS中。多個導電粒子CP的材料的特性可例如與第一導電層M1、第二導電層M2及/或第二導電層M2b的材料相同或相似，以利多個導電粒子CP在進行後續的加熱製程時，傾向靠近第一導電層M1、第二導電層M2及/或第二導電層M2b而與其連接。在一些實施例中，多個導電粒子CP的材料可包括銅、鋁或其他合適的金屬，且樹脂RS可包括環氧樹酯(Epoxy)、壓克力或其他合適的樹脂，但本揭露不以此為限。
（2）接著，對電連接材料層EL’進行加熱製程，以形成電連接層EL。在本實施例中，對電連接材料層EL’進行加熱製程的溫度、時間或其餘製程條件可視電連接材料層EL’包括的材料設定，本揭露無任何限制。
在本實施例中，通過對電連接材料層EL’進行加熱製程，其中的多個導電粒子CP可向第一導電層M1、第二導電層M2及/或第二導電層M2b移動，其可例如聚集在絕緣層IL1的側壁IL1_S上而與第二導電層M2b連接，使得第一導電層M1與第二導電層M2可通過多個導電粒子CP以及第二導電層M2b而彼此電性連接，藉此減少第一導電層M1與第二導電層M2因電連接層EL的缺陷而未電連接的可能性，以提高電子裝置10f的良率。
另外，在本實施例中，樹脂RS因上述的加熱製程而形成樹脂層RL，其中樹脂層RL可填充絕緣層IL1的通孔IL1_V，但本揭露不以此為限。
在本實施例中，第二導電層M2b包括的相鄰導電圖案之間的距離可小於20微米，以利多個導電粒子CP聚集在絕緣層IL1的側壁IL1_S上時使第二導電層M2b包括的相鄰導電圖案彼此電連接，但本揭露不以此為限。值得說明的是，在本實施例中亦可形成呈連續膜層態樣的第二導電層M2a於絕緣層IL1的側壁IL1_S上，本揭露不以此為限。
圖7為本揭露第七實施例的電子裝置的製造方法的剖面流程示意圖。須說明的是，圖7的實施例可沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
請參照圖7，圖7的電子裝置10g的製造方法與前述的電子裝置10a的製造方法的主要差異在於：還包括在絕緣層IL1與第二導電層M2之間形成緩衝層BF。
詳細地說，在絕緣層IL1形成之後及/或第二導電層M2形成之前，可在絕緣層IL1的頂表面IL1_T上形成緩衝層BF。緩衝層BF的形成方法可例如通過進行濺鍍製程、化鍍製程或者其餘合適的製程形成，但本揭露不以此為限。在一些實施例中，緩衝層BF的材料可包括導電材料。舉例而言，緩衝層BF的材料可包括銀、鋁、金、鎢、銅、其他金屬或其他適合的材料，但本揭露不以此為限。在一些實施例中，緩衝層BF的厚度小於或等於1微米，其可減少電子裝置10g在後續製程產生翹曲的可能性。
在形成緩衝層BF之後，可選擇進行粗化製程，以粗化絕緣層IL1的側壁IL1_S。在進行粗化製程之後，因絕緣層IL1與緩衝層BF各自包括的材料不同，相對於緩衝層BF的表面，絕緣層IL1的側壁IL1_S可具有相對粗糙的表面。在一些實施例中，粗化製程可包括機械粗化製程或化學粗化製程，本揭露不以此為限。另外，在本實施例中，絕緣層IL1的頂表面IL1_T被緩衝層BF覆蓋而未受粗化製程影響，因此，上述的粗化製程可使得絕緣層IL1的頂表面IL1_T具有的粗糙度小於絕緣層IL1的側壁IL1_S具有的粗糙度，但本揭露不以此為限。
另外，在本實施例中，第二導電層M2可通過進行濺鍍製程或化鍍製程形成，且第二導電層M2a可更設置於絕緣層IL1的側壁IL1_S上。在一些實施例中，絕緣層IL1的側壁IL1_S因上述的粗化製程而具有相對大的粗糙度，藉此可提升後續形成的膜層與絕緣層IL1的側壁IL1_S之間的附著性，因此，設置於絕緣層IL1的側壁IL1_S上的第二導電層M2a可呈現連續膜層的形態，但本揭露不以此為限。
此外，在本實施例中，電連接層EL可通過進行電鍍製程或者其餘合適的製程形成於第二導電層M2上，但本揭露不以此為限。在一些實施例中，電連接層EL的材料可包括金屬。舉例而言，電連接層EL的材料可包括銅、鋁或其他合適的金屬，但本揭露不以此為限。在其他的實施例中，電子裝置10g可更包括形成於電連接層EL上的無電鍍鎳浸金（electroless nickel immersion gold，ENIG）層（未示出），其可利於使電子裝置10g與電子元件電性連接，但本揭露不以此為限。
基於此，在本實施例中，通過進行粗化製程可使得緩衝層BF的頂表面BF_T以及絕緣層IL1的側壁IL1_S具有相對粗糙的表面，以利後續形成的第二導電層M2附著於緩衝層BF的頂表面BF_T以及絕緣層IL1的側壁IL1_S上，藉此減少第二導電層M2在後續進行的製程中產生剝離的可能性，以提高電子裝置10g的良率。再者，通過緩衝層BF的設置，在進行粗化製程時，絕緣層IL1的頂表面IL1_T仍相對地平整，其可提高電子裝置10g傳遞訊號的品質。
圖8為本揭露第八實施例的電子裝置的製造方法的剖面流程示意圖。須說明的是，圖8的實施例可沿用圖7的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
請參照圖8，圖8的電子裝置10h的製造方法與前述的電子裝置10g的製造方法的主要差異在於：利用緩衝層BF作為掩膜(Mask)以形成絕緣層IL1的通孔IL1_V。
詳細地說，在形成絕緣材料層IL1’之後，形成緩衝層BF於絕緣材料層IL1’上，其中緩衝層BF暴露出部分的絕緣材料層IL1’。即，本實施例在形成絕緣層IL1之前先形成緩衝層BF。
之後，利用緩衝層BF作為掩膜，對絕緣材料層IL1’進行雷射鑽孔製程以形成絕緣層IL1的通孔IL1_V。在本實施例中，緩衝層BF可具有(1)對雷射的反射率高（例如大於90%）及/或(2)對雷射的吸收率（A）低（例如小於0.05）的特性，藉此減少雷射穿過緩衝層BF的可能性及/或減少緩衝層BF吸收過多雷射而產生缺陷的可能性，以提升形成絕緣層IL1的通孔IL1_V的製程穩定性，其中吸收率（A）符合以下關係式：
，I
0為入射至緩衝層BF的雷射強度，且I
1為透射緩衝層BF的雷射強度。
基於此，在本實施例中，通過緩衝層BF的設置，緩衝層BF可作為對絕緣材料層IL1’進行雷射鑽孔製程時的掩膜，其可調整形成的絕緣層IL1的側壁IL1_S與絕緣層IL1的頂表面IL1_T及/或底表面IL1_B之間的夾角，使得絕緣層IL1的側壁IL1_S與絕緣層IL1的頂表面IL1_T及/或底表面IL1_B之間的夾角可趨近於90度。在一些實施例中，絕緣層IL1的側壁IL1_S與絕緣層IL1的頂表面IL1_T及/或底表面IL1_B之間的夾角可大於或等於80度且小於或等於100度。
以下的表1為本實施例中的雷射鑽孔製程中使用的雷射的波長與緩衝層BF包括的材料之間的關係，但本揭露不以此為限。
[表1]
| 雷射鑽孔製程中使用的雷射 | 緩衝層BF包括的材料 | ||
| 雷射源 | 雷射波長 | 對雷射的反射率＞90%的材料 | 對雷射的吸亮度＜0.05的材料 |
| 二氧化碳雷射 | 10640nm | 鋁、銅、金、銀 | 鉬、鋁、銅、金、銀 |
| 光纖雷射 | 1070-1080nm | 鋁、銅、金、銀 | 鋁、銅、金、銀 |
| 綠光雷射 | 532nm | 銀 | 銀 |
圖9A為本揭露一實施例的電子裝置的俯視示意圖，且圖9B為依據圖9A的剖線A-A’的一實施例的剖面示意圖。須說明的是，圖9A與圖9B的繪示的電子裝置10可為電子裝置10a~10h上述任一種，本揭露不以此為限。以下將參照圖9A以及圖9B簡要介紹本實施例的電子裝置10的構造，其中採用相同或近似的標號來表示相同或近似的元件，並且省略相同技術內容的說明。
在本實施例中，電子裝置10為天線裝置，其可接收來自外界的高頻訊號（例如電磁波）或可發射高頻訊號至外界，但本揭露不以此為限。
請參照圖9A以及圖9B，本實施例的電子裝置10可包括基板SB、第一導電層M1、絕緣層IL1、第二導電層M2以及電連接層EL。在本實施例中，電連接層EL可包括多個圖案化結構。舉例而言，電連接層EL包括圖案化電連接層EL1以及圖案化電連接層EL2，其中相鄰的圖案化電連接層EL1與圖案化電連接層EL2之間可暴露出部分的絕緣層IL1的頂表面IL1_T，但本揭露不以此為限。在一些實施例中，電連接層EL包括的一個圖案化結構可填入絕緣層IL1的一個或多個通孔IL1_V，以與第一導電層M1電性連接。舉例而言，圖案化電連接層EL1填入絕緣層IL1的兩個通孔IL1_V，且圖案化電連接層EL2填入絕緣層IL1的一個通孔IL1_V，但本揭露不以此為限。
第一導電層M1例如設置於基板SB上，其中基板SB與第一導電層M1包括的材料可參照上述實施例，於此不再贅述。
絕緣層IL1例如設置於第一導電層M1上，其中絕緣層IL1具有暴露出部分的第一導電層M1的通孔IL1_V。在本實施例中，絕緣層IL1的通孔IL1_V具有的深寬比大於1。在一些實施例中，絕緣層IL1的頂表面IL1_T的粗糙度可小於絕緣層IL1的側壁IL1_S的粗糙度。絕緣層IL1包括的材料可參照上述實施例，於此不再贅述。
第二導電層M2例如設置於絕緣層IL1上，其中至少部分的第一絕緣層IL1的側壁IL1_S可被第二導電層覆蓋。第二導電層M2包括的材料可參照上述實施例，於此不再贅述。第二導電層M2可通過絕緣層IL1的通孔IL1_V與第一導電層M1電連接。詳細地說，第二導電層M2a設置於絕緣層IL1的通孔IL1_V中，且為連續膜層的形態，但本揭露不以此為限。在另一些實施例中，雖然圖9B中未示出，至少部分的第一絕緣層IL1的側壁IL1_S可被第二導電層M2b覆蓋，其中設置於絕緣層IL1的通孔IL1_V中的第二導電層M2b為不連續膜層的形態。舉例而言，設置於絕緣層IL1的通孔IL1_V中的第二導電層M2b可包括彼此分離的多個導電圖案。
電連接層EL例如設置於絕緣層IL1的通孔IL1_V中，其中電連接層EL與第一導電層M1以及第二導電層M2電連接。在一些實施例中，電連接層EL的頂表面EL_T的粗糙度可小於絕緣層IL1的側壁IL1_S的粗糙度。電連接層EL包括的材料可參照上述實施例，於此不再贅述。
在一些實施例中，本實施例的電子裝置10還可包括緩衝層BF。緩衝層BF例如設置於絕緣層IL1與第二導電層M2之間，且例如位於絕緣層IL1的頂表面IL1_T上。在一些實施例中，緩衝層BF的頂表面BF_T具有的粗糙度可小於絕緣層IL1的側壁IL1_S具有的粗糙度。緩衝層BF包括的材料可參照上述實施例，於此不再贅述。
綜上所述，在本揭露一些實施例提供的電子裝置中，通過本揭露各實施例提出的形成電連接層的製程可將電連接層形成於具有相對大深寬比的絕緣層的通孔中，且利用此電連接層使第一導電層與第二導電層可彼此電連接，藉此可減少第一導電層與第二導電層未電連接的可能性，以提高本揭露一些實施例提供的電子裝置的良率。
10、10a、10b、10c、10d、10e、10f、10g、10h:電子裝置
A-A’:剖線
BF:緩衝層
BF_T、IL1_T:頂表面
CB:導電球
CP:導電粒子
EL:電連接層
EL’:電連接材料層
EL1、EL2:圖案化電連接層
EL_D、IL2_D:距離
IL1、IL2:絕緣層
IL1’:絕緣材料層
IL1_B:底表面
IL1_D:孔徑
IL1_H:高度
IL1_S:側壁
IL1_V:通孔
IL2_OP:開口
M1:第一導電層
M2、M2a、M2b:第二導電層
M2’:第二導電材料層
n:法線方向
RL:樹脂層
RS:樹脂
SB:基板
圖1為本揭露第一實施例的電子裝置的製造方法的剖面流程示意圖。
圖2為本揭露第二實施例的電子裝置的製造方法的剖面流程示意圖。
圖3為本揭露第三實施例的電子裝置的製造方法的剖面流程示意圖。
圖4為本揭露第四實施例的電子裝置的製造方法的剖面流程示意圖。
圖5為本揭露第五實施例的電子裝置的製造方法的剖面流程示意圖。
圖6為本揭露第六實施例的電子裝置的製造方法的剖面流程示意圖。
圖7為本揭露第七實施例的電子裝置的製造方法的剖面流程示意圖。
圖8為本揭露第八實施例的電子裝置的製造方法的剖面流程示意圖。
圖9A為本揭露一實施例的電子裝置的俯視示意圖。
圖9B為依據圖9A的剖線A-A’的一實施例的剖面示意圖。
10a:電子裝置
CB:導電球
EL:電連接層
EL_D、IL2_D:距離
IL1、IL2:絕緣層
IL1’:絕緣材料層
IL1_B:底表面
IL1_D:孔徑
IL1_H:高度
IL1_S:側壁
IL1_T:頂表面
IL1_V:通孔
IL2_OP:開口
M1:第一導電層
M2:第二導電層
M2’:第二導電材料層
n:法線方向
SB:基板
Claims (17)
- 一種電子裝置的製造方法，包括： 形成第一導電層於基板上；以及 形成第一絕緣層以及第二導電層於所述第一導電層上，其中所述第一絕緣層設置於所述第二導電層與所述第一導電層之間，且所述第一絕緣層具有暴露出部分的所述第一導電層的通孔， 其中所述第一絕緣層的所述通孔的深寬比大於1， 其中至少部分的所述第一絕緣層的側壁被所述第二導電層覆蓋。
- 如請求項1所述的電子裝置的製造方法，其還包括： 形成電連接層於所述第一絕緣層的所述通孔中，其中所述電連接層覆蓋所述第一絕緣層的所述側壁上的第二導電層。
- 如請求項2所述的電子裝置的製造方法，其中形成所述電連接層於所述第一絕緣層的所述通孔中的步驟包括： 形成導電球於所述絕緣層的所述通孔中；以及 對所述導電球進行回焊製程。
- 如請求項3所述的電子裝置的製造方法，其中形成所述電連接層於所述第一絕緣層的所述通孔中的步驟還包括： 在對所述導電球進行回焊製程之前，使所述第一金屬層帶有第一電荷，且使所述導電球帶有第二電荷，其中所述第一電荷與所述第二電荷之間的電性彼此相反。
- 如請求項2所述的電子裝置的製造方法，其中形成所述電連接層於所述第一絕緣層的所述通孔中的步驟包括： 形成電連接材料層於絕緣層上，其中所述電連接材料層在所述基板的法線方向上與所述絕緣層的所述通孔重疊，所述電連接材料層的材料包括多個導電粒子以及樹脂，且所述多個導電粒子分散於所述樹脂中；以及 對所述電連接材料層進行加熱製程，以使所述多個導電粒子設置於所述第一絕緣層的側壁上，且與所述第一導電層以及所述第二導電層電性連接。
- 如請求項1所述的電子裝置的製造方法，其中形成所述第一絕緣層以及所述第二導電層於所述第一導電層上的步驟包括： 形成第一絕緣材料層於所述第一導電層上； 形成第二絕緣層於所述第一絕緣材料層上，其中所述第二絕緣層具有暴露出部分的所述第一絕緣材料層的開口； 形成所述第二導電層於所述第一絕緣材料層上，其中所述第二導電層暴露出部分的所述第一絕緣材料層；以及 移除部分的所述第一絕緣材料層，以形成具有所述通孔的所述第一絕緣層。
- 如請求項1所述的電子裝置的製造方法，其中形成所述第一絕緣層以及所述第二導電層於所述第一導電層上的步驟還包括： 在所述第一絕緣層與所述第二導電層之間形成緩衝層，其中所述緩衝層設置於所述第一絕緣層的頂表面上；以及 進行粗化製程以粗化所述第一絕緣層的所述側壁。
- 如請求項7所述的電子裝置的製造方法，其中利用所述緩衝層作為掩膜以形成所述第一絕緣層的所述通孔。
- 一種電子裝置，包括： 基板； 第一導電層，設置於所述基板上； 第一絕緣層，設置於所述第一導電層上，其中所述第一絕緣層具有暴露出部分的所述第一導電層的通孔；以及 第二導電層，設置於所述第一絕緣層上，其中所述第二導電層通過所述第一絕緣層的所述通孔與所述第一導電層電連接， 其中所述第一絕緣層的所述通孔的深寬比大於1， 其中至少部分的所述第一絕緣層的側壁被所述第二導電層覆蓋。
- 如請求項9所述的電子裝置，其中覆蓋至少部分的所述第一絕緣層的所述側壁的所述第二導電層為連續膜層。
- 如請求項9所述的電子裝置，其中覆蓋至少部分的所述第一絕緣層的所述側壁的所述第二導電層為不連續膜層。
- 如請求項9所述的電子裝置，其還包括： 電連接層，設置於所述第一絕緣層的所述通孔中，其中所述電連接層與所述第一導電層以及所述第二導電層電連接，且所述電連接層覆蓋所述第一絕緣層的所述側壁上的第二導電層。
- 如請求項12所述的電子裝置，其中所述電連接層包括導電粒子以及樹脂層，其中所述導電粒子與所述第一導電層以及所述第二導電層電連接，且所述樹脂層填充所述第一絕緣層的所述通孔。
- 如請求項9所述的電子裝置，其更包括緩衝層，所述緩衝層設置於所述第一絕緣層與所述第二導電層之間，且位於所述第一絕緣層的頂表面上。
- 如請求項14所述的電子裝置，其中所述緩衝層的頂表面的粗糙度小於所述第一絕緣層的所述側壁的粗糙度。
- 如請求項14所述的電子裝置，其中所述第一絕緣層的所述頂表面的粗糙度小於所述第一絕緣層的所述側壁的粗糙度。
- 如請求項12所述的電子裝置，其中所述電連接層的頂表面的粗糙度小於所述第一絕緣層的所述側壁的粗糙度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202263429555P | 2022-12-02 | 2022-12-02 | |
| US63/429,555 | 2022-12-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202424506A true TW202424506A (zh) | 2024-06-16 |
Family
ID=91241227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112124827A TW202424506A (zh) | 2022-12-02 | 2023-07-04 | 電子裝置的製造方法以及電子裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240188226A1 (zh) |
| CN (1) | CN118139312A (zh) |
| TW (1) | TW202424506A (zh) |
-
2023
- 2023-07-04 TW TW112124827A patent/TW202424506A/zh unknown
- 2023-07-04 CN CN202310812483.4A patent/CN118139312A/zh active Pending
- 2023-11-06 US US18/503,138 patent/US20240188226A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240188226A1 (en) | 2024-06-06 |
| CN118139312A (zh) | 2024-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6996976B2 (ja) | プリント回路基板のための高速インターコネクト | |
| JP4992158B2 (ja) | ３次元アルミニウムパッケージモジュール及びその製造方法 | |
| US7751202B2 (en) | Multi-layered printed circuit board having integrated circuit embedded therein | |
| US7763976B2 (en) | Integrated circuit module with integrated passive device | |
| US20030098496A1 (en) | Inductor and method for adjusting the inductance thereof | |
| US10714416B2 (en) | Semiconductor package having a circuit pattern | |
| JP2017515295A (ja) | 受動デバイスを有するロープロファイルパッケージ | |
| US20110123931A1 (en) | High-precision ceramic substrate preparation process | |
| JP7546075B2 (ja) | パッケージング基板及びそれを備える半導体装置 | |
| KR20210068581A (ko) | 패키징 기판 및 이를 포함하는 반도체 장치 | |
| KR20170041020A (ko) | 인쇄회로기판 및 그 제조방법 | |
| US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
| TW201715921A (zh) | 絕緣膠體材料與多層線路結構 | |
| TWI389275B (zh) | Intermediate substrate and intermediate substrate manufacturing method | |
| US20090077799A1 (en) | Circuit board structure with capacitor embedded therein and method for fabricating the same | |
| TW202424506A (zh) | 電子裝置的製造方法以及電子裝置 | |
| US20230070790A1 (en) | Substrate integrated with passive device and method for manufacturing the same | |
| CN103907180B (zh) | 布线基板 | |
| EP4017228A1 (en) | Electronic device and manufacturing method thereof | |
| KR20170038535A (ko) | 인쇄회로기판 및 그 제조방법 | |
| TWI847651B (zh) | 電子封裝結構及其製造方法 | |
| KR102413117B1 (ko) | 패키징 기판 및 이를 포함하는 반도체 장치 | |
| US20230178447A1 (en) | Method for manufacturing composite layer circuit structure of electronic device | |
| TWI852476B (zh) | 電子封裝結構及其製造方法 | |
| US20240224426A1 (en) | Wiring substrate |